

Arquitetura e Organização de Computadores 1

LISTA DE EXERCÍCIOS 2

Junho/2026

Prof. Marcio Merino Fernandes

DC-UFSCAR – BCC/EnC

RISC-V: Microarquitetura **Monociclo**

- 1- Considere o **datapath monociclo** da figura abaixo e detalhamento da unidade de controle correspondente. Suponha que um dos seguintes sinais de controle na versão monociclo do processador RISC-V tem uma falha, estando **travado sempre com o sinal = 0**. Quais instruções funcionariam mal? Por quê ?

a) RegWrite

(b) ALUOp1



(d) MemWrite

(f) ImmSrc0

(g) ResultSrc1

(i) PCSrc

(j) ALUSrc



2- Modifique o processador RISC-V de ciclo único abaixo para implementar uma das seguintes instruções. Anote as modificações necessárias no diagrama da figura, incluindo novos sinais de controle, caso necessário. Faça também as alterações de controle necessárias na tabelas abaixo, de modo a incluir as mudanças necessárias no decodificador principal e no decodificador da ALU.

(a) xor

(b) sll

(d) bne




Table 7.6 Main Decoder truth table enhanced to support jal

Instruction	Opcode	RegWrite	ImmSrc	ALUSrc	MemWrite	ResultSrc	Branch	ALUOp	Jump
lw	000011	1	00	1	0	01	0	00	0
sw	010011	0	01	1	1	xx	0	00	0
R-type	0110011	1	xx	0	0	00	0	10	0
beq	1100011	0	10	0	0	xx	1	01	0
I-type ALU	0010011	1	00	1	0	00	0	10	0
jal	1101111	1	11	x	0	10	0	xx	1

Table 7.3 ALU Decoder truth table

ALUOp	funct3	{op ₅ , funct7 ₅ }	ALUControl	Instruction
00	x	x	000 (add)	lw, sw
01	x	x	001 (subtract)	beq
10	000	00, 01, 10	000 (add)	add
	000	11	001 (subtract)	sub
	010	x	101 (set less than)	slt
	110	x	011 (or)	or
	111	x	010 (and)	and

RISC-V: Microarquitetura c/ Pipeline


3- Explique as vantagens dos microprocessadores com pipeline.

4- Se estágios de pipeline adicionais permitem que um processador vá mais rápido, por que os processadores não têm 100 estágios de pipeline?

5- Descreva o que é hazard em um microprocessador com pipeline, e explique como pode ser resolvido. Quais são os prós e contras de cada forma ?

6- Considere o processador RISC-V com pipeline da figura abaixo, que está executando o seguinte trecho de código. trecho. Quais registradores estão sendo escritos e quais estão sendo lidos no quinto ciclo? Lembre-se de que o processador RISC-V com pipeline possui uma hazard unit. Você pode assumir um sistema de memória que retorna o resultado lido em um e um ciclo.

```
xor s1, s2, s3 # s1 = s2 ^ s3
addi s0, s3, -4 # s0 = s3 - 4
lw s3, 16(s7) # s3 = memory[s7+16]
sw s4, 20(s1) # memory[s1+20] = s4
or t2, s0, s1 # t2 = s0 | s1
```




7- Repita o exercício anterior para o seguinte trecho de código:

```
addi s1, zero, 52 # s1 = 52
addi s0, s1, -4 # s0 = s1 - 4 = 48
lw s3, 16(s0) # s3 = memory[64]
sw s3, 20(s0) # memory[68] = s3
xor s2, s0, s3 # s2 = s0 ^ s3
or s2, s2, s3 # s2 = s2 | s3
```

8- Usando um diagrama semelhante à figura abaixo (*desconsidere os nros de registradores indicados*), mostre o encaminhamento (forwarding) e paradas (stalls) necessários para executar as instruções abaixo no pipeline do processador RISC-V.

```
addi s1, zero, 11 # s1 = 11
lw s2, 25(s1) # s2 = memory[36]
lw s5, 16(s2) # s5 = memory[s2+16]
add s3, s2, s5 # s3 = s2 + s5
or s4, s3, t4 # s4 = s3 | t4
and s2, s3, s4 # s2 = s3 & s4
```



9- Quantos ciclos são necessários para o processador RISC-V com pipeline emitir (buscar) todas as instruções para o programa abaixo ? Qual é o valor de CPI (Ciclos por Instrução) deste programa?

```
addi s1, zero, 52 # s1 = 52
addi s0, s1, -4 # s0 = s1 - 4 = 48
lw s3, 16(s0) # s3 = memory[64]
sw s3, 20(s0) # memory[68] = s3
xor s2, s0, s3 # s2 = s0 ^ s3
or s2, s2, s3 # s2 = s2 | s3
```

Hierarquia de Memórias


10) Explique o conceito de “hierarquia de memórias”, descrevendo as características de cada um de seus níveis.

11) O que é o chamado “memory gap”, e qual seu impacto no desempenho dos computadores?

12) O que significa o princípio de localidade de acesso? Quais tipos de localidade de acesso existem?


13) Por que um sistema de hierarquia de memória, onde um dispositivo pequeno como o cache fica perto do processador, é eficiente?

14) O fluxograma abaixo descreve as diversas situações possíveis no acesso a uma dada hierarquia de memória. Explique-o com mais detalhes.



Memória Cache

- 15) Como funciona o cache de mapeamento direto?
- 16) Como funciona o cache de mapeamento associativo por conjunto?
- 17) Em um sistema de memória cache, o que acontece quando um processador faz uma referência de escrita a uma palavra?
- 18) Quando um programa sequencial é executado, que tipo de localidade de acesso (espacial ou temporal) pode ser explorado pelo cache?
- 19) Quando num programa, um laço é executado repetidas vezes, que tipo de localidade de acesso pode ser explorada pelo cache, no que se refere ao acesso às instruções repetidamente?
- 20) Considere o cache em mapeamento direto da Figura abaixo:
- qual o tamanho de um bloco em bytes?
 - onde as palavras de endereços 0, 5, 17 e 66 são mapeadas?
 - onde o bloco de número 8192 é mapeado? qual é o *tag* nesse caso?
 - qual o endereço da primeira palavra do bloco de número 128?



21) Seja um cache de mapeamento direto com o tamanho de 4 Kbytes, ou 1024 palavras, e tamanho de bloco de 4 palavras (32bits/4bytes cada uma), inicialmente vazio. Se uma área de memória de 8 Kbytes com endereço inicial igual a 4096 é referenciada pelo processador RISC-V em sequência, apenas para leitura, quantos erros e acertos devem ocorrer?

22) Se no exercício anterior, o processador referenciar duas vezes a área de memória de 8 Kbytes, ou seja, faz a leitura de 8 Kbytes completa e repete a operação a) qual seria o número de erros e acertos? b) e se o tamanho do cache fosse de 2048 palavras?


23) Dado o cache associativo por conjunto da Figura abaixo:

a) onde se carregam os blocos de números 0, 256, 512 e 1024? quais são os respectivos tags?

b) como poderia melhorar esse cache para explorar a localidade espacial?

c) Explicar como seria a seleção do dado quando um bloco fosse constituído de 2 palavras.

IMPORTANTE: Cada bloco tem 1 palavra de 4 bytes.



Memória Virtual

24) O que é memória virtual ? Por que ela é necessária?

25) Como o sistema de memória virtual assegura a proteção de dados entre programas diferentes?

26) Em termos de execução de um programa, como o tamanho da memória física do seu PC afeta o desempenho ? E o tamanho do dispositivo de armazenamento externo (HDD ou SSD) ?


27) Como se dá a tradução de um endereço virtual para um endereço físico? Dê exemplos.

28) O que é o mecanismo de paginação em sistemas usando memória virtual.

29) O que é uma TLB? Qual é sua importância no desempenho do sistema?

30) A Figura abaixo ilustra a organização de páginas de um sistema de memória virtual para RISC-V (endereços de 32 bits), constituído por um espaço total de 2 GB de memória virtual e 128 MB de memória física, dividido em páginas KB.

- Qual é o endereço físico correspondente ao endereço virtual 0x0000247C ?
- Qual é o endereço físico correspondente ao endereço virtual 0x000056A3 ?
- Qual é o endereço físico correspondente ao endereço virtual 0x7FFFC246 ?
- Qual é o endereço físico correspondente ao endereço virtual 0x7FFFA357 ?



Entrada e Saída (I/O)

31) Mencione duas vantagens e desvantagens de usar um único barramento compartilhado como link de comunicação entre memória, processador e dispositivos de I/O.

32) Qual é a diferença(s) entre as técnicas de entrada/saída por polling e interrupção?

33) O que é I/O mapeado na memória?

34) Por que o mecanismo de DMA (Direct Memory Access) é uma melhoria em relação ao I/O executado pela CPU?

Desempenho de Sistemas Computacionais

35) Fale sobre benchmarks para a avaliação de sistemas computacionais.

36) Um computador C1 executa um programa A em 10 s. Um computador C2 executa o mesmo programa A em 15 s. Quais são os desempenhos dos dois computadores para a execução do programa A? Qual é o speedup alcançado pela máquina mais rápida, em relação à máquina mais lenta ?

37) Suponhamos que melhoramos uma máquina fazendo todas as instruções de ponto flutuante serem executadas 5 vezes mais rápido. Se o tempo de execução de certo *benchmark* antes do melhoramento é de 10s, qual seria o *speedup* se metade dos 10s é dispendida em instruções de ponto flutuante?

38) Dado um computador com taxa de clock de 500 MHz, e um programa com 6 milhões de instruções classe A de 1 ciclo, 3 milhões de instruções classe B de 2 ciclos, e 2 milhões de instruções classe C de 3 ciclos, calcular:

- a) tempo de ciclo do processador,
- b) número de ciclos do programa,
- c) tempo de execução do programa,
- d) CPI médio do programa,
- e) *throughput* em MIPS para esse programa.