

[illegible][illegible]

IMPORTANTE leer atentamente antes de empezar el examen: Escriba los apellidos y el nombre antes de empezar el examen. Escriba un solo carácter por recuadro, en mayúsculas y lo más claramente posible. Es importante que no haya tachones ni borrones y que cada carácter quede enmarcado dentro de su recuadro sin llegar a tocar los bordes. Use un único cuadro en blanco para separar los apellidos y nombres compuestos si es el caso. No escriba fuera de los recuadros.

Problema 1. (2 puntos)

Dado el siguiente código escrito en ensamblador del x86:

```

        xorl %esi, %esi
        movl $0, %ebx
for:    cmpl $256*1024, %esi
        jge end
(a)     movl (%ebx, %esi, 4), %eax
        shll $2, %eax
(b)     addl %eax, 4*1024(%ebx, %esi, 4)
(c)     addl 12*1024(%ebx, %esi, 4), %eax
        addl $1024, %esi
        jmp for
end:

```

Suponiendo que la memoria virtual utiliza páginas de tamaño 4K y que se dispone de un TLB de 3 entradas completamente asociativo con reemplazo LRU, responde a las siguientes preguntas:

- a) Para cada uno de los accesos etiquetados como (a), (b) y (c), **indica** a qué página de la memoria virtual se accede en cada una de las 16 primeras iteraciones del bucle

iteración	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
(a)	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
(b)	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16
(c)	3	4	5	6	7	8	9	10	11	12	13	14	15	16	17	18

- b) **Indica** mediante una F (fallo) o una A (acierto), cuáles de los accesos a memoria ejecutados en las 16 primeras iteraciones son fallo de TLB (F) y cuales son acierto de TLB (A)

[illegible]

- c) Calcula la cantidad de aciertos de TLB en TODO el bucle

256 iteraciones

Acceso (a): 1 fallo y 255 aciertos

Acceso (b): 256 fallos y 0 aciertos para leer operando en memoria y 256 aciertos para escribir resultado

Acceso (c): 256 fallos y 0 aciertos para leer operando en memoria

Total aciertos: $255 + 0 + 256 + 0 = 511$ aciertos

- d) Calcula la cantidad de fallos de TLB en TODO el bucle

Total fallos: $1 + 256 + 0 + 256 = 513$ fallos

COGNOMS:

NOM:

Problema 2. (2 puntos)


Una **CPU** está conectada a una cache de instrucciones (**\$I**) y una cache de datos (**\$D**). El conjunto formado por **CPU+\$I+\$D** está conectado a una memoria principal formada por un único módulo DIMM estándar de 16 GBytes. Este DIMM tiene 8 chips de memoria **DDR-SDRAM (Double Data Rate Synchronous DRAM)** de 1 byte de ancho cada uno. El DIMM está configurado para leer/escribir ráfagas de 64 bytes (justo el tamaño de bloque de las caches). La latencia de fila es de 3 ciclos, la latencia de columna de 4 ciclos y la latencia de precarga de 2 ciclos. Es posible que el conjunto **CPU+\$I+\$D** solicite múltiples bloques a la DDR (por ejemplo porque se produzca un fallo simultáneamente en **\$I** y en **\$D**). El controlador de memoria envía los comandos necesarios a la DDR-SDRAM de forma que los bloques sean transferidos lo más rápidamente posible y se maximice el ancho de banda.

La siguiente tabla muestra en que banco y que página de DRAM (fila) se encuentran los bloques etiquetados con las letras A B C D.


Bloque	A	B	C	D
Banco	0	0	1	1
Página	10	10	10	25

Rellena los siguientes cronogramas para la lectura de varios bloques de 64 bytes en función de la ubicación de los bloques involucrados de forma que se minimice el tiempo total. Indica la ocupación de los distintos recursos de la memoria DDR: bus de datos, bus de direcciones y bus de comandos. En todos los cronogramas supondremos que no hay ninguna página de DRAM abierta previamente.


a) **Rellena** el siguiente cronograma para la lectura de los bloques A y B.




b) **Rellena** el siguiente cronograma para la lectura de los bloques A y C.



c) **Rellena** el siguiente cronograma para la lectura de los bloques A y D.



d) **Rellena** el siguiente cronograma para la lectura de los bloques C y D



COGNOMS:

[illegible]

NOM:

[illegible]

Problema 3. (3 puntos)

En una **CPU** ejecutamos un programa (X) que realiza 10^9 accesos a datos. Esta **CPU** está conectada a una cache de datos **\$D** con políticas de escritura **copy back + write allocate**. La siguiente tabla muestra algunos datos obtenidos al ejecutar el programa X:

Característica	\$D
Tasa de fallos (m)	10%
Consumo de energía en caso de acierto (Ea)	4 nJ
Penalización en consumo de energía en caso de fallo al reemplazar un bloque no modificado (Ep _f)	20 nJ
Penalización en consumo de energía en caso de fallo al reemplazar un bloque modificado (Ep _{fM})	40 nJ
Porcentaje de bloques modificados (pm)	25%

a) **Calcula** la energía consumida por los accesos a datos del programa X (da el resultado en Joules).

$$E = \text{Accesos} * (E_a + m * (p_m * E_{pfM} + (1 - p_m) * E_{pf})) =$$

$$= 10^9 \text{ a} * (4 \text{ nJ/a} + 0,1 \text{ f/a} * (0,25 * 40 \text{ nJ/fallo} + 0,75 * 20 \text{ nJ/fallo})) = 6,5 \text{ Joules}$$

Sabemos que la cache L1 es 2-asociativa y que el acceso a una vía consume 2 nJ. Se desea añadir un predictor de vía a la cache. El predictor de vía seleccionado tiene una tasa de aciertos del 80% para el programa X. El consumo del predictor de vía es insignificante.

b) **Calcula** la energía ahorrada por los accesos a datos del programa X gracias al predictor de vía (da el resultado en Joules).

80% acierto predictor -> 1 via, ahorramos 2 nJ
 10% fallo predictor - acierto cache -> 2 vias no ahorramos nada
 10% fallo predictor - fallo de cache -> 2 vias no ahorramos nada
 $E = 10^9 \text{ a} * 0,8 \text{ ap/a} * 2 \text{ nJ/ap} = 1,6 \text{ Joules}$

Todos los accesos del programa X son de 4 bytes y los bloques de cache de **\$D** son todos de 64 bytes.

c) **Calcula** cuantos bytes lee \$D de memoria principal y cuantos bytes escribe \$D en memoria principal.

Bytes leídos = $1e9 \text{ a} \cdot 0,1 \text{ f/a} \cdot 64 \text{ bytes/f} = 6,4e9 \text{ bytes leídos}$

Bytes escritos $\$D = 1e9 \text{ a} \cdot 0,1 \text{ f/a} \cdot 0,25 \text{ escr/f} \cdot 64 \text{ bytes/escr} = 1,6e9 \text{ bytes escritos}$

Dado el siguiente fragmento de código:

```
for (i=0; i<N; i++)
    suma = suma + v[i]; // v[i] es un vector de doubles (8 bytes)
```

El código está almacenado en la cache de instrucciones **\$I** (por lo que no provoca fallos), las variables *i*, *N* y *suma* están en registros y **\$D** está inicialmente vacía. Los elementos del vector *v* son de 8 bytes y los bloques de **\$D** son de 64 bytes. La capacidad de **\$D** es de 8 Kbytes.

Hemos ejecutado 2 veces consecutivas el mismo fragmento de código (para **N = 1000**) y hemos medido los ciclos de CPU de ambas ejecuciones:

- En la 1a ejecución el bucle tarda 55.000 ciclos.
- En la 2a ejecución el bucle tarda 30.000 ciclos.

d) **Calcula** el tiempo de penalización medio (en ciclos) en caso de fallo en **\$D**.

1a ejecución: Cada 8 iteraciones 1 fallo -> 125 fallos
 2a ejecución: reusa el vector -> no hay fallos
 25000 ciclos penalización / 125 fallos = 200 ciclos penalización/fallo

Deseamos ejecutar una sola copia del mismo fragmento de código para **N muy grande** (el vector recorrido es mucho mayor que el tamaño de cache).

e) **Calcula** en función de *N* los ciclos que tarda el fragmento de código anterior.

$30N + 200/8 * N = 55N$ ciclos
 Alt:
 55000 ciclos / 1000 iteraciones = 55 ciclos/iteración
 solo localidad espacial -> Para *N* iteraciones -> $55 * N$ ciclos

A la cache **\$D** le añadimos un mecanismo de *prefetch* hardware. Cuando se accede un bloque (*i*) se desencadena *prefetch* del bloque siguiente (*i+1*) siempre que el bloque (*i+1*) no se encuentre ya en la cache o no haya un *prefetch* previo del bloque (*i+1*) pendiente de completar (en ambos casos es innecesario hacer *prefetch* de nuevo).

f) **Calcula** el número máximo de ciclos que puede durar un *prefetch* para que el bucle se ejecute en $40 * N$ ciclos.

Se hace un prefetch cada 8 iteraciones
 $40 \text{ ciclos/iteración} * 8 \text{ iteraciones/prefetch} = 320 \text{ ciclos/prefetch}$

g) ¿Es posible ejecutar el bucle en menos de $40 * N$ haciendo el *prefetch* más rápido? (justifica la respuesta)

SI -> 30 ciclos por iteración es lo que podemos conseguir sin fallos.
 Si el prefetch tarda $30 * 8 = 240$ ciclos o menos no hay fallos

COGNOMS:

[illegible]

NOM:

[illegible]

Problema 4. (3 puntos)

Se ha ejecutado un programa P en un PC de sobremesa que tiene un solo procesador y un solo disco duro D (sistema que denominaremos PC1) y se ha calculado que su tiempo de ejecución es de T horas. Para poder estimar el rendimiento del programa P, hemos medido (en el PC1) que el programa se ejecuta en tres fases bien diferenciadas:

Fase 1: Código SECUENCIAL que no puede paralelizarse, ocupa el 18% del tiempo de la ejecución de P en el PC1.

Fase 2: Código PARALELIZABLE, ocupa el 48% del tiempo de la ejecución de P en el PC1.

Fase 3: Código de E/S que pasa todo su tiempo accediendo al disco D, ocupa el 34% del tiempo de la ejecución de P en el PC1.

Con el objeto de reducir el tiempo de ejecución del programa, se baraja la opción de substituir el procesador del PC1 por un sistema multiprocesador de 16 procesadores idénticos al del PC1, manteniendo igual el resto del sistema. A este sistema multiprocesador le llamaremos PC2.

- a) **Calcula** el máximo speed-up que podría conseguirse al ejecutar el programa P con el PC2 en el caso de que no se pierda tiempo en la sincronización entre procesadores.

Sea T el tiempo de ejecutar P en PC_1 , y T' el tiempo de ejecutar P en PC_2 .

$$T' = 0,18T + 0,48T/16 + 0,34T = 0,55T$$

Speed-up máximo= $T/T' = T/0,55T = 1,818$

Sabemos que el programa P tiene 10^5 instrucciones estáticas y ejecuta 10^{17} instrucciones dinámicas. En la Fase 2, la única que realiza cálculos en coma flotante, se ejecutan 800×10^{14} instrucciones, de las cuales 500×10^{14} son instrucciones de coma flotante que realizan un total de 200×10^{14} operaciones de coma flotante en simple precisión.

- b) **Calcula** los MIPS y MFLOPS al ejecutar el programa P en el PC1 si la ejecución tarda 2×10^7 segundos.

PC1

$$\text{MIPS} = 10^{17} \text{ instrucciones} / (2 \cdot 10^7) \text{ segundos} \cdot 1\text{M} / 10^6 = 5 \cdot 10^3 \text{ MIPS}$$

$$\text{MFLOPS} = 200 * 10^{14} \text{ operaciones} / (2 * 10^7) \text{ segundos} * 1\text{M} / 10^6 = 10^3 \text{ MFLOPS}$$

- c) **Calcula** la ganancia máxima en MIPS y MFLOPS al ejecutar el programa P en el PC2 en vez de en PC1.

El programa ejecuta el mismo número de instrucciones y realiza el mismo número de operaciones en coma flotante tanto en PC1 como en PC2, pero en PC2 lo hace en 1,818 veces menos tiempo (máximo speed up).

Por lo tanto, la ganancia máxima en ambos casos es de 1,818

Otra opción que se ha barajado para mejorar el rendimiento del sistema PC1 es añadir un RAID de discos en lugar del disco duro D. El ancho de banda del disco D es de 250GB/s. A este sistema le llamamos **PC3**. El RAID nos permite paralelizar la Fase 3, ya que en esta fase hay suficientes accesos como para saturar el ancho de banda de todos los discos del RAID. El RAID de discos del que disponemos tiene 6 discos y puede configurarse como **RAID 10** o **RAID 6**.

- d) **Describe** las principales características de cada uno de estos sistemas RAID, dibujando un esquema de cómo se distribuyen los datos y especificando el tipo de entrelazado, el porcentaje de información redundante, el número de discos que han de fallar para que el sistema deje de ser operativo, el ancho de banda **máximo** de las lecturas y el ancho de banda **máximo** de las escrituras.

NOTA: Considerar el mejor de los casos entre accesos secuenciales y aleatorios

RAID 10

Entrelazado a nivel de tira. El 50% de la información es redundante. Es fiable ante el fallo de un disco cualquiera, pero podrían fallar hasta tres discos si están en mirrors distintos. El ancho de banda máximo de lecturas es el de leer de los 6 discos ($6 \times 250 \text{ GB/s} = 1500 \text{ GB/s}$), mientras que el de las escrituras es sólo la mitad porque se ha de escribir en cada disco y en su mirror (750 GB/s).

RAID 6

Entrelazado a nivel de tira. Tiene dos tiras redundantes para cada grupo de tiras: la paridad P y un segundo nivel Q de redundancia basado en códigos Reed-Solomon. Ambas tiras redundantes están distribuida entre todos los discos, de forma que en total 2/6 de la información es redundante (33,33%). Es fiable ante el fallo de dos discos cualquiera. El ancho de banda máximo de lecturas es el de leer de los 6 discos ($6 \times 250 \text{ GB/s} = 1500 \text{ GB/s}$). En el mejor caso, el ancho de banda de las escrituras sería el de escribir en 4 discos (en los otros dos se escribiría la paridad P y la función Q de los otros 4), y por lo tanto $4 \times 250 \text{ GB/s} = 1000 \text{ GB/s}$.

RAID 10

RAID 6

Decidimos configurar el sistema de discos como RAID 6.

- e) Al PC2 le montamos el RAID 6 de 6 discos en lugar del disco duro D. A este sistema le llamamos **PC4**. **Calcula** el speed-up máximo del PC4 **sobre el PC2** asumiendo que todos los accesos a disco son lecturas secuenciales.

Con RAID 6 podemos leer de los 6 discos a la vez, por lo que el tiempo de la Fase 3 se verá reducido en 1/6.

Sea T el tiempo de ejecutar P en PC2 con el disco D, y T' el tiempo de ejecutar P en PC2 con el RAID6.

En primer lugar, normalizaremos el tiempo obtenido en el apartado a).

$$T = (0,18T + 0,03T + 0,34T)/0,55 = 0,327T + 0,055T + 0,618T$$

Por tanto, la Fase 1 gasta el 32,7% del tiempo, la Fase 2 el 5,5% del tiempo y la Fase 3 el 61,8% del tiempo

Como la Fase 3 se reduce en 1/6, tenemos que el tiempo total del PC4:

$$T' = 0,327T + 0,055T + 0,618/6 T = 0,485T \text{ y por lo tanto el máximo speed-up que se puede obtener es:}$$

$$\text{speed-up} = T/T' = T/0,485T = 2,06$$