2on Cont	on Control Arquitectura de Computadors																						Cu	rs	20	20	)-2(	)2	1 Q1							
COGNOMS:		T					T								T																					
NOM:		Ť					T	_	T	T				T	T							1	D	NI/N	JIF:			<u> </u>				$\overline{}$		_	T	
IMPORTAN empezar el que no hay bordes. Use de los recu automática	exa a ta e ur iadi	am ach i úi ros	en on nic , t	. E	s n cu do	rib ni b adı lo	oa u oori ro o qi	un roi en ue	sol nes bla ha	lo s y and aya	car qu co a fu	áct e c par uera	er p ada a se a d	oor i a car epar e el	rec áct ar llos	ter los	dro qu ap s ig	, er ede ellio gnoi	n m e e do: rac	nay nm s y do.	úsc narc nor La	a lo ulas ado nbre ide	s s s y o c es	ape / lo lent s cou	llido má ro mpo ació	de s ues on o	arar su r tos : del	ne ec si (	ente cuac es e	e po dro el c	osik sin aso	ole. Ile . N	. Es ega lo e	imp r a t escri	por toc ba	rtante car los fuera
Problema	1.	3,	4 p	ou	nt	OS	;)																													
Tenemos u instrucciono Datos (D\$)	es) taro	en da (	ur 50:	1 s x1	im .0 <sup>9</sup>	ula cio	ado clo:	or s.	de	C1	1 do	ond	e to	odos	s Ic	os a	acce	2505	s a	m	emo	oria	h	ace	n <i>hi</i>	t ei	n la	Ca	ach	e d	le Ir	nstr	ruc	cior	nes	s (I\$) y
a) Calcul memo	ria	ide	al										-		-	-					_		; ( 	Tex	ec) 	del	pro	)gı	ram —	าล	P ei	n e 	ste	: sis	ter 	na de
CPI <sub>IDEAL</sub> = 6 Texe = Cicle															.,5	cic	les	/ in	ıstı	ruc	ciór	1														
Medimos e manera (1) Con una I\$	1.0 i un	0 r a [	efe O\$	ere re	en eal	cia es	ter	or i ner	inst mos	tru s u	ıcci ın <i>r</i>	ón nis:	a ir s <i>ra</i>	nstru I <i>te</i> e	n E	ion O\$ (	ies del	y (2 119	2) C % y	).5 / er	refe n I\$	eren del	oci 5	ias p %.	or	inst	truc	cio	ón a	a da	ato	S.				
En caso de penalizació							-						-								iclo	. En	С	aso	de	mis	s er	ı la	a I\$	0	en l	a D	)\$ €	el tie	≗m	po de
La D\$ tiene modificado			-				le (	eso	crit	ur	a C	юр	y B	ack	У	Wr	ite	Allo	oca	ate	, au	ınqı	ıе	en	el	pro	gra	m	a P	<sup>,</sup> el	nú	me	₽ro	de	blo	oques
b) Calcula el tiempo medio de acceso a memoria en ciclos para los accesos a instrucciones (Tmal)  Tmal = Tsa+m*Tpf = 1 + 0,05*100 = 6 ciclos/acceso																																				
Imal = Isa	+m	* I p	OÎ :	= 1	1+	0,	.05	*1	.00	= (	6 CI	CIO	s/a	cces																						
c) Calcul				_													ciclo	os p	ar	a lo	os a	cce	sc	s a	dat	os (	Tm	aD	)							
TmaD = Tsa																																				
d) Calcul				-												en d	ciclo	os p	ar	a t	odo	s lo	S	acce	eso	s (T	ma)									
1111a – (± 1	1110	1 T	υ,:	J .	11	ııa	/(ك	Τ,	J –	O	CIL	·U3/	act	,esU																						

13 January 2021 5:27 pm 1/6 e) Calcula el tiempo de ejecución del programa P en la CPU C1 con caches I\$ i D\$ reales (TexeR1)

```
CPI = CPIid + nr*(Tma-1) = 1,5 + 1,5*7 = 12 c/i

CPI = CPIid + CPIi + CPId = 1,5 + 1*0,05*100 + 0,5*0,11*100 = 12 c/i // sol equivalente

TexeR1 = CPI*N*tc = 12 ciclos/instrucción * 40x10^9 instrucciones * 1 ns = 480 segundos
```

Para mejorar el rendimiento del programa P diseñamos una nueva CPU (C2) a partir de la CPU C1 descrita anteriormente añadiéndole una cache Unificada de segundo nivel (L2\$). El tiempo de ejecución del programa P en C2 es de 218 s y el miss rate local de la L2\$ para el programa P es del 30%. El tamaño de bloque (línea) de todas las caches es de 64 bytes. Los accesos a la I\$ son siempre de 4 bytes (el tamaño de las instrucciones), los accesos a la D\$ son siempre de 8 bytes.

f) Calcula el número de accesos, el número de bytes que se leen y el ancho de banda (en MBytes/segundo) en todos los elementos de la jerarquía: I\$, D\$, L2\$ y Memoria Principal (MP), que realiza el programa P en la CPU C2. Justifica las respuestas.

	Accesos	Bytes leídos	Ancho de banda
I\$	40e9	40e9*4 = 160 GB	160 GB/218s = 734 MB/s
D\$	0,5*40e9 = 20e9	20e9*8 = 160GB	160 GB/218s = 734 MB/s
L2\$	20e9*0,11+40e9*0,05 = 4,2e9	4,2e9*64 = 268,8 GB	268,8 GB/218s = 1233 MB/s
МР	4,2e9 *0,30 = 1,26e9	1,26e9 *64 = 80,64 GB	80,64 GB / 218s = 370 MB/s

Un acceso a I\$ requiere una energía dinámica (de conmutación) de 1 nJ, a D\$ de 1,5 nJ, a L2\$ de 5 nJ y a MP de 50 nJ.

g) **Calcula** la energia total y la potencia dinámica media consumida por la jerarquía de memoria de C2 durante la ejecución de P.

```
E = 1 nJ * 40e9 + 1,5 nJ * 20e9 + 5 nJ * 4,2e9 + 50 nJ * 1,26e9 = 154 J

P = E/t = 154 J / 218 s = 0,71 W
```

La cache L2\$ tiene un tiempo de servicio en caso de acierto de 10 ciclos y una penalización en caso de miss de 100 ciclos.


h) **Calcula** el mínimo *hit rate* local (h) que debería tener la L2\$ para que un programa se ejecute más rápidamente en la CPU C2 que en la C1

```
Si Tma L2 = 100 tardara lo mismo

10 cicles + m * 100 cicles/fallo = 100 cicles -> m = 0,9

h > 10%
```

13 January 2021 5:27 pm 2/6




## Problema 2. (3,4 puntos)

Una **CPU** está conectada a una cache de instrucciones (\$I) y una cache de datos (\$D). El conjunto formado por **CPU+\$I+\$D** esta conectado a una memoria principal formada por un único módulo DIMM estándar de 16 GBytes. Este DIMM tiene 8 chips de memoria **DDR**-SDRAM (**Double Data Rate** Synchronous DRAM) de 1 byte de ancho cada uno. El DIMM esta configurado para leer/escribir ráfagas de 64 bytes (justo el tamaño de bloque de las caches). La latencia de fila es de 4 ciclos, la latencia de columna de 3 ciclos y la latencia de precarga de 1 ciclo.


En los siguientes cronogramas, indica la ocupación de los distintos recursos de la memoria DDR: bus de datos, bus de direcciones y bus de comandos. En todos los cronogramas supondremos que no hay ninguna página de DRAM abierta.

a) Rellena el siguiente cronograma para una lectura de un bloque de 64 bytes de la DDR.




En ocasiones, es posible que el conjunto **CPU+\$I+\$D** solicite múltiples bloques a la DDR (por ejemplo porque se produzca un fallo simultáneamente en **\$I** y en **\$D**). El controlador de memoria envía los comandos necesarios a la DDR-SDRAM de forma que ambos bloques sean transferidos lo más rápidamente posible y se maximice el ancho de banda. Rellena los siguientes cronogramas para la lectura de dos bloques de 64 bytes en función de la ubicación de los dos bloques involucrados. El objetivo es minimizar el tiempo total.


b) Ambos bloques están ubicados en bancos distintos.



c) Ambos bloques están ubicados en el mismo banco pero en páginas distintas.



d) Ambos bloques están ubicados en el mismo banco y en la misma página :



El conjunto **CPU+\$I+\$D** funciona a una frecuencia interna mayor que la de la memoria SDRAM. Un ciclo de la SDRAM corresponde a múltiples ciclos del conjunto **CPU+\$I+\$D** por lo que los ciclos de los apartados siguientes no se corresponden a los cronogramas anteriores.

13 January 2021 5:27 pm 3/6

Un programa P realiza  $5x10^9$  accesos a datos, todos de 4 bytes. Sabemos que **\$D** tiene bloques de 64 bytes y políticas de escritura **copy back** + **write allocate**. Hemos medido que, durante la ejecución de P, **\$D** tiene una tasa de fallos del 10% y que el 25% de los bloques reemplazados tenían el *dirty bit* a 1.

e) Calcula cuantos bytes lee \$D desde la DDR y cuantos bytes escribe \$D en la DDR.

```
Bytes leidos = 0,1 f/a * 5e9 i * 64 bytes/f = 32e9 bytes leidos

Bytes escritos = 0,1 f/a * 0,25 escr/f * 5e9 i * 64 bytes/escr = 8e9 bytes escritos
```

Dado el siguiente fragmento de código:

```
for (i=0; i<N; i++)
suma = suma + v[i]; // v[i] es un vector de floats (4 bytes)</pre>
```

El código está almacenado en \$1, las variables i, N y suma están en registros y \$D está inicialmente vacía. Los elementos del vector v son de 4 bytes y los bloques de \$D son de 64 bytes. La capacidad de \$D es de 8 Kbytes.

En un programa de prueba hemos ejecutado 2 veces consecutivas el mismo fragmento de código (para **N = 2000**) y hemos medido los ciclos de CPU de ambas ejecuciones:

- En la 1a ejecución el bucle tarda 70.000 ciclos.
- En la 2a ejecución el bucle tarda 40.000 ciclos.
- f) Calcula el tiempo de penalización medio (en ciclos) en caso de fallo en \$D.

```
1a ejecución: Cada 16 iteraciones 1 fallo -> 125 fallos
2a ejecución: reusa el vector -> no hay fallos
30000 ciclos penalización / 125 fallos = 240 ciclos penalización/fallo
```

Deseamos ejecutar una sola copia del mismo fragmento de código para N muy grande (el vector recorrido es mucho mayor que el tamaño de cache).

g) Calcula en función de N los ciclos que tarda el fragmento de código anterior.

```
20N + 240/16 * N = 35N ciclos

Alt:

70000 ciclos / 2000 iteraciones = 35 ciclos/iteración
solo localidad espacial -> Para N iteraciones -> 35*N ciclos
```

A la cache **\$D** le añadimos un mecanismo de *prefetch* hardware. Cuando se accede un bloque (i) se desencadena *prefetch* del bloque siguiente (i+1) siempre que el bloque (i+1) no se encuentre ya en la cache o no haya un *prefecth* previo del bloque (i+1) pendiente de completar (en ambos casos es innecesario hacer prefecth de nuevo).

h) Calcula el número máximo de ciclos que puede durar un prefetch para que el bucle se ejecute en 25\*N ciclos.

```
Se hace un prefetch cada 16 iteraciones
25 ciclos/iteración * 16 iteraciones/prefecth = 400 ciclos/prefetch
```

i) ¿Es posible ejecutar el bucle en menos de 25\*N haciendo el prefetch más rápido? (justifica la respuesta)

```
SI -> 20 ciclos por iteración es lo que podemos conseguir sin fallos.
Si el prefetch tarda 20*16 = 320 ciclos o menos no hay fallos
```

13 January 2021 5:27 pm 4/6

COGNOMS:															
NOM:									NI/N	IIE:					

## Problema 3. (3,2 puntos)

Disponemos de un disco duro con 8 superficies (4 platos de 2 caras por cada plato) y un radio útil para almacenar información de 2 cm por superficie. El brazo móvil permite una distancia entre pistas (incluyendo el grosor de las mismas) de  $50~\mu m$ . El total de información "bruta" que puede almacenar una pista es de 94248 bits. Los sectores del disco almacenan 357 bytes de información "bruta", de los cuales 101 bytes corresponden a información de control. La velocidad de rotación (número de vueltas por minuto) es de 7200~r.p.m.

a) **Calcula** cuántos sectores hay por pista. **Calcula** también la capacidad "neta" del disco en bytes. **Escribe** el resultado en MB (potencias de 10).

```
densidad_pista_Bytes = 94248 bits / 8 bits = 11781 B

n_sectores = 11781 B / 357 B = 33 sectores por pista

n_pistas_superficie = 2 cm / 0,005 cm = 400 pistas

tam_sector_DATA = 357 - 101 = 256 B

capacidad_disco_neta = 8 x 400 x 33 x 256 B = 27033600 B = 27,03 MB
```

b) **Calcula** la velocidad máxima de transferencia de información "bruta" del disco. **Calcula** también el tiempo de transferencia de un sector.

```
veloc_max = 7200/60s x 33 sectores/pista x 357 B/sector = 1,41 MB/s
357 B/veloc_max = 0,25 ms
```

Sea una posible configuración RAID 5 con 10 discos. El tiempo medio entre fallos de un disco (MTTF $_d$ ) es de 60000 horas. El tiempo invertido en cambiar un disco averiado y reconstruir la información (MTTR) es de 30 horas. Recuerda que en una configuración RAID 5 el sistema deja de funcionar cuando falla un segundo disco durante el tiempo de recuperación del disco averiado (MTTR).

c) **Escribe** la expresión general del tiempo medio entre fallos para el RAID 5 anterior (MTTF<sub>RAID</sub>) y **calcula** su valor con los datos proporcionados. Da el resultado en horas.

```
MTTF<sub>R5</sub> = MTTF<sub>d</sub>^2 / Nx(N-1)xMTTR = 60000^2 / 10x9x30 = 13333333,3 horas
```

De acuerdo a un estudio realizado sobre el uso de este dispositivo en un procesador Intel CISC x86 que traduce internamente las instrucciones x86 a microoperaciones (uops), se ha determinado que la rutina de servicio que se ejecuta en cada interrupción de este dispositivo precisa de 3600 uops. Sabemos que cada instrucción dinámica de lenguaje máquina x86 de la rutina se traduce en una uop y que cada 520 instrucciones CISC se necesitan en media 200 uops adicionales. El procesador funciona a una frecuencia de 2 GHz.

13 January 2021 5:27 pm 5/6

d) **Calcula** el CPI y el tiempo de ejecución de la rutina de servicio de interrupciones para un valor de UPC (uops por ciclo) de 1,1.

```
ins_rut*1 + (ins_rut/520)*200 = 3600 uops
ins_rut = (3600*520) / 720 = 2600 ins
IPC = (2600 ins / 3600 uops) * 1,1 uops/c = 0,7944 ins/c ---> CPI = 1,258 c/i
Texe = (2600 * 1,258)/2GHz = 1,635 micro seg
```

Disponemos de un programa P que consta de dos fases de ejecución (una de lectura de disco que supone el 30% del tiempo de ejecución y otra de cálculo la cual es totalmente paralelizable). Cuando P se ejecuta en un sistema con un solo procesador y un solo disco (en un PC de sobremesa) tarda un tiempo de 200 horas. Cuando P se ejecuta en un sistema multiprocesador con 13 procesadores y un RAID 5 de 10 discos (cada procesador y cada disco son iguales a los del PC) tarda un tiempo de 40 horas. Sabemos que el programa P realiza 1 operación de coma flotante por cada 3 instrucciones dinámicas de coma flotante, y que el procesador tiene un rendimiento promedio, para este programa, de 1000 MFLOPS cuando se ejecuta en el PC de sobremesa.

e) **Calcula** cuantas instrucciones dinámicas de coma flotante realiza el programa P en el multiprocesador. **Calcula** también a cuantos MFLOPS se ejecuta el programa P en el multiprocesador.

```
200 h * 3600 s/h * 10^6 op/Mop * 1000 MFLOPS = 72x10^13 op_cf

72x10^13 op_cf * 3 = 216x10^13 ins_cf

MFLOPS_multi = 72x10^13 op_cf / (40 h * 3600 s/h * 10^6 op/Mop) = 5000 MFLOPS
```

Sabemos que la potencia consumida por cada procesador es de 90W, y la potencia consumida por cada disco es de 30W. Suponer que estos son los únicos elementos con consumo significativo. Durante la fase de E/S se necesita un único procesador activo para controlar la actividad de los discos.

f) **Calcula** los MFLOPS/W del multiprocesador cuando se consigue apagar completamente los elementos (procesadores y/o discos) que no se utilizan en cada fase.

```
0,3 x 40 h = 12 h para lectura y el resto (40 - 12) 28 h para cálculo paralelo

5000 / [ ( 12 x 90 + 12 x 10 x 30 + 28 x 13 x 90) / 40 h ] = 5,34 MFLOPS/W
```

13 January 2021 5:27 pm 6/6