

COGNOMS:

NOM:

 DNI/NIE:

IMPORTANTE leer atentamente antes de empezar el examen: Escriba los apellidos, el nombre y el DNI/NIE antes de empezar el examen. Escriba un solo carácter por recuadro, en mayúsculas y lo más claramente posible. Es importante que no haya tachones ni borrones y que cada carácter quede enmarcado dentro de su recuadro sin llegar a tocar los bordes. Use un único cuadro en blanco para separar los apellidos y nombres compuestos si es el caso. No escriba fuera de los recuadros, todo lo que haya fuera de ellos es ignorado. La identificación del alumno se realiza de forma automática, no seguir correctamente estas instrucciones puede comportar no tener nota.

Problema 1. (3,4 puntos)

Tenemos una CPU (C1) que tiene un tiempo de ciclo (T_c) de 1 ns. Al ejecutar un programa P (que ejecuta 40×10^9 instrucciones) en un simulador de C1 donde todos los accesos a memoria hacen *hit* en la Cache de Instrucciones (I\$) y Datos (D\$) tarda 60×10^9 ciclos.

- a) **Calcula** el CPI ideal (CPI_{ideal}) y el tiempo de ejecución en segundos (T_{exec}) del programa P en este sistema de memoria ideal.

$$CPI_{IDEAL} = 60 \times 10^9 \text{ ciclos} / 40 \times 10^9 \text{ instrucciones} = 1,5 \text{ cycles / instrucción}$$

$$T_{exe} = \text{Cycles} * T_c = 60 \times 10^9 \text{ ciclos} * 1 \text{ ns} = 60 \text{ seg}$$

Medimos el número medio de referencias por instrucción (nr) y vemos 1.5refs/instrucción repartidas de la siguiente manera (1) 1.00 referencia por instrucción a instrucciones y (2) 0.5 referencias por instrucción a datos.

Con una I\$ i una D\$ reales tenemos un *miss rate* en D\$ del 11% y en I\$ del 5%.

En caso de acierto en la I\$ y en la D\$ el tiempo de servicio es de 1 ciclo. En caso de *miss* en la I\$ o en la D\$ el tiempo de penalización por acceder a la memoria principal es de 100 ciclos.

La D\$ tiene una política de escritura *Copy Back* y *Write Allocate*, aunque en el programa P el número de bloques modificados es negligible.

- b) **Calcula** el tiempo medio de acceso a memoria en ciclos para los accesos a instrucciones (T_{mal})

$$T_{mal} = T_{sa} + m * T_{pf} = 1 + 0,05 * 100 = 6 \text{ ciclos/acceso}$$

- c) **Calcula** el tiempo medio de acceso a memoria en ciclos para los accesos a datos (T_{maD})

$$T_{maD} = T_{sa} + m * T_{pf} = 1 + 0,11 * 100 = 12 \text{ ciclos/acceso}$$

- d) **Calcula** el tiempo medio de acceso a memoria en ciclos para todos los accesos (T_{ma})

$$T_{ma} = (1 * T_{mal} + 0,5 * T_{maD}) / 1,5 = 8 \text{ ciclos/acceso}$$

e) **Calcula** el tiempo de ejecución del programa P en la CPU C1 con caches I\$ i D\$ reales (TexeR1)

$$CPI = CPI_{id} + nr \cdot (T_{ma} - 1) = 1,5 + 1,5 \cdot 7 = 12 \text{ c/i}$$

$$CPI = CPI_{id} + CPI_i + CPI_d = 1,5 + 1 \cdot 0,05 \cdot 100 + 0,5 \cdot 0,11 \cdot 100 = 12 \text{ c/i} \quad // \text{ sol equivalente}$$

$$TexeR1 = CPI \cdot N \cdot t_c = 12 \text{ ciclos/instrucción} \cdot 40 \times 10^9 \text{ instrucciones} \cdot 1 \text{ ns} = 480 \text{ segundos}$$

Para mejorar el rendimiento del programa P diseñamos una nueva CPU (C2) a partir de la CPU C1 descrita anteriormente añadiéndole una cache Unificada de segundo nivel (L2\$). El tiempo de ejecución del programa P en C2 es de 218 s y el *miss rate* local de la L2\$ para el programa P es del 30%. El tamaño de bloque (línea) de todas las caches es de 64 bytes. Los accesos a la I\$ son siempre de 4 bytes (el tamaño de las instrucciones), los accesos a la D\$ son siempre de 8 bytes.

f) **Calcula** el número de accesos, el número de bytes que se leen y el ancho de banda (en MBytes/segundo) en todos los elementos de la jerarquía: I\$, D\$, L2\$ y Memoria Principal (MP), que realiza el programa P en la CPU C2. Justifica las respuestas.

	Accesos	Bytes leídos	Ancho de banda
I\$	40e9	$40e9 \cdot 4 = 160 \text{ GB}$	$160 \text{ GB} / 218s = 734 \text{ MB/s}$
D\$	$0,5 \cdot 40e9 = 20e9$	$20e9 \cdot 8 = 160 \text{ GB}$	$160 \text{ GB} / 218s = 734 \text{ MB/s}$
L2\$	$20e9 \cdot 0,11 + 40e9 \cdot 0,05 = 4,2e9$	$4,2e9 \cdot 64 = 268,8 \text{ GB}$	$268,8 \text{ GB} / 218s = 1233 \text{ MB/s}$
MP	$4,2e9 \cdot 0,30 = 1,26e9$	$1,26e9 \cdot 64 = 80,64 \text{ GB}$	$80,64 \text{ GB} / 218s = 370 \text{ MB/s}$

Un acceso a I\$ requiere una energía dinámica (de conmutación) de 1 nJ, a D\$ de 1,5 nJ, a L2\$ de 5 nJ y a MP de 50 nJ.

g) **Calcula** la energía total y la potencia dinámica media consumida por la jerarquía de memoria de C2 durante la ejecución de P.

$$E = 1 \text{ nJ} \cdot 40e9 + 1,5 \text{ nJ} \cdot 20e9 + 5 \text{ nJ} \cdot 4,2e9 + 50 \text{ nJ} \cdot 1,26e9 = 154 \text{ J}$$

$$P = E/t = 154 \text{ J} / 218 \text{ s} = 0,71 \text{ W}$$

La cache L2\$ tiene un tiempo de servicio en caso de acierto de 10 ciclos y una penalización en caso de *miss* de 100 ciclos.

h) **Calcula** el mínimo *hit rate* local (h) que debería tener la L2\$ para que un programa se ejecute más rápidamente en la CPU C2 que en la C1

Si $T_{ma} \text{ L2} = 100$ tardara lo mismo

$$10 \text{ cycles} + m \cdot 100 \text{ cycles/fallo} = 100 \text{ cycles} \rightarrow m = 0,9$$

$$h > 10\%$$

COGNOMS:

NOM:


 DNI/NIE:

Problema 2. (3,4 puntos)

Una **CPU** está conectada a una cache de instrucciones (**\$I**) y una cache de datos (**\$D**). El conjunto formado por **CPU+\$I+\$D** está conectado a una memoria principal formada por un único módulo DIMM estándar de 16 GBytes. Este DIMM tiene 8 chips de memoria **DDR-SDRAM (Double Data Rate Synchronous DRAM)** de 1 byte de ancho cada uno. El DIMM está configurado para leer/escribir ráfagas de 64 bytes (justo el tamaño de bloque de las caches). La latencia de fila es de 4 ciclos, la latencia de columna de 3 ciclos y la latencia de precarga de 1 ciclo.


En los siguientes cronogramas, indica la ocupación de los distintos recursos de la memoria DDR: bus de datos, bus de direcciones y bus de comandos. En todos los cronogramas supondremos que no hay ninguna página de DRAM abierta.

a) **Rellena** el siguiente cronograma para una lectura de un bloque de 64 bytes de la DDR.




En ocasiones, es posible que el conjunto **CPU+\$I+\$D** solicite múltiples bloques a la DDR (por ejemplo porque se produzca un fallo simultáneamente en **\$I** y en **\$D**). El controlador de memoria envía los comandos necesarios a la DDR-SDRAM de forma que ambos bloques sean transferidos lo más rápidamente posible y se maximice el ancho de banda. Rellena los siguientes cronogramas para la lectura de dos bloques de 64 bytes en función de la ubicación de los dos bloques involucrados. El objetivo es minimizar el tiempo total.


b) Ambos bloques están ubicados en bancos distintos.



c) Ambos bloques están ubicados en el mismo banco pero en páginas distintas.



d) Ambos bloques están ubicados en el mismo banco y en la misma página.



El conjunto **CPU+\$I+\$D** funciona a una frecuencia interna mayor que la de la memoria SDRAM. Un ciclo de la SDRAM corresponde a múltiples ciclos del conjunto **CPU+\$I+\$D** por lo que los ciclos de los apartados siguientes no se corresponden a los cronogramas anteriores.

Un programa P realiza 5×10^9 accesos a datos, todos de 4 bytes. Sabemos que **\$D** tiene bloques de 64 bytes y políticas de escritura **copy back + write allocate**. Hemos medido que, durante la ejecución de P, **\$D** tiene una tasa de fallos del 10% y que el 25% de los bloques reemplazados tenían el *dirty bit* a 1.

e) **Calcula** cuantos bytes lee **\$D** desde la **DDR** y cuantos bytes escribe **\$D** en la **DDR**.

Bytes leídos = $0,1 \text{ f/a} * 5e9 \text{ i} * 64 \text{ bytes/f} = 32e9 \text{ bytes leídos}$

Bytes escritos = $0,1 \text{ f/a} * 0,25 \text{ escr/f} * 5e9 \text{ i} * 64 \text{ bytes/escr} = 8e9 \text{ bytes escritos}$

Dado el siguiente fragmento de código:

```
for (i=0; i<N; i++)
    suma = suma + v[i]; // v[i] es un vector de floats (4 bytes)
```

El código está almacenado en **\$I**, las variables *i*, *N* y *suma* están en registros y **\$D** está inicialmente vacía. Los elementos del vector *v* son de 4 bytes y los bloques de **\$D** son de 64 bytes. La capacidad de **\$D** es de 8 Kbytes.

En un programa de prueba hemos ejecutado 2 veces consecutivas el mismo fragmento de código (para **N = 2000**) y hemos medido los ciclos de CPU de ambas ejecuciones:

- En la 1a ejecución el bucle tarda 70.000 ciclos.
- En la 2a ejecución el bucle tarda 40.000 ciclos.

f) **Calcula** el tiempo de penalización medio (en ciclos) en caso de fallo en **\$D**.

1a ejecución: Cada 16 iteraciones 1 fallo -> 125 fallos

2a ejecución: reusa el vector -> no hay fallos

$30000 \text{ ciclos penalización} / 125 \text{ fallos} = 240 \text{ ciclos penalización/fallo}$

Deseamos ejecutar una sola copia del mismo fragmento de código para *N* muy grande (el vector recorrido es mucho mayor que el tamaño de cache).

g) **Calcula** en función de *N* los ciclos que tarda el fragmento de código anterior.

$20N + 240/16 * N = 35N \text{ ciclos}$

Alt:

$70000 \text{ ciclos} / 2000 \text{ iteraciones} = 35 \text{ ciclos/iteración}$

solo localidad espacial -> Para *N* iteraciones -> $35 * N \text{ ciclos}$

A la cache **\$D** le añadimos un mecanismo de *prefetch* hardware. Cuando se accede un bloque (*i*) se desencadena *prefetch* del bloque siguiente (*i+1*) siempre que el bloque (*i+1*) no se encuentre ya en la cache o no haya un *prefetch* previo del bloque (*i+1*) pendiente de completar (en ambos casos es innecesario hacer *prefetch* de nuevo).

h) **Calcula** el número máximo de ciclos que puede durar un *prefetch* para que el bucle se ejecute en $25 * N$ ciclos.

Se hace un *prefetch* cada 16 iteraciones

$25 \text{ ciclos/iteración} * 16 \text{ iteraciones/prefetch} = 400 \text{ ciclos/prefetch}$

i) ¿Es posible ejecutar el bucle en menos de $25 * N$ haciendo el *prefetch* más rápido? (justifica la respuesta)

SI -> 20 ciclos por iteración es lo que podemos conseguir sin fallos.

Si el *prefetch* tarda $20 * 16 = 320 \text{ ciclos}$ o menos no hay fallos

COGNOMS:

NOM:

 DNI/NIE:

Problema 3. (3,2 puntos)

Disponemos de un disco duro con 8 superficies (4 platos de 2 caras por cada plato) y un radio útil para almacenar información de 2 cm por superficie. El brazo móvil permite una distancia entre pistas (incluyendo el grosor de las mismas) de 50 μm . El total de información “bruta” que puede almacenar una pista es de 94248 bits. Los sectores del disco almacenan 357 bytes de información “bruta”, de los cuales 101 bytes corresponden a información de control. La velocidad de rotación (número de vueltas por minuto) es de 7200 r.p.m.

- a) **Calcula** cuántos sectores hay por pista. **Calcula** también la capacidad “neta” del disco en bytes. **Escribe** el resultado en MB (potencias de 10).

```

densidad_pista_Bytes = 94248 bits / 8 bits = 11781 B
n_sectores = 11781 B / 357 B = 33 sectores por pista

n_pistas_superficie = 2 cm / 0,005 cm = 400 pistas
tam_sector_DATA = 357 - 101 = 256 B

capacidad_disco_neta = 8 x 400 x 33 x 256 B = 27033600 B = 27,03 MB

```

- b) **Calcula** la velocidad máxima de transferencia de información “bruta” del disco. **Calcula** también el tiempo de transferencia de un sector.

```

veloc_max = 7200/60s x 33 sectores/pista x 357 B/sector = 1,41 MB/s
357 B/veloc_max = 0,25 ms

```

Sea una posible configuración RAID 5 con 10 discos. El tiempo medio entre fallos de un disco (MTTF_d) es de 60000 horas. El tiempo invertido en cambiar un disco averiado y reconstruir la información (MTTR) es de 30 horas. Recuerda que en una configuración RAID 5 el sistema deja de funcionar cuando falla un segundo disco durante el tiempo de recuperación del disco averiado (MTTR).

- c) **Escribe** la expresión general del tiempo medio entre fallos para el RAID 5 anterior ($\text{MTTF}_{\text{RAID}}$) y **calcula** su valor con los datos proporcionados. Da el resultado en horas.

```

MTTFR5 = MTTFd2 / Nx(N-1)xMTTR = 600002 / 10x9x30 = 1333333,3 horas

```

De acuerdo a un estudio realizado sobre el uso de este dispositivo en un procesador Intel CISC x86 que traduce internamente las instrucciones x86 a microoperaciones (uops), se ha determinado que la rutina de servicio que se ejecuta en cada interrupción de este dispositivo precisa de 3600 uops. Sabemos que cada instrucción dinámica de lenguaje máquina x86 de la rutina se traduce en una uop y que cada 520 instrucciones CISC se necesitan en media 200 uops adicionales. El procesador funciona a una frecuencia de 2 GHz.

- d) **Calcula** el CPI y el tiempo de ejecución de la rutina de servicio de interrupciones para un valor de UPC (uops por ciclo) de 1,1.

$$\text{ins_rut} * 1 + (\text{ins_rut} / 520) * 200 = 3600 \text{ uops}$$

$$\text{ins_rut} = (3600 * 520) / 720 = 2600 \text{ ins}$$

$$\text{IPC} = (2600 \text{ ins} / 3600 \text{ uops}) * 1,1 \text{ uops/c} = 0,7944 \text{ ins/c} \rightarrow \text{CPI} = 1,258 \text{ c/i}$$

$$\text{Texe} = (2600 * 1,258) / 2\text{GHz} = 1,635 \text{ micro seg}$$

Disponemos de un programa P que consta de dos fases de ejecución (una de lectura de disco que supone el 30% del tiempo de ejecución y otra de cálculo la cual es totalmente paralelizable). Cuando P se ejecuta en un sistema con un solo procesador y un solo disco (en un PC de sobremesa) tarda un tiempo de 200 horas. Cuando P se ejecuta en un sistema multiprocesador con 13 procesadores y un RAID 5 de 10 discos (cada procesador y cada disco son iguales a los del PC) tarda un tiempo de 40 horas. Sabemos que el programa P realiza 1 operación de coma flotante por cada 3 instrucciones dinámicas de coma flotante, y que el procesador tiene un rendimiento promedio, para este programa, de 1000 MFLOPS cuando se ejecuta en el PC de sobremesa.

- e) **Calcula** cuantas instrucciones dinámicas de coma flotante realiza el programa P en el multiprocesador. **Calcula** también a cuantos MFLOPS se ejecuta el programa P en el multiprocesador.

$$200 \text{ h} * 3600 \text{ s/h} * 10^6 \text{ op/Mop} * 1000 \text{ MFLOPS} = 72 \times 10^{13} \text{ op_cf}$$

$$72 \times 10^{13} \text{ op_cf} * 3 = 216 \times 10^{13} \text{ ins_cf}$$

$$\text{MFLOPS_multi} = 72 \times 10^{13} \text{ op_cf} / (40 \text{ h} * 3600 \text{ s/h} * 10^6 \text{ op/Mop}) = 5000 \text{ MFLOPS}$$

Sabemos que la potencia consumida por cada procesador es de 90W, y la potencia consumida por cada disco es de 30W. Suponer que estos son los únicos elementos con consumo significativo. Durante la fase de E/S se necesita un único procesador activo para controlar la actividad de los discos.

- f) **Calcula** los MFLOPS/W del multiprocesador cuando se consigue apagar completamente los elementos (procesadores y/o discos) que no se utilizan en cada fase.

$$0,3 \times 40 \text{ h} = 12 \text{ h para lectura y el resto } (40 - 12) 28 \text{ h para cálculo paralelo}$$

$$5000 / [(12 \times 90 + 12 \times 10 \times 30 + 28 \times 13 \times 90) / 40 \text{ h}] = 5,34 \text{ MFLOPS/W}$$