# INGENIERIA de COMPUTADORES III

APELLIDOS Y NOMBRE: Periscal Porteiro, Juan

IDENTIFICADOR: jperiscal1

DNI: 53306672D

CENTRO ASOCIADO MATRICULADO: 047000 – A CORUÑA

CENTRO ASOCIADO DE LA SESIÓN DE CONTROL: 047000 - A CORUÑA

EMAIL DE CONTACTO: jperiscal1@alumno.uned.es

TELÉFONO DE CONTACTO: 625773978

## Ejercicio 1


A	В	С	F	G		
0	0	0	0	0	$\overline{A}\overline{B}\overline{C}$	
0	0	1	0	1	$\overline{A}\overline{B}C$	
0	1	0	1	0	$\overline{A}B\overline{C}$	<b>.</b>
0	1	1	1	1	$\overline{A}BC$	
1	0	0	1	0	$A\overline{B}\overline{C}$	
1	0	1	1	1	$A  \overline{B}  C$	
1	1	0	1	0	$AB\overline{C}$	
1	1	1	1	0	ABC	

$$F = (A+B+C)(A+B+\overline{C})$$


$$G = \overline{A}\overline{B}C + \overline{A}BC + A\overline{B}C$$

# Minimización mediante mapas de Karnaugh

Minimización del producto de una suma para la señal de salida F



Minimización del producto de una suma para la señal de salida G



**Apartado 1a**: Obtenga las funciones lógicas F1 y F2 a partir de la tabla de verdad. Escriba en VHDL la **entity** del circuito que implemente las dos funciones lógicas. Es decir, que tenga tres entradas a, b y c, y dos salidas F1 y F2.

## Entity circuito ejercicio1

Apartado 1b: Escriba en VHDL la architecture que describa el comportamiento del circuito.

## **Descripción** comportamiento del circuito del ejercicio 2

**Apartado 1c**: Dibuje el diagrama de un circuito que implemente estas dos funciones lógicas al nivel de puertas lógicas. No es necesario que el circuito esté simplificado. A continuación, escriba en VHDL la **entity** y la **architecture** de cada una de las puertas lógicas que componen el circuito que acaba de dibujar.




Diagrama del circuito del ejercicio 1

#### Puerta AND

# Puerta NOT

#### Puerta OR


**Apartado 1d**: Escriba en VHDL una **architecture** que describa la *estructura* del circuito que ha dibujado, instanciando y conectando las puertas lógicas que ha diseñado anteriormente.

## Descripción estructura del circuito del ejercicio 1


Apartado 1e: Escriba en VHDL un banco de pruebas que permita visualizar, para todos los posibles valores de las entradas, la salida del circuito cuya entity ha especificado en el Apartado 1.a. Emplee dicho banco de pruebas para comprobar mediante inspección visual que los dos diseños de los Apartado 1.b y 1.d funcionan correctamente. Incluya en la memoria los dos cronogramas obtenidos al realizar la simulación del banco de pruebas usando en un caso como circuito de test el circuito de Apartado 1.b y en el otro caso el circuito del Apartado 1.d.

## Banco de pruebas del circuito Ejercicio 1

```
valor := to_unsigned(i,3);
```



Cronograma. Comportamiento circuito ejercicio 1



Cronograma. Comportamiento circuito ejercicio 2


# Ejercicio 2

28     29     30       0     0     0     0     X     X     X       0     0     0     1     0     0     1     0       0     0     1     0     0     1     0     0     1     0     0     1     0     0     1     0     0     1     0     0     1     0     0     1     0     0     1     0     0     0     1     0     0     0     1     0     0     0     1     0     0     1     0     0     1     0     1     1     0     0     1     0     1     1     1     0	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
0       0       0       1       0       0       1       0       0       1       0       0       1       0       0       1       0       0       1       0       0       1       0       1       0       0       1       0       0       1       0       1       0       1       0       1       0       1       1       0       1       0       0       1       0       0       1       1       0       0       0       1       0       0       0       1       0       0       1       0       1       0       1       0       1       0       1       0       1       0       1       0       0       0       1       0	1 1 1 1 1
0       0       1       0       0       1         0       0       1       1       0       0       1         0       1       0       0       0       1       1         0       1       0       0       0       1       1       0       1       0       1       1       0       1       0       1       1       1       0       1       0       1       0       1       1       1       1       0       1 </td <td>1 1 1 1 1</td>	1 1 1 1 1
0       0       1       1       0       0       1         0       1       0       0       0       1         0       1       0       1       0       0       1         0       1       1       0       0       0       1       0       1       0       1       0       1       1       1       1       0       1 </td <td>1 1 1</td>	1 1 1
0       1       0       0       0       1         0       1       0       1       0       0       1         0       1       1       0       0       1       0       1       0       1       0       1       0       1       0       1       1       1       0       1       0       1       1       1       1       1       0       1 <td>1 1 1</td>	1 1 1
0       1       0       1       0       1         0       1       1       0       0       1         0       1       1       0       0       0         1       0       0       0       0       1         1       0       0       1       0       1         1       0       1       0       0       1         1       0       1       0       0       0         1       1       0       1       0       0       0         1       1       0       1       0       0       0       0         1       1       0       1       0	1 1
0       1       1       0       0       1         0       1       1       1       0       0       0         1       0       0       0       0       1       0       1         1       0       1       0       0       0       1 </td <td>1 1</td>	1 1
0       1       1       1       0       0       0       1       1       0       0       0       1       0       1	1
1       0       0       0       0       1         1       0       0       1       1       1         1       0       1       0       0       0       1         1       0       1       1       0       0       0       1         1       1       0       1       0	1
1     0     0     1       1     0     1     0     0       1     0     1     1     0     1       1     0     1     1     0     0     1       1     1     0     1     0     X     X     X	
1     0     1     0     0       1     0     1     1     0     1       1     1     0     0     0       1     1     0     1     0     X     X	1
1 0 1 1 0 0 1 1 1 0 0 0 X X X	1
1 1 0 0 0 0 X X X	
1 1 0 1 0 X X X	
	1
1 1 1 0 0 X X X	X
	X
1 1 1 1 0 X X X	X
0 0 0 0 1 X X X	X
0 0 1 1	1
0 0 1 1 1	1
0 1 0 1 1	1
0 1 1 0 1 1	
0 1 1 1 1	1
1 0 0 0 1	1
1 0 0 1 1 1	
1 0 1 0 1	1
1 0 1 1 1 1	
1 1 0 0 1	1
1 1 0 1 1 X X X	X
1 1 1 0 1 X X X	X
1 1 1 1 1 X X X	X


 $F28 = \overline{A} \, \overline{B} \, \overline{D} \, \overline{E}$   $F29 = \overline{A} \, \overline{B} \, \overline{D} \, E$   $F30 = AD + \overline{A} \, B \, \overline{D}$   $F31 = \overline{A} \, D + A \, \overline{D} = A \oplus D$ 

# Minimización mediante Karnaugh


Minimización del producto de una suma para la señal de salida F1




 $F28 = \overline{A} \overline{B} \overline{D} \overline{E}$ 



 $F29 = \overline{A} \overline{B} \overline{D} E$ 



 $F30 = AD + \overline{A} B \overline{D}$ 



 $F31 = \overline{A}D + A\overline{D} = A \oplus D$ 

**Apartado 2a**: Escriba en VHDL la **entity** y la **architecture** que describe el comportamiento del circuito combinacional empleando sólo un bloque **process** y sentencias secuenciales. Los nombres de los puertos de la **entity** deber ser los mismos que se han especificado para las señales de entrada y salida del circuito.

## Entity del circuito del ejercicio 2

## Descripción comportamiento circuito ejercicio 2

```
when "0100" | "0110" | "1001" | "1011" =>
```

Apartado 2b:Escriba las tablas de verdad correspondientes a las señales de salida del circuito. Dibuje el diagrama de un circuito que implemente las señales de salida empleando puertas lógicas. No es necesario que el circuito esté simplificado. A continuación, escriba en VHDL la entity y la architecture de cada una de las puertas lógicas que componen el circuito que acaba de dibujar.




Diagrama del circuito del ejercicio 2

#### Puerta AND

#### Puerta NOT

#### Puerta OR

## Puerta XOR


**Apartado 2c**: Escriba en VHDL una **architecture** que describa la estructura del circuito que ha dibujado, instanciando y conectando las puertas lógicas que ha diseñado anteriormente.

## Descripción *estructura* del circuito del ejercicio 2


**Apartado 2d**: Programe en VHDL un banco de pruebas que testee todas las posibles entradas al circuito diseñado en los Apartados 2.a y 2.c. El banco de pruebas debe comparar las salidas de la UUT con las salidas esperadas, mostrando el correspondiente mensaje de error en caso de que las salidas obtenidas de la UUT no correspondan con las esperadas. Incluya en la memoria los dos cronogramas obtenidos al realizar la simulación del banco de pruebas de los circuitos diseñados en los Apartados 2.a y 2.c.

## Banco de pruebas del circuito Ejercicio 2

```
mes := std_logic_vector(to_unsigned(i, 4));
```



Cronograma. Comportamiento circuito ejercicio 2



Cronograma. Estructura circuito del ejercicio 2