

23

# 디지털공학개론

■ 레지스터

# 23

## 레지스터

### 1. 레지스터의 개요

2. 직렬-입력 직렬-출력 레지스터

3. 직렬-입력 병렬-출력 레지스터

4. 병렬-입력 직렬-출력 레지스터

5. 병렬-입력 병렬-출력 레지스터


## 1. 레지스터(Register)란?

- 플립플롭 여러 개를 일렬로 배열하여 적당히 연결함으로써 여러 비트로 구성된 2진수를 저장할 수 있도록 한 장치
- 외부로부터 들어오는 데이터를 저장하거나 이동하는 목적으로 사용하며, 상태의 순서적인 특성을 갖는 것이 아니다.  
(카운터와 차이점 : 카운터가 레지스터의 특별한 형태이지만 이름을 달리하여 레지스터와 구별하는 것이 보통이다.)
- 다양한 종류의 카운터를 구성하는 데 사용될 뿐만 아니라 여러 비트를 일시적으로 저장하거나 저장된 비트를 좌측으로 또는 우측으로 하나씩 시프트(shift)할 때도 사용된다.


## 2. 레지스터(Register)의 활용

- CPU 내부에서 연산의 중간 결과의 임시 저장, 2진수의 보수 계산, 곱셈 또는 나눗셈 연산 등에 사용
- 입출력 장치 제어기 내부에서 입출력 장치를 제어하거나 입출력 데이터의 임시 저장 등에 사용


### 3. 레지스터(Register)의 분류(입출력 방식에 따라)




직렬입력-직렬출력



직렬입력-병렬출력



병렬입력-직렬출력



병렬입력-병렬출력



# 23

## 레지스터

1.레지스터의 개요



2.직렬-입력 직렬출력 레지스터

3.직렬-입력 병렬-출력 레지스터


4.병렬-입력 직렬-출력 레지스터

5.병렬-입력 병렬-출력 레지스터

## 1. 4비트 직렬입력-직렬출력 레지스터 구조





데이터 비트의 시프트



타이밍도

## 2. 7491(8-Bit Shift Register)

- 8개의  $S-R$  주종형 플립플롭을 직렬로 연결하여 구성한 직렬입력-직렬출력 레지스터
- 직렬 입력단자 :  $A, B$     직렬 출력단자 :  $Q, Q'$
- 직렬 데이터를  $A$ 로만 받아들이려면 입력단자  $B$ 를 논리 0으로 해야 한다.



7491 시프트 레지스터의 핀 배치도 및 블록도





### 3. 7491(8-Bit Shift Register) data sheet

#### SN5491A, SN54LS91, SN7491A, SN74LS91 8-BIT SHIFT REGISTERS


SDLS126 – MARCH 1974 – REVISED MARCH 1988

logic diagram (positive logic)



## 4. Example

- 4비트 직렬입력-직렬출력 시프트 레지스터에 그림과 같은 데이터 입력과 클록파형을 공급하였다. 레지스터의 출력 상태는 어떻게 변화하는지 출력  $Q_A Q_B Q_C Q_D$ 의 파형을 그려 보아라
- 단, 모든 플립플롭의 출력은 0으로 초기화되어 있으며, 플립플롭에서의 전파지연은 없는 것으로 가정한다.



펄스 4개가 인가된 후  $Q_A Q_B Q_C Q_D = 1011$


# 23

## 레지스터

1. 레지스터의 개요
2. 직렬-입력 직렬-출력 레지스터
3. 직렬-입력 병렬-출력 레지스터
4. 병렬-입력 직렬-출력 레지스터
5. 병렬-입력 병렬-출력 레지스터

## 1. 4비트 직렬입력-병렬출력 레지스터 구조

- 레지스터에 저장되어 있는 데이터의 출력은 새로운 4비트 데이터가 레지스터에 차게 되는 4번째 클록펄스, 8번째 클록펄스, 12번째 클록펄스 등에서 출력버퍼를 인에이블 ( $\overline{RD} = 0$ ) 하여 동시에 읽어내면 된다.





## 2. 74164(8-Bit Parallel Output Serial Shift Registers)

- 8개의  $S-R$  플립플롭으로 구성된 직렬입력-병렬출력 레지스터
- 직렬 입력단자 :  $A, B$     병렬 출력단자 :  $Q_H \sim Q_A$
- $\overline{CLR} = 0$  이면, 모든 레지스터의 출력이 Clear
- $\overline{CLR} = 1$  이면, 정상동작. 클록의 상승 에지마다 입력단자로 들어온 직렬 데이터가 시프트하여 저장




## 2. 74164(8-Bit Parallel Output Serial Shift Registers)



74164 시프트 레지스터의  
핀 배치도 및 블록도


### 3. 74164(8-Bit Parallel Output Serial Shift Registers) data sheet



#### Features and benefits

- Input levels:
  - ◆ For 74HC164: CMOS level
  - ◆ For 74HCT164: TTL level
- Gated serial data inputs
- Asynchronous master reset
- Complies with JEDEC standard no. 7A
- ESD protection:
  - ◆ HBM JESD22-A114F exceeds 2000 V
  - ◆ MM JESD22-A115-A exceeds 200 V.
- Multiple package options
- Specified from  $-40^{\circ}\text{C}$  to  $+85^{\circ}\text{C}$  and  $-40^{\circ}\text{C}$  to  $+125^{\circ}\text{C}$ .


### 3. 74164(8-Bit Parallel Output Serial Shift Registers) data sheet





## 4. Example

- 4비트 직렬입력-병렬출력 시프트 레지스터에 그림과 같은 데이터 입력과 클록파형을 공급하였다. 레지스터의 출력 상태는 어떻게 변화하는지 출력  $Q_A Q_B Q_C Q_D$ 의 파형을 그려 보아라
- 단, 모든 플립플롭의 출력은 1로 초기화되어 있으며, 플립플롭에서의 전파지연은 없는 것으로 가정한다.



# 23



## 레지스터

1. 레지스터의 개요
2. 직렬-입력 직렬-출력 레지스터
3. 직렬-입력 병렬-출력 레지스터
4. 병렬-입력 직렬-출력 레지스터
5. 병렬-입력 병렬-출력 레지스터

## 1. 4비트 병렬입력-직렬출력 레지스터 구조

### (1) 2x1 MUX의 동작


- $S=0$  : 입력  $A$  와 출력  $Y$  가 연결
- $S=1$  : 입력  $B$  와 출력  $Y$  가 연결



## 1. 4비트 병렬입력-직렬출력 레지스터 구조


### (2) 레지스터 동작

- $SH/\overline{LD} = 0$  : 입력 데이터 ( $I_D, I_C, I_B, I_A$ )이 각 플립플롭의 입력에 각각 연결되므로 클록펄스의 하강 에지에서 입력 데이터의 각 비트가 동시에 샘플되어 대응하는 플립플롭의 출력 Q에 저장
- $SH/\overline{LD} = 1$  : 클록펄스의 하강 에지마다 레지스터 내용이 오른쪽으로 시프트



## 2. 74165(Parallel Load 8-Bit Shift Registers)


- 8개의 *S-R* 플립플롭으로 구성된 병렬입력-직렬출력 레지스터
- 병렬 입력단자 :  $H \sim A$
- 직렬 출력단자 :  $Q_H$
- 직렬입력 *SER* 단자는 직렬로 시프트할 때 최하위 비트부터 직렬 데이터를 입력하기 위한 단자







## 2. 74165(Parallel Load 8-Bit Shift Registers)

- $SH/\overline{LD} = 0$  이면, 병렬 데이터가 입력
- $SH/\overline{LD} = 1$  이면, 시프트 동작
- $CLK\ INH$  단자가 논리 0이면 클록펄스가 입력




### 3. 74165(Parallel Load 8-Bit Shift Registers) data sheet

logic diagram (positive logic)





### 3. 74165(Parallel Load 8-Bit Shift Registers) data sheet





## 4. Example

- 4비트 병렬입력-직렬출력 시프트 레지스터에 병렬 데이터가  $I_A I_B I_C I_D = 1010$  일 때, 그림과 같은 클록파형과  $SH/\overline{LD}$ 을 공급하였다.
- 입력에 대한 출력의 상태는 어떻게 변하는지 파형을 그려 보아라.  
단, 플립플롭에서의 전파지연은 없는 것으로 가정한다.




# 23

## 레지스터

1. 레지스터의 개요
2. 직렬-입력 직렬-출력 레지스터
3. 직렬-입력 병렬-출력 레지스터
4. 병렬-입력 직렬-출력 레지스터
5. 병렬-입력 병렬-출력 레지스터


## 1. 4비트 병렬입력-병렬출력 레지스터 구조

- $WR=1$  이면  $I_D I_C I_B I_A$ 의 병렬 데이터는 각 AND 게이트를 통하여 동시에 각 플립플롭의  $D$  입력에 전송
- $\overline{RD} = 0$ 이면 각 플립플롭의 출력 데이터는 버퍼를 통하여 동시에  $O_D O_C O_B O_A$ 에 출력되며,  $\overline{RD} = 1$ 이면 출력되지 않는다.




## 2. 74195(Parallel Access 8-Bit Shift Registers)

- 4 비트의 병렬입력-병렬출력 기능과 직렬 시프트 기능을 포함한 레지스터
- 병렬입력-병렬출력 기능 순서
  - $\overline{CLR}$  단자를 논리 1로 한다.
  - 병렬입력 단자 ***D, C, B, A*** 에 데이터를 병렬로 입력한다.
  - $SH/\overline{LD} = 0$  으로 하여 레지스터에 로드한다.
  - ***CLK*** 단자에 클록을 입력하면 상승 에지에서 동작한다.
  - 입력된 데이터는 레지스터에 로드되고 출력단자 ***Q<sub>D</sub>, Q<sub>C</sub>, Q<sub>B</sub>, Q<sub>A</sub>*** 로 데이터가 출력된다.




### 3. 74195(Parallel Access 8-Bit Shift Registers) data sheet





### 3. 74195(Parallel Access 8-Bit Shift Registers) data sheet




23


# 레지스터

- 학습 정리


## ● 레지스터(Register)의 분류(입출력 방식에 따라)




직렬입력-직렬출력



직렬입력-병렬출력





병렬입력-직렬출력




병렬입력-병렬출력



## ● 4비트 직렬입력-직렬출력 레지스터 구조




데이터 비트의 시프트



타이밍도


## ● 4비트 직렬입력-병렬출력 레지스터 구조

- 레지스터에 저장되어 있는 데이터의 출력은 새로운 4비트 데이터가 레지스터에 차게 되는 4번째 클록펄스, 8번째 클록펄스, 12번째 클록펄스 등에서 출력버퍼를 인에이블 ( $\overline{RD} = 0$ ) 하여 동시에 읽어내면 된다.



## ● 4비트 병렬입력-직렬출력 레지스터 구조

- $SH/\overline{LD} = 0$  : 입력 데이터( $I_D$   $I_C$   $I_B$   $I_A$ )이 각 플립플롭의 입력에 각각 연결되므로 클록펄스의 하강 에지에서 입력 데이터의 각 비트가 동시에 샘플되어 대응하는 플립플롭의 출력  $Q$ 에 저장
- $SH/\overline{LD} = 1$  : 클록펄스의 하강 에지마다 레지스터 내용이 오른쪽으로 시프트



## ● 4비트 병렬입력-병렬출력 레지스터 구조

- $WR=1$ 이면  $I_D I_C I_B I_A$ 의 병렬 데이터는 각 AND 게이트를 통하여 동시에 각 플립플롭의  $D$  입력에 전
- $\overline{RD} = 0$ 이면 각 플립플롭의 출력 데이터는 버퍼를 통하여 동시에  $O_D O_C O_B O_A$ 에 출력되며,  $\overline{RD} = 1$ 이면 출력되지 않는다.

