

19

디지털공학개론

■ 비동기식 2진 카운터

19

비동기식 2진 카운터


- 1.비동기식 카운터의 기본 개념
- 2.4비트 상향 리플 카운터
- 3.4비트 하향 리플 카운터

1. 카운터(Counter) 개요

- 플립플롭을 이용하면 수를 헤아리는 능력을 가진 계수기(counter) 회로를 구성할 수 있다.
- 즉 계수기란 계수 능력을 갖는 회로이다. 클록 신호에 의해 구동되는 계수기는 클록 사이클 수를 계수하는 데 쓰인다.
- 클록 펄스는 이미 알고 있는 일정 시간 간격을 두고 발생되므로 계수기는 시간을 측정할 수 있고 주거나 주파수도 측정할 수 있다. 따라서 계수기 회로는 디지털 논리를 갖고 있는 거의 모든 시스템에서 사용된다.

2. 카운터(Counter) 분류

- 카운터는 클록 펄스 인가 방식과 카운터 방식에 따라 일반적으로 다음과 같이 구분



3. 동기식 카운터와 비동기식 카운터

(1) 동기식 카운터

- 회로를 구성하고 있는 Flip-Flop 들이 Clock Pulse에 의해서 동시에 Trigger 되어 상태가 변하는 카운터
- 순서회로 설계 절차에 따라 설계가 가능
- 비동기식에 비해 복잡하여 구현이 어려우나 고속 동작에 유리

(2) 비동기식 카운터

- 일반적으로 말하는 Ripple Counter이며 첫 번째 F/F의 CP 단자에만 Clock Pulse가 인가되고, 이후의 F/F 단의 CP 단자로는 전단 F/F의 출력이 Clock Pulse로 인가되는 카운터
- 동작 및 회로 구성이 단순하고 구현이 용이 하나 지연시간 (Propagation delay)이 누적되어 고속 동작에는 어려움

4. 비동기식 2진 카운터(Ripple)

(1) 구성

- 플립플롭의 출력 전이가 다른 플립플롭을 트리거시키는 원인으로 작용 → **리플(ripple) 카운터**
- D 플립플롭 또는 $J-K$ 플립플롭을 T 플립플롭으로 변형하여 카운터를 구성
- 한 개의 F/F으로 1Bit의 2진수(Low or High)를 표시할 수 있으며, n -Bit의 2진수로는 2^n 개의 상태 표시가 가능


$$2^N \geq M$$

(N : Bit 수 = F/F의 수, M : 표현 가능한 상태의 수)


4. 비동기식 2진 카운터(Ripple)

(2) 비동기식 4진 카운터

<2단 4진 리플 카운터 회로도>





<타이밍도>




4. 비동기식 2진 카운터(Ripple)

(3) 비동기식 4진 카운터의 동작 설명


- 두 개의 T F/F 모두 하강 에지 트리거 방식으로 CP가 1 → 0 변화 시 Toggle 된다. • 초기 값은 두 개의 T F/F 모두 0으로 초기화된 상태이다.
- 초단 F/F CP의 첫 번째 하강 에지에서 초단 T F/F은 Toggle 되어 0 → 1로 변화되지만 두 번째 T F/F의 CP는 하강 에지가 아니므로 T F/F은 변함이 없다(0 유지).
- 초단 F/F CP의 두 번째 하강 에지에서 초단 T F/F은 역시 Toggle 되어 1 → 0으로 변화되고 이 때 두 번째 T F/F은 CP는 하강 에지가 입력되어 0 → 1로 변화하게 된다.



5. T 플립플롭 구현 방법



CP	J	K	$Q_{(t+1)}$
↓	L	L	Hold
↓	L	H	Reset
↓	H	L	Set
↓	H	H	Toggle



CP	D	$Q_{(t+1)}$
↑	0	0
↑	1	1

7476 : Dual negative edge JK Flip-Flop with clear & preset

7474 : Dual positive edge D Flip-Flop with clear & preset

19


비동기식 2진 카운터

1.비동기식 카운터의 기본 개념



2.4비트 상향 리플 카운터

3.4비트 하향 리플 카운터

1. 4비트16진 Ripple Up Counter 상태 천이도





2. JK 플립플롭(IC 7476)을 이용한 16진 Ripple UP Counter 설계



2. JK 플립플롭(IC 7476)을 이용한 16진 Ripple UP Counter 설계

- 첫 번째 하강 에지에 의해 q_0 는 [1]가 되고 F/F을 T F/F으로 구성되었으므로 다음 하강 에지에서 q_0 는 [0]이 된다. 이와 같은 상태는 CLK의 상승 에지가 있을 때 마다 되풀이 된다.
- 첫 번째 F/F의 Q가 두 번째 플립플롭의 클록 신호이므로 Q의 하강 에지가 발생한 시점에서 q_1 은 [1]이 된다. q_0 의 두 번째 하강 에지에서 q_1 은 [0]가 되고 동일한 상태가 되풀이 된다.
- 두 번째 F/F의 Q가 세 번째 플립플롭의 클록 신호이므로 Q의 하강 에지가 발생한 시점에서 q_2 은 [1]이 된다. q_1 의 두 번째 하강 에지에서 q_2 은 [0]가 되고 동일한 상태가 되풀이 된다.
- 세 번째 F/F의 Q가 네 번째 플립플롭의 클록 신호이므로 Q의 하강 에지가 발생한 시점에서 q_3 은 [1]이 된다. q_2 의 두 번째 하강 에지에서 q_3 은 [0]가 되고 동일한 상태가 되풀이 된다.

3. D 플립플롭(IC 7474)을 이용한 16진 Ripple UP Counter 설계



3. D 플립플롭(IC 7474)을 이용한 16진 Ripple UP Counter 설계


- 첫 번째 상승 에지에 의해 q_0 는 [0]가 되고 F/F을 T F/F으로 구성되었으므로 다음 상승 에지에서 q_0 는 [1]이 된다. 이와 같은 상태는 CLK의 상승 에지가 있을 때 마다 되풀이 된다.
- 첫 번째 F/F의 $\bar{Q}$ 가 두 번째 플립플롭의 클록 신호이므로 $\bar{Q}$ 의 상승 에지가 발생한 시점에서 q_1 은 [0]이 된다. q_0 의 두 번째 하강 에지에서 q_1 은 [1]가 되고 동일한 상태가 되풀이 된다.
- 두 번째 F/F의 $\bar{Q}$ 가 세 번째 플립플롭의 클록 신호이므로 $\bar{Q}$ 의 상승 에지가 발생한 시점에서 q_1 은 [0]이 된다. q_1 의 두 번째 하강 에지에서 q_2 은 [1]가 되고 동일한 상태가 되풀이 된다.
- 세 번째 F/F의 $\bar{Q}$ 가 네 번째 플립플롭의 클록 신호이므로 $\bar{Q}$ 의 상승 에지가 발생한 시점에서 q_2 은 [0]이 된다. q_2 의 두 번째 하강 에지에서 q_3 은 [1]가 되고 동일한 상태가 되풀이 된다.

19



비동기식 2진 카운터

- 1.비동기식 카운터의 기본 개념
- 2.4비트 상향 리플 카운터
- 3.4비트 하향 리플 카운터

1. 4비트16진 Ripple Down Counter 상태 천이도





2. JK 플립플롭(IC 7476)을 이용한 16진 Ripple Down Counter 설계



2. JK 플립플롭(IC 7476)을 이용한 16진 Ripple Down Counter 설계

- 첫 번째 하강 에지에 의해 q_0 는 [1]가 되고 F/F을 T F/F으로 구성되었으므로 다음 하강 에지에서 q_0 는 [0]이 된다. 이와 같은 상태는 CLK의 하강 에지가 있을 때 마다 되풀이 된다.
- 첫 번째 F/F의 $\bar{Q}$ 가 두 번째 플립플롭의 클록 신호이므로 $\bar{Q}$ 의 하강 에지가 발생한 시점에서 q_1 은 [1]이 된다. q_0 의 두 번째 하강 에지에서 q_1 은 [0]가 되고 동일한 상태가 되풀이 된다.
- 두 번째 F/F의 $\bar{Q}$ 가 세 번째 플립플롭의 클록 신호이므로 $\bar{Q}$ 의 하강 에지가 발생한 시점에서 q_1 은 [1]이 된다. q_1 의 두 번째 하강 에지에서 q_2 은 [0]가 되고 동일한 상태가 되풀이 된다.
- 세 번째 F/F의 $\bar{Q}$ 가 네 번째 플립플롭의 클록 신호이므로 $\bar{Q}$ 의 하강 에지가 발생한 시점에서 q_2 은 [1]이 된다. q_2 의 두 번째 하강 에지에서 q_3 은 [0]가 되고 동일한 상태가 되풀이 된다.

3. D 플립플롭(IC 7474)을 이용한 16진 Ripple Down Counter 설계



3. D 플립플롭(IC 7474)을 이용한 16진 Ripple Down Counter 설계

- 첫 번째 상승 에지에 의해 q_0 는 [1]가 되고 F/F을 T F/F으로 구성되었으므로 다음 상승 에지에서 q_0 는 [0]이 된다. 이와 같은 상태는 CLK의 상승 에지가 있을 때 마다 되풀이 된다.
- 첫 번째 F/F의 Q가 두 번째 플립플롭의 클록 신호이므로 Q의 상승 에지가 발생한 시점에서 q_1 은 [1]이 된다. q_0 의 두 번째 상승 에지에서 q_1 은 [0]가 되고 동일한 상태가 되풀이 된다.
- 두 번째 F/F의 Q가 세 번째 플립플롭의 클록 신호이므로 Q의 상승 에지가 발생한 시점에서 q_1 은 [1]이 된다. q_1 의 두 번째 상승 에지에서 q_2 은 [0]가 되고 동일한 상태가 되풀이 된다.
- 세 번째 F/F의 Q가 네 번째 플립플롭의 클록 신호이므로 Q의 상승 에지가 발생한 시점에서 q_2 은 [1]이 된다. q_2 의 두 번째 상승 에지에서 q_3 은 [0]가 되고 동일한 상태가 되풀이 된다.

19

비동기식 2진 카운터

- 학습 정리

● 동기식 카운터와 비동기식 카운터

(1) 동기식 카운터

- 회로를 구성하고 있는 Flip-Flop 들이 Clock Pulse에 의해서 동시에 Trigger 되어 상태가 변하는 카운터로서
- 순서회로 설계 절차에 따라 설계가 가능하다. 비동기식에 비해 복잡하여 구현이 어려우나 고속 동작에 유리하다.

(2) 비동기식 카운터

- 일반적으로 말하는 Ripple Counter이며 첫 번째 F/F의 CP 단자에만 Clock Pulse가 인가되고, 이후의 F/F 단의 CP 단자로는 전단 F/F의 출력이 Clock Pulse로 인가되는 카운터이다.
- 동작 및 회로 구성이 단순하고 구현이 용이 하나 지연시간 (Propagation delay)이 누적되어 고속 동작에는 어려움이 있다.

● 비동기식 2진 카운터(Ripple)


- 플립플롭의 출력 전이가 다른 플립플롭을 트리거시키는
원인으로 작용 → **리플(ripple) 카운터**
- *D* 플립플롭 또는 *J-K* 플립플롭을 *T* 플립플롭으로 변형하여 카운터를
구성
- 한 개의 F/F으로 1Bit의 2진수(Low or High)를 표시할 수 있으며,
n-Bit의 2진수로는 2^n 개의 상태 표시가 가능

$$2^n \geq M$$


(**N** : Bit 수 = F/F의 수, **M** : 표현 가능한 상태의 수)

● 비동기식 2진 카운터(Ripple)


<2단 4진 리플 카운터 회로도>



<타이밍도>



● 4비트 비동기식 상향 카운터



● 4비트 비동기식 하향 카운터

