

13

디지털공학개론

■ MSI 조합 논리 회로 II



MSI 조합 논리 회로 II

1. 멀티플렉서 (Multiplexer, MUX)
2. 디멀티플렉서 (Demultiplexer, DEMUX)
3. 코드 변환기 & 패리티 검사기

1. 멀티플렉서와 디멀티플렉서의 개요


- 멀티플렉서(multiplexer or selector: MUX)는 여러 개의 입력선들 중에서 하나를 선택하여 출력선에 연결하는 조합 회로
- 선택선들의 값에 따라서 특정 입력선이 선택된다.
- 많은 입력들 중 하나를 선택하여 선택된 입력선의 2진 정보를 출력선에 넘겨주기 때문에 데이터 선택기(data selector)라 부르기도 함
- 디멀티플렉서(demultiplexer: DEMUX)는 한 선의 정보를 받아 2^n 개의 가능한 출력 선들 중 하나를 선택하여, 받은 정보를 전송하는 회로
- n 개의 선택선(selection line)의 값에 의해 하나의 출력선이 선택된다.

1. 멀티플렉서와 디멀티플렉서의 개요



2. 멀티플렉서


(1) 4×1 MUX



2. 멀티플렉서

(2) 8×1 MUX


선택선			출력
S_2	S_1	S_0	F
0	0	0	D_0
0	0	1	D_1
0	1	0	D_2
0	1	1	D_3
1	0	0	D_4
1	0	1	D_5
1	1	0	D_6
1	1	1	D_7



3. 멀티플렉서 확장


(1) 4×1 MUX 2개를 이용한 8×1 MUX 설계

E	$S_1(A)$	$S_0(B)$	F
0	0	0	I_0
0	0	1	I_1
0	1	0	I_2
0	1	1	I_3
1	0	0	I_4
1	0	1	I_5
1	1	0	I_6
1	1	1	I_7



3. 멀티플렉서 확장


(2) 4×1 MUX 5개를 이용한 16×1 MUX 설계



아래 생략

4. 멀티플렉서 IC


(1) 74150(16×1 MUX)



4. 멀티플렉서 IC

(2) 74153(4×1 MUX) : 입력 C0, C1, C2, C3중 한 개를 선택선
입력 A, B에 따라서 출력으로 보내주는 4×1 멀티플렉서 2개 내장

입력			출력
Select		Strobe	Y
B	A	G	
X	X	1	0
0	0	0	C0
0	1	0	C1
1	0	0	C2
1	1	0	C3




MSI 조합 논리 회로 II

- 1.멀티플렉서 (Multiplexer, MUX)
- 2.디멀티플렉서 (Demultiplexer, DEMUX)
- 3.코드 변환기 & 패리티 검사기


1. 디멀티플렉서(DEMUX)의 개요

- 1개의 입력과 n 개의 선택선, 2^n 개의 출력선을 가지며 MUX와는 반대 기능을 수행 하는 회로(=데이터 분배기)


기본 개념도



블록도




2. Enable을 갖는 Decoder를 이용한 DEMUX 설계



3. 74139 IC (Dual 2-line to 4-line decoders / demultiplexers)

Inputs			Outputs			
$\overline{E}$	A_0	A_1	$\overline{O}_0$	$\overline{O}_1$	$\overline{O}_2$	$\overline{O}_3$
H	X	X	H	H	H	H
L	L	L	L	H	H	H
L	H	L	H	L	H	H
L	L	H	H	H	L	H
L	H	H	H	H	H	L

[디코더 동작]



3. 74139 IC (Dual 2-line to 4-line decoders / demultiplexers)

입력 (Data)	선택 신호		출력			
	SEL1	SEL0	Y0	Y1	Y2	Y3
L	0	0	L	z	z	z
L	0	1	z	L	z	z
L	1	0	z	z	L	z
L	1	1	z	z	z	L

[DEMUX 동작] Z : Hi-Impedance

MSI 조합 논리 회로 II

1. 멀티플렉서 (Multiplexer, MUX)
2. 디멀티플렉서 (Demultiplexer, DEMUX)
3. 코드 변환기 & 패리티 검사기

1. 코드 변환기

(1) BCD – 3초과 코드 변환기

· BCD – 3초과 코드 변환 진리표

입력(BCD)				출력(3초과 코드)			
A	B	C	D	W	X	Y	Z
0	0	0	0	0	0	1	1
0	0	0	1	0	1	0	0
0	0	1	0	0	1	0	1
0	0	1	1	0	1	1	0
0	1	0	0	0	1	1	1
0	1	0	1	1	0	0	0
0	1	1	0	1	0	0	1
0	1	1	1	1	0	1	0
1	0	0	0	1	0	1	1
1	0	0	1	1	1	0	0

1. 코드 변환기

(1) BCD - 3초과 코드 변환기

· 출력 논리식

CD \ AB	00	01	11	10
00				
01		1	1	1
11	X	X	X	X
10	1	1	X	X

CD \ AB	00	01	11	10
00		1	1	1
01	1			
11	X	X	X	X
10		1	X	X

CD \ AB	00	01	11	10
00	1		1	
01	1		1	
11	X	X	X	X
10	1		X	X

CD \ AB	00	01	11	10
00	1			1
01	1			1
11	X	X	X	X
10	1		X	X

$$W = A + BC + BD$$

$$X = \bar{B}C + \bar{B}D + B\bar{C}\bar{D}$$

$$Y = CD + \bar{C}\bar{D}$$

$$Z = \bar{D}$$



$$W = A + B(C + D)$$

$$X = \bar{B}(C + D) + B\overline{(C + D)}$$


$$Y = CD + \overline{(C + D)}$$

$$Z = \bar{D}$$

1. 코드 변환기

(1) BCD - 3초과 코드 변환기

· 회로도



$$\begin{aligned}
 W &= A + B(C + D) \\
 X &= \overline{B}(C + D) + B\overline{(C + D)} \\
 Y &= CD + \overline{(C + D)} \\
 Z &= \overline{D}
 \end{aligned}$$

1. 코드 변환기

(2) Gray Code – 2진 코드 변환기

- 코드 변환 진리표

10진수	입력(Gray Code)					출력(2진 코드)			
	G _s	G ₄	G ₂	G ₁	Map상의 최소항번호	B _s	B ₄	B ₂	B ₁
0	0	0	0	0	0	0	0	0	0
1	0	0	0	1	1	0	0	0	1
2	0	0	1	1	3	0	0	1	0
3	0	0	1	0	2	0	0	1	1
4	0	1	1	0	6	0	1	0	0
5	0	1	1	1	7	0	1	0	1
6	0	1	0	1	5	0	1	1	0
7	0	1	0	0	4	0	1	1	1
8	0	1	0	0	12	1	0	0	0
9	1	1	0	1	13	1	0	0	1
10	1	1	1	1	15	1	0	1	0
11	1	1	1	0	14	1	0	1	1
12	1	0	1	0	10	1	1	0	0
13	1	0	1	1	11	1	1	0	1
14	1	0	0	1	9	1	1	1	0
15	1	0	0	0	8	1	1	1	1

1. 코드 변환기

(2) Gray Code – 2진 코드 변환기

· 출력 논리식

G_2G_1 G_8G_4	00	01	11	10
00				
01				
11	1	1	1	1
10	1	1	1	1

$$B_8 = G_8$$

G_2G_1 G_8G_4	00	01	11	10
00				
01	1	1	1	1
11				
10	1	1	1	1

$$B_4 = \overline{G_8}G_4 + G_8\overline{G_4}$$

$$= G_8 \oplus G_4$$

$$= B_8 \oplus G_4$$

1. 코드 변환기

(2) Gray Code – 2진 코드 변환기

· 출력 논리식

$G_8 G_4 \backslash B_2$	00	01	11	10
00			1	1
01	1	1		
11			1	1
10	1	1		

$G_8 G_4 \backslash B_4$	00	01	11	10
00		1		1
01	1		1	
11		1		1
10	1		1	

$$\begin{aligned}
 B_2 &= \overline{G_8} G_4 \overline{G_2} + G_8 \overline{G_4} \overline{G_2} + \overline{G_8} \overline{G_4} G_2 + G_8 G_4 G_2 \\
 &= (\overline{G_8} G_4 + G_8 \overline{G_4}) \overline{G_2} + (\overline{G_8} \overline{G_4} + G_8 G_4) G_2 \\
 &= (G_8 \oplus G_4) \overline{G_2} + (\overline{G_8} \oplus \overline{G_4}) G_2 \\
 &= (G_8 \oplus G_4) \oplus G_2 = B_4 \oplus G_2
 \end{aligned}$$


$$B_1 = [(G_8 \oplus G_4) \oplus G_2] \oplus G_1 = B_2 \oplus G_1$$

1. 코드 변환기


(2) Gray Code - 2진 코드 변환기

· 출력 논리식

논리회로도



(참고) 2진 code - Gray 코드 변환기



2. 패리티 검사기

(1) 패리티 발생기

홀수(Odd)
패리티 발생기

- 데이터와 패리티를 포함한 전체 비트에서 논리 1의 값을 갖는 비트가 홀수가 되도록 패리티의 비트 값을 정함

- 데이터와 패리티를 포함한 전체 비트에서 논리 1의 값을 갖는 비트가 짝수가 되도록 패리티의 비트 값을 정함

짝수(Even)
패리티 발생기

2. 패리티 검사기

(1) 패리티 발생기

· 홀수 패리티 발생기 진리표

A	B	C	P
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0

2. 패리티 검사기

- (1) 패리티 발생기
· 출력 논리식

A \ BC	00	01	11	10
0	1		1	
1		1		1


$$\begin{aligned}
 P &= \bar{A}\bar{B}\bar{C} + A\bar{B}\bar{C} + \bar{A}B\bar{C} + AB\bar{C} \\
 &= (\bar{A}\bar{B} + AB)\bar{C} + (A\bar{B} + \bar{A}B)C \\
 &= \overline{(A \oplus B)}\bar{C} + (A \oplus B)C \\
 &= (A \oplus B) \odot C
 \end{aligned}$$

$$\therefore (\bar{A}\bar{B} + AB = A \odot B) \text{XNOR Gate}$$

2. 패리티 검사기


(1) 패리티 발생기

· 논리 회로도



$$\begin{aligned}
 P &= \overline{A}\overline{B}\overline{C} + A\overline{B}\overline{C} + \overline{A}B\overline{C} + AB\overline{C} \\
 &= (\overline{A}\overline{B} + AB)\overline{C} + (A\overline{B} + \overline{A}B)C \\
 &= \overline{(A \oplus B)}\overline{C} + (A \oplus B)C \\
 &= (A \oplus B) \odot C
 \end{aligned}$$

또는



$$\because (\overline{A}\overline{B} + AB = A \odot B) \text{XNOR Gate}$$


2. 패리티 검사기

(2) 패리티 체크기

- 홀수 패리티 체크기는 데이터와 패리티 비트의 논리 1의 비트 숫자가 홀수가 맞는지 검사하여 홀수가 맞으면(즉, 에러 없음) 논리 0을 출력하고 홀수가 아니면(즉, 에러가 발생) 논리 1을 출력하는 회로


홀수 패리티 체크기의 진리표와 회로도

A	B	C	P	CH(Check)
0	0	0	0	1
0	0	0	1	0
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	0
1	1	1	0	0
1	1	1	1	1



2. 패리티 검사기

(3) 패리티 발생기와 패리티 체크기의 계통도



13


MSI 조합 논리 회로 II

- 학습정리

● MUX & DEMUX


① MUX

- 2^n 개의 입력 신호 중 제어선 n 개의 선택에 따라 하나의 정보를 출력함



② MUX

- 하나의 입력선으로 정보를 받아들이며 제어선 n 개의 선택에 따라 2^n 개의 출력선 중에서 하나를 선택하여 정보를 출력하며 데이터 분배기라고도 함



- Enable을 갖는 디코더를 이용하여 디코더의 Enable 신호를 입력으로 디코더의 입력을 선택선으로 이용하면 DEMUX를 설계할 수 있음

● 코드 변환기 (GRAY – BCD)

