

14

디지털공학개론

■ 조합 논리 회로 응용


14

조합 논리 회로 응용

- 1. 산술 연산 및 논리 연산 장치
- 2. 디코더/인코더 응용
- 3. MUX/DEMUX 응용

1. 7483 (4Bit 병렬 가산기)를 이용한 4Bit 가감산기

(1) 가산/감산 선택을 위한 제어형 인버터



A	B	$A \oplus B$
0	0	0
0	1	1
1	0	1
1	1	0

XOR 진리표

SW : 1(H)

$$\text{Output} = A + \overline{B} + 1$$

감산 동작

SW : 0(L)


$$\text{Output} = A + B + 0 = A + B$$

가산 동작

1. 7483 (4Bit 병렬 가산기)를 이용한 4Bit 가감산기

(2) 4Bit 가감산기

- TTL-7483 IC와 XOR Gate의 특성을 이용한 제어형 인버터를 사용하여 두 개의 2진수 A와 B의 가산과 감산을 수행할 수 있도록 한 가감산기



2. BCD 가산기

(1) BCD 가산기의 구성

- BCD 코드는 2진수 표현과 달리 표현범위가 0에서 9까지이다.
- BCD 덧셈계산에서는 결과 보정이 필요
- 2진수 합의 결과가 1010(10)~1111(19)인 경우 보정
- 캐리 및 합 값을 보정

$$\begin{array}{r} 0110 \\ + 0111 \\ \hline 1101 \end{array} \quad \longrightarrow \quad \begin{array}{r} 1101 \\ + 0110 \\ \hline 10011 \end{array}$$


2. BCD 가산기

(2) BCD 가산기 덧셈표

2진 합					BCD 합					10진 값
K	Z_8	Z_4	Z_2	Z_1	C	S_8	S_4	S_2	S_1	
0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	1	0	0	0	0	1	1
0	0	1	1	1	0	0	1	1	1	7
0	1	0	0	0	0	1	0	0	0	8
0	1	0	0	1	0	1	0	0	1	9
0	1	0	1	0	1	0	0	0	0	10
0	1	0	1	1	1	0	0	0	1	11
0	1	1	0	0	1	0	0	1	0	12
0	1	1	0	1	1	0	0	1	1	13
0	1	1	1	0	1	0	1	0	0	14
0	1	1	1	1	1	0	1	0	1	15
1	0	0	0	0	1	0	1	1	0	16
1	0	0	0	1	1	0	1	1	1	17
1	0	0	1	0	1	1	0	0	0	18
1	0	0	1	1	1	1	0	0	1	19

2. BCD 가산기

(3) BCD 가산기 회로




$Z_8Z_4 \backslash Z_2Z_1$		00	01	11	10
		00	01	11	10
00		0	0	0	0
01		0	0	0	0
11		1	1	1	1
10		0	0	1	1

$$C = K + Z_8Z_4 + Z_8Z_2$$

3. 7485를 이용한 4비트 비교기

(1) 2진 비교기

입력		출력			
X	Y	$X=Y$ F_1	$X \neq Y$ F_2	$X > Y$ F_3	$X < Y$ F_4
0	0	1	0	0	0
0	1	0	1	0	1
1	0	0	1	1	0
1	1	1	0	0	0




$$F_1 = \overline{X \oplus Y}, \quad F_2 = X \oplus Y, \quad F_3 = X \overline{Y}, \quad F_4 = \overline{X} Y$$


3. 7485를 이용한 4비트 비교기

(2) 2비트 비교기


입력		출력			
X	Y	$X=Y$	$X \neq Y$	$X > Y$	$X < Y$
X_1X_2	Y_1Y_2	F_1	F_2	F_3	F_4
00	00	1	0	0	0
	01	0	1	0	1
	10	0	1	0	1
	11	0	1	0	1
01	00	0	1	1	0
	01	1	0	0	0
	10	0	1	0	1
	11	0	1	0	1
10	00	0	1	1	0
	01	0	1	1	0
	10	1	0	0	0
	11	0	1	0	1
11	00	0	1	1	0
	01	0	1	1	0
	10	0	1	1	0
	11	1	0	0	0




$$F_1 = (X_1 \oplus Y_1)(X_2 \oplus Y_2)$$



$$F_2 = (X_1 \oplus Y_1) + (X_2 \oplus Y_2)$$




$$F_3 = X_1\bar{Y}_1 + X_2\bar{Y}_1\bar{Y}_2 + X_1X_2\bar{Y}_2$$



$$F_4 = \bar{X}_1Y_1 + \bar{X}_1\bar{X}_2Y_2 + \bar{X}_2Y_1Y_2$$

3. 7485를 이용한 4비트 비교기


(2) 2비트 비교기



3. 7485를 이용한 4비트 비교기

(3) IC7485


- 7485는 A3-A0와 B3-B0의 크기를 비교하는 회로
- A>B일 때 AGB0의 출력이 1, A<B일 때 ALB0의 출력이 1, A=B일 때 AEB0의 출력이 1이 된다.
- 확장 입력 AGBI, ALBI, AEBI는 LSB로 입력되며, 즉, 아랫단의 AGB0, ALB0, AEB0의 출력이 윗단의 AGBI, ALBI, AEBI의 입력이 된다. 맨 아랫단의 AGBI, ALBI는 0을 AEBI는 1을 입력한다.



3. 7485를 이용한 4비트 비교기

(3) IC7485

입력							출력		
A_3, B_3	A_2, B_2	A_1, B_1	A_0, B_0	AGBI	ALBI	AEBI	AGBO $A > B$	ALBO $A < B$	AEBO $A = B$
$A_3 > B_3$	X	X	X	X	X	X	1	0	0
$A_3 < B_3$	X	X	X	X	X	X	0	1	0
$A_3 = B_3$	$A_2 > B_2$	X	X	X	X	X	1	0	0
$A_3 = B_3$	$A_2 < B_2$	X	X	X	X	X	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 > B_1$	X	X	X	X	1	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 < B_1$	X	X	X	X	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 > B_0$	X	X	X	1	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 < B_0$	X	X	X	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	1	0	0	1	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	0	1	0	0	1	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	0	0	1	0	0	1
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	0	1	1	0	0	1
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	1	0	1	0	0	1
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	1	1	1	0	0	1
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	1	1	0	0	0	0
$A_3 = B_3$	$A_2 = B_2$	$A_1 = B_1$	$A_0 = B_0$	0	0	0	1	1	0



14

조합 논리 회로 응용

- 1. 산술 연산 및 논리 연산 장치
- 2. 디코더/인코더 응용
- 3. MUX/DEMUX 응용

1. 3× 8 Decoder를 이용한 전가산기 구현

- 진리표와 출력 함수식

X	Y	Z	S	C
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

합(SUM)


$$S = \sum(1, 2, 4, 7)$$

자리올림(Carry)

$$C = \sum(3, 5, 6, 7)$$


1. 3× 8 Decoder를 이용한 전가산기 구현

- 디코더를 이용한 전가산기 구현 (정논리)




1. 3× 8 Decoder를 이용한 전가산기 구현

- 74138(3 × 8 Decoder)를 이용한 전가산기 구현



2. 2× 4 Decoder를 이용한 메모리 선택 회로


- 74139(3 × 8 Decoder)를 이용한 메모리 선택 회로



Inputs			Outputs			
$\overline{E}$	A_0	A_1	$\overline{O}_0$	$\overline{O}_1$	$\overline{O}_2$	$\overline{O}_3$
H	X	X	H	H	H	H
L	L	L	L	H	H	H
L	H	L	H	L	H	H
L	L	H	H	H	L	H
L	H	H	H	H	H	L


2. 2× 4 Decoder를 이용한 메모리 선택 회로

- 74139(3 × 8 Decoder)를 이용한 메모리 선택 회로



3. Diode Matrix 회로

- 임의의 스위치 하나가 닫히면 다이오드를 통해 전류가 출력단으로 흘러 출력이 High 가 나타남



14

조합 논리 회로 응용

- 1. 산술 연산 및 논리 연산 장치
- 2. 디코더/인코더 응용
- 3. MUX/DEMUX 응용

1. 부울 함수의 MUX에 의한 구현

(1) $F(A,B,C) = \Sigma(1,3,5,6)$ 를 MUX로 구현 방법


- 선택선 $I_0 I_1 I_2 I_3$ 순으로 함수 실현표를 채움
- 입력 변수 A(또는 B, C 중 하나)를 선택하고 그 외 나머지 변수는 선택선으로 이용
- A를 기준으로 A=0인 항과 A=1인 항으로 나누고 최소항 번호를 채움
- 출력이 1인 최소항에 0표시를 함
 - 두 최소항 모두가 0표이면 MUX 입력값은 1
 - 두 최소항 모두가 0표가 없으면 MUX 입력값은 0
 - A항만 0표이면 MUX 입력값은 A
 - $\bar{A}$ 항만 0표이면 MUX 입력값은 $\bar{A}$
- 최종적으로 MUX의 입력과 선택 변수를 기입함

1. 부울 함수의 MUX에 의한 구현

(1) $F(A,B,C) = \Sigma(1,3,5,6)$ 를 MUX로 구현 방법

함수 실현표

	I_0	I_1	I_2	I_3
$\bar{A}$	0	①	2	③
A	4	⑤	⑥	7
	0	1	A	$\bar{A}$



1. 부울 함수의 MUX에 의한 구현

(2) MUX를 이용한 전가산기 구현


최소항	A_n	B_n	C_n	S_n	C_{n+1}
0	0	0	0	0	0
1	0	0	1	1	0
2	0	1	0	1	0
3	0	1	1	0	1
4	1	0	0	1	0
5	1	0	1	0	1
6	1	1	0	0	1
7	1	1	1	1	1

함수 실현표
(입력 변수는 C_n , 선택선은 A_n, B_n 으로 설계)

S_n	I_0	I_1	I_2	I_3	C_{n+1}	I_0	I_1	I_2	I_3
$\overline{C_n}$	0	②	④	6	$\overline{C_n}$	0	2	4	⑥
C_n	①	3	5	⑦	C_n	4	③	⑤	⑦
	C_n	$\overline{C_n}$	$\overline{C_n}$	C_n		0	C_n	C_n	1

1. 부울 함수의 MUX에 의한 구현

(2) MUX를 이용한 전가산기 구현




2. IC 74139 디코더를 이용한 1×4 DEMUX 설계

74139의 진리표



Inputs			Outputs			
$\bar{E}$	A_0	A_1	$\bar{O}_0$	$\bar{O}_1$	$\bar{O}_2$	$\bar{O}_3$
H	X	X	H	H	H	H
L	L	L	L	H	H	H
L	H	L	H	L	H	H
L	L	H	H	H	L	H
L	H	H	H	H	H	L

74139를 이용한 1X4 MUX 설계 진리표

입력(Data)	선택신호		출력			
	SEL1	SEL0	Y0	Y1	Y2	Y3
L	0	0	L	Hi-z	Hi-z	Hi-z
L	0	1	Hi-z	L	Hi-z	Hi-z
L	1	0	Hi-z	Hi-z	L	Hi-z
L	1	1	Hi-z	Hi-z	Hi-z	L



3. IC 74139 디코더를 이용한 1×4 DEMUX 설계




14

조합 논리 회로 응용


- 학습정리

● 7483 (4Bit 병렬 가산기)를 이용한 4Bit 가감산기

- TTL-7483 IC와 XOR Gate의 특성을 이용한 제어형 인버터를 사용하여 두 개의 2진수 A와 B의 가산과 감산을 수행할 수 있도록 한 가감산기



● 74138(3 × 8 Decoder)를 이용한 전가산기 구현



● 부울 함수의 MUX에 의한 구현

- 선택선 $I_0 I_1 I_2 I_3$ 순으로 함수 실현표를 채움
- 입력 변수 A(또는 B, C 중 하나)를 선택하고 그 외 나머지 변수는 선택선으로 이용
- A를 기준으로 $A=0$ 인 항과 $A=1$ 인 항으로 나누고 최소항 번호를 채움
- 출력이 1인 최소항에 0표시를 함
 - 두 최소항 모두가 0표이면 MUX 입력값은 1
 - 두 최소항 모두가 0표가 없으면 MUX 입력값은 0
 - A항만 0표이면 MUX 입력값은 A
 - $\bar{A}$ 항만 0표이면 MUX 입력값은 $\bar{A}$
- 최종적으로 MUX의 입력과 선택 변수를 기입함

● 74139의 응용

Inputs			Outputs			
$\bar{E}$	A_0	A_1	$\bar{O}_0$	$\bar{O}_1$	$\bar{O}_2$	$\bar{O}_3$
H	X	X	H	H	H	H
L	L	L	L	H	H	H
L	H	L	H	L	H	H
L	L	H	H	H	L	H
L	H	H	H	H	H	L

[디코더 동작시]

입력(Data)	선택신호		출력			
	SEL1	SEL0	Y0	Y1	Y2	Y3
L	0	0	L	Hi-z	Hi-z	Hi-z
L	0	1	Hi-z	L	Hi-z	Hi-z
L	1	0	Hi-z	Hi-z	L	Hi-z
L	1	1	Hi-z	Hi-z	Hi-z	L

[DEMUX 동작시]