

26

디지털공학개론

■ 프로그래머블 논리 장치

26

프로그래머블 논리 장치

1. PLD의 개요

2. PAL & PLA

3. 플래시 메모리

1. PLD(Programmable Logic Device) 개요


- 논리회로를 구현하기 위해서는 앞에서 본 바와 같이 각종 Gate들과 플립플롭등과 같은 IC 칩들이 사용됨
- 그런데 복잡한 기능을 수행하는 논리회로의 경우, 구현에 사용되는 칩의 수가 많아지고 그에 따라 공간도 차지할 뿐만 아니라 결함이 발생할 가능성도 높아지게 됨
- 그러한 문제점들을 완화시키기 위하여 다수의 Gate들로 이루어진 게이트 배열(Gate Array)을 하나의 IC 칩에 포함시키고 필요에 따라 서로 연결하여 회로를 구성할 수 있도록 하는 부품들이 개발됨

1. PLD(Programmable Logic Device) 개요


- 그러한 부품의 내부에 포함된 게이트 들은 입력 및 출력 선들이 서로 접속되지 않은 상태로 있으며, 필요에 따라 적절한 출력 선들을 서로 접속하여 회로를 완전히 구성하게 되는데 그러한 행위를 '프로그래밍'이라고 함
- 그와 같은 프로그래밍이 가능한 상태로 제조된 IC 칩을 PLD(Programmable Logic Device)라고 함

1. PLD(Programmable Logic Device) 개요


- ROM은 Decoder와 OR Gate의 조합으로 구성됨
- 이를 기반으로 PLD의 기본적인 개념을 이해하기 위해 디코더 부분을 AND 배열(AND array)이라 부르고 디코더 출력선들과 OR Gate들 및 그 입력선들이 서로 접속되고 있는 부분은 OR 배열(OR array)이라고 부름
- PLD는 필요해 의해 AND 배열과 OR 배열을 적절히 연결(Link)해 줌으로써 구현할 수 있음 (프로그래밍 단계)



1. PLD(Programmable Logic Device) 개요



PLD의 퓨즈링크




PLD의 개략도

2. PLD(Programmable Logic Device) 유형

(1) PROM (Programmable Read-Only Memory)


- 입력 신호들이 인가되는 AND 배열은 연결 상태가 고정되어 있으며, 출력을 발생하는 OR 배열은 퓨즈를 이용하여 프로그래밍 할 수 있도록 구성됨



2. PLD(Programmable Logic Device) 유형

(2) PAL (Programmable Array Logic)


- PROM과는 반대되는 구성으로 입력단의 AND 배열은 연결 상태들을 프로그래밍 할 수 있도록 구성되지만, 출력 단의 OR 배열은 고정되어 있음



2. PLD(Programmable Logic Device) 유형

(3) PLA (Programmable Logic Array)

- 가장 융통성이 높은 칩으로서, 입력단의 AND 배열 뿐 아니라 출력 단의 OR 배열의 연결 상태들도 모두 프로그래밍을 이용하여 결정할 수 있음



2. PLD(Programmable Logic Device) 유형

(4) PLE(Programmable Logic Element)

- AND 입력은 고정되고 OR 입력만을 프로그램 할 수 있는 PLD

(5) GAL(Generic Array Logic)

- GAL은 여러 가지 PLD 중 가장 최근에 개발된 소자다.
- PAL과 마찬가지로 프로그램이 가능한 AND 배열과 고정 OR 배열 및 출력논리로 구성되어 있으나 GAL은 다시 프로그램할 수 있고 또한 출력논리도 프로그램이 가능하다는 두 가지 점에서 PAL과 차이가 있다.

26


프로그래머블 논리 장치

1. PLD의 개요

2. PAL & PLA

3. 플래시 메모리

1. PAL (Programmable Array Logic)



세 개의 입력과 네 개의 출력을 가진 PAL 초기 구성도

1. PAL (Programmable Array Logic)

- 입력단의 AND 배열이 프로그래밍 가능한 상태로 있으며, 출력단의 OR 배열의 연결은 고정되어 있음
- 특이한 점은 PROM과 달리 AND 배열의 접속을 선택할 수 있기 때문에 부울 함수가 정규형으로 표현되지 않아도 된다는 것
- 즉, 입력 변수들 중의 일부를 포함하지 않아도 항은 구현될 수 있음
- 또한 하나의 출력이 또 다른 출력의 일부분이 될 때도 PAL 구성이 가능함


1. PAL (Programmable Array Logic)

$$X = AB + \overline{B} + C$$

$$Y = AB\overline{C} + C + \overline{A}\overline{B}$$

$$Z = \overline{C} + \overline{B} + X$$

PAL로 구현된 부울 함수



2. PLA (Programmable Logic Array)

- ROM과의 내부 구조는 다르나 ROM과 같은 기능을 가짐
- 특이한 점은 무정의 조건(Don't care)도 ROM의 한 Word에 대응하기 때문에 무정의 조건이 많은 경우 ROM에서는 많은 기억 공간이 낭비됨
- 예를 들어 12개의 입력 신호와 8 개의 출력 신호를 갖는 조합논리 회로는 $2^{12} \times 8$ ROM을 사용해야 하는데, 만약 입력 신호 중 96개만 사용된다면 4096개의 Word 중 나머지 4000 개는 낭비
- 이와 같은 단점을 제거한 것이 PLA, 또한 MOS의 스위칭 특성을 이용하여 셀의 크기가 작고 집적도가 크며 설계 변경과 검사가 용이함

2. PLA (Programmable Logic Array)

- ROM과의 주된 차이점은 입력 변수 전체를 Decoding하지 않으며, 모든 최소항을 만들지도 않음
- PLA에서 Decoder는 AND 게이트의 집합으로 구성되어 있고, PLA 내부의 AND 게이트와 OR 게이트는 초기에 모든 Link 들이 연결되어 있으며, 필요 없는 Link를 끊음으로써 곱의 합 형태로 실현됨


2. PLA (Programmable Logic Array)

(1) PLA 기본 구조

- m 개의 입력선과 n 개의 출력선, k 개의 곱의 항, n 개의 합의 항으로 구성되는 PLA는 k 개의 AND Gate, n 개의 OR Gate로 구성
- m 개의 정상 입력과 m 개의 보수 입력이 AND Gate의 입력에
 k 개의 AND Gate 출력은 n 개의 OR Gate 입력에 가해진다.
- 출력은 AND-OR Type과 AND-OR-Inverter Type가 있다.

2. PLA (Programmable Logic Array)

(1) PLA 기본 구조



2. PLA (Programmable Logic Array)

(1) PLA 기본 구조

- Mask-Programmable PLA
 - ✓ 사용자의 주문에 따라 제작자가 제조
 - ✓ 사용자는 PLA 프로그램표 제공
- Field-Programmable PLA
 - ✓ 현장 프로그램 가능 PLA
 - ✓ 제조자가 제공한 과정에 따라 사용자가 프로그래밍 가능

2. PLA (Programmable Logic Array)

(2) PLA에 의한 조합 논리의 실현

- Step 1. 진리치표를 이용하여 출력 함수식 작성

<진리치표>			<부울 함수식>	
<i>A</i>	<i>B</i>	<i>C</i>	<i>F</i> ₁	<i>F</i> ₂
0	0	0	0	0
0	0	1	0	0
0	1	0	0	0
0	1	1	0	1
1	0	0	1	0
1	0	1	1	1
1	1	0	0	0
1	1	1	1	1

$$F_1 = A\bar{B} + AC$$

$$F_2 = AC + BC$$

입력 변수 : 3
서로 다른 곱의 항 : 3
출력 변수 : 2

2. PLA (Programmable Logic Array)

(2) PLA에 의한 조합 논리의 실현

- Step 2. 함수식을 이용하여 PLA 프로그램표 작성

<PLA 프로그램 표>

곱 항	A	B	C	F_1	F_2
$A\bar{B}$	1	0	-	1	-
AC	1	-	1	1	1
BC	-	1	1	-	1
				T	T

2. PLA (Programmable Logic Array)

(2) PLA에 의한 조합 논리의 실현


- Step 2. 함수식을 이용하여 PLA 프로그램표 작성
 - ✓ 입력 변수는 곱의 항에서 정상 상태로 사용되면 1(AND Gate에 정상 연결), 부정 상태로 사용되면 0(AND Gate에 Inverter 연결), 사용되지 않으면 '-'로 표시
 - ✓ 출력 변수는 출력 함수가 주어진 좌측열의 곱의 항을 사용하면 1, 사용하지 않으면 '-'로 표시
 - ✓ 출력 변수 밑은 인버터를 사용하면 'C'(Complement), 사용하지 않으면 'T'(True)로 표시

2. PLA (Programmable Logic Array)

(2) PLA에 의한 조합 논리의 실현

- Step 3. PLA 구현

<조합 논리회로를 PLA로 실현한 블록도(1)>




2. PLA (Programmable Logic Array)

(2) PLA에 의한 조합 논리의 실현


- Step 3. PLA 구현

<PLA 내부 등가 AND-OR Gate 등가 회로>



3. GAL

- GAL(Generic Array Logic)은 반복적으로 프로그램이 가능한 AND 배열이 고정 OR 배열에 연결된 구조를 갖고 있기 때문에 PAL과 마찬가지로 어떠한 SOP 형태의 논리식도 구현할 수 있다.
- 반복적으로 프로그램이 가능한 배열은 행과 열로 된 도체의 격자로서 각 교차점은 PAL의 퓨즈와는 달리 **E²CMOS** 셀로 구성되어 있다.




GAL의 기본적인 E²CMOS 배열 구조

3. GAL

Example : GAL을 이용한 논리 함수의 표현

$$F = AB + \bar{A}B + \bar{A}\bar{B}$$



26

프로그래머블 논리 장치

1. PLD의 개요

2. PAL & PLA

3. 플래시 메모리

1. 플래시 메모리



- 플래시메모리(flash memory)는 블록 단위로 읽기 · 쓰기 · 지우기가 가능한 EEPROM의 한 종류
- 전원이 끊겨도 저장된 데이터를 보존하는 ROM의 장점과 정보의 입출력이 자유로운 RAM의 장점을 동시에 지닌 반도체 메모리
- 속도가 빠르며 전력소모가 적고, CD나 DVD처럼 드라이브를 장착해야 하는 번거로움이 없다.
- 2001년부터 USB 드라이브, thumb 드라이브라는 이름으로 소개되면서 주목을 받기 시작했으며, 이후 디지털 캠코더, 휴대폰, 디지털 카메라 등의 휴대용 디지털 기기에 사용되면서 그 사용량이 급격히 증가하기 시작했다.

1. 플래시 메모리

- 플래시메모리는 반도체 칩 내부의 전자회로 형태에 따라 NAND 플래시와 NOR 플래시로 나뉜다.
- NAND 플래시는 대용량화에 유리하고 쓰기 및 지우기 속도가 빠르다.
- NOR 플래시는 읽기 속도가 빠른 장점을 갖고 있다.

2. 플래시 메모리 셀의 구조


- 플래시메모리는 FGMOS(Floating Gate MOSFET)라는 특별한 구조의 MOSFET에 전하(electrical charge)를 축적하여 데이터를 기억한다.
- 플로팅게이트에 축적된 전하의 유무에 따라 0과 1의 데이터를 저장하며, 축적된 전하는 전원 공급이 없어도 2~10년 동안 전하를 저장할 수 있다.
- 플로팅게이트에 저장된 전자가 많으면 논리 0이 저장되고, 전자가 적거나 없을 경우에는 논리 1이 저장된다.




3. NAND 플래시와 NOR 플래시

(1) NAND 플래시의 구조와 특징

- 블록(block)은 스트링과 페이지로 구성된다.
- 페이지 단위로 읽기/쓰기 동작이 가능하다.



<셀 어레이>




3. NAND 플래시와 NOR 플래시


(2) NOR 플래시의 구조와 특징

- 메모리 셀에 비트선 접속부와 소스선 접속부가 존재하므로 NAND 플래시에 비해 저장 밀도가 낮다.

<스트링>



<셀 어레이>



3. NAND 플래시와 NOR 플래시

(2) NOR 플래시의 구조와 특징

- 워드라인(WL)과 비트라인(BL) 이외에 소스라인(source line, SL)이 있다.
- random access 방식으로 바이트 또는 워드 단위로 읽기/쓰기 동작이 가능하지만 덮어쓰기와 지우기 동작은 임의로 접근할 수 없다.

26


프로그래머블 논리 장치

- 학습 정리

● PLD(Programmable Logic Device) 유형

(1) PROM (Programmable Read-Only Memory)


- 입력 신호들이 인가되는 AND 배열은 연결 상태가 고정되어 있으며, 출력을 발생하는 OR 배열은 퓨즈를 이용하여 프로그래밍 할 수 있도록 구성됨



● PLD(Programmable Logic Device) 유형

(2) PAL (Programmable Array Logic)

- PROM과는 반대되는 구성으로 입력단의 AND 배열은 연결 상태들을 프로그래밍 할 수 있도록 구성되지만, 출력 단의 OR 배열은 고정되어 있음



● PLD(Programmable Logic Device) 유형

(3) PLA (Programmable Logic Array)

- 가장 융통성이 높은 칩으로서, 입력단의 AND 배열 뿐 아니라 출력 단의 OR 배열의 연결 상태들도 모두 프로그래밍을 이용하여 결정할 수 있음

