

15

디지털공학개론

■ 순서 논리 회로와 플립플롭

15

순서 논리 회로와 플립플롭

1. 순서 논리 회로의 개요
2. 기본적인 플립플롭(Latch)
3. RS 플립플롭

1. 순서 논리 회로란?

- 출력 신호가 입력 신호에 의해서만 결정되는 조합 논리회로 (Combinational Logic Circuit)에 기억 소자 (또는 지연 소자)가 추가되어, 특정 시간의 출력은 그 시간의 회로 내부에 기억된 현 상태의 내용과 입력에 의해 결정



기억소자는 순서 논리회로의 상태 (조합 논리회로의 현재 출력 상태)에 대한 정보를 기억하고 있으며, 입력 신호와 함께 동작하여 출력 신호를 결정

2. 순서 논리 회로의 분류

동기식

클럭 펄스가 가해질 때만 동작

클럭 펄스에 관계없이
입력 신호 변화 순서에 따라 동작

비동기식


15

순서 논리 회로와 플립플롭(Flip-Flop)



1. 순서 논리 회로의 개요
2. 기본적인 플립플롭(Latch)
3. RS 플립플롭

1. 플립플롭(flip-flop) / 래치(latch)

- 두 개의 안정된(bi-stable) 상태 중 하나를 가지는 1비트 기억소자
- 게이트로 구성되지만 조합논리회로와 달리 궤환(feed back)이 있다.
- 주로 NAND 게이트 또는 NOR 게이트를 사용
- 플립플롭은 클록 신호에 따라 입력을 샘플하여 출력에 저장하는 동기식 순차회로
- 래치회로는 근본적으로는 플립플롭과 유사한 기능을 수행
- 클럭에 상관없이 입력 변화에 출력이 변하는 비동기식 순차회로



2. NOR형 R-S 래치(latch)



NOR Gate 특성


A = 0일 때 출력은 B = 0이면 1이며, B = 1이면 0이 된다.
A = 1일 때 출력은 B에 관계 없이 0이다.

Input		Output
A	B	$\overline{A+B}$
0	0	1
0	1	0
1	0	0
1	1	0


Latch 해석시 주의사항

- ① 다음 상태도 반드시 $Q \leftrightarrow \bar{Q}$ 상태를 유지하여야만 한다.
- ② 다음 동작을 예측하기 위해 현재 상태는 임의의 논리값 (0 or 1)을 생각하여야 함


2. NOR형 R-S 래치(latch)




출력은 현재상태 유지



출력 : $Q=0$



출력 : $Q=1$




입력 금지 상태

Tip!

- ① $S=1, R=0$
이거나
 $S=0, R=1$
일 경우는 1이
입력되는 것부터
해석한 후 해당
출력이
Feedback 되는
상태로 이해하면
용이함
- ② Set 또는 Reset
의 의미는 출력
을 기준으로
1일 때 Set,
0일 때 Reset
으로 생각하면
됨

3. NAND형 R-S 래치(latch)




NAND Gate 특성

A = 0일 때 출력은 B에 관계 없이 0이다.


A = 1일 때 출력은 B = 0이면 1이며, B = 1이면 0이 된다.

Input		Output
A	B	$\overline{A \cdot B}$
0	0	1
0	1	1
1	0	1
1	1	0


3. NAND형 R-S 래치(latch)




입력 금지 상태



출력 : $Q=1$




출력 : $Q=0$



출력은 현재상태 유지

4. R-S 래치(latch) 기호와 진리치표




NOR형 R-S Lat

NAND형 R-S Latch

S	R	Q_{t+1}
0	0	Hold (현 상태 유지)
0	1	$Q = 0$ (Reset), $\bar{Q} = 1$
1	0	$Q = 1$ (Set), $\bar{Q} = 0$
1	1	금지 입력



R-S Latch 진리치표



R-S Latch의 타이밍도

5. R-S 래치(latch)의 응용 예

- 래치 : 기계적인 스위치에서 일어나는 접점(contact)의 바운싱(bouncing) 영향을 제거하는데 사용
- 바운싱 : 기계적인 스위치 내부에 존재하는 스프링의 탄성과 접점면의 불균일성 때문에 스위치를 개폐하는 경우 여러 번 붙었다가 떨어지는 현상




15

순서 논리 회로와 플립플롭

- 1. 순서 논리 회로의 개요
- 2. 기본적인 플립플롭(Latch)
- 3. RS 플립플롭


1. 동기식 플립플롭

- 기본 플립플롭의 회로에 게이트를 추가하여 플립플롭이 한 클록 펄스 발생 기간 동안에만 입력에 응답하도록 제작
- 입력 S와 R은 클록 펄스(clock pulse)가 0일 때 S와 R값에 관계없이 플립플롭의 출력 상태는 변하지 않음
- 즉 클록 펄스가 0일 경우 AND 게이트의 출력은 각각 0이므로 플립플롭의 출력은 무변화
- 클록 펄스가 1일 때는 S와 R 값이 플립플롭에 전달되어 S와 R값이 출력에 영향을 줌
- 다시 말하면 동기식 플립플롭은 클록 펄스가 들어올 때만 동작하도록 설계된 것




2. 동기식 R-S 플립플롭

<(동기식) RS-플립플롭 심볼>



CP	S	R	Q_{t+1}
↑	0	0	Hold (Q_t)
	0	1	$Q = 0$ (Reset)
	1	0	$Q = 1$ (Set)
	1	1	부정 (금지)

동기식 R-S 플립플롭의 진리치표




동기식 R-S 플립플롭의 타이밍도

3. 동기식 R-S 플립플롭의 특성 방정식과 상태도


- 클록형 R-S 플립플롭의 진리표

CP	S	R	$Q(t+1)$
1	0	0	$Q(t)$
1	0	1	0
1	1	0	1
1	1	1	(부정)



- S - R 플립플롭의 특성표와 특성 방정식

$Q(t)$	S	R	$Q(t+1)$
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	(부정)
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	(부정)



4. 에지 트리거 R-S 플립플롭

- 기본적으로 궤환(feedback)이 존재하는 회로이고 클록펄스가 1인 상태에서 모든 동작이 수행된다.
- 플립플롭의 동작시간보다도 클록펄스의 지속시간이 길게 되면 플립플롭은 여러 차례의 동작이 수행될 수 있기 때문에 예측치 못한 동작을 할 여지가 충분하다.
- 해결책: 에지 트리거(edge trigger)를 이용
- 클록형 플립플롭은 레벨 트리거로 동작
- 플립플롭의 내부 구조를 바꾸어 클록이 0에서 1로 변하거나 1에서 0으로 변할 때의 순간에만 입력을 받아들이는 플립플롭


참고1) 트리거 종류

- 레벨(level) 트리거
- 에지(edge) 트리거

참고2) 플립플롭과 래치


- 플립플롭 : 에지 트리거 사용
- 래치 : 레벨 트리거 혹은 클록을 사용하지 않는 것.
- 그러나 총괄해서 플립플롭으로 부르기도 한다.

4. 에지 트리거 R-S 플립플롭



상승 에지 트리거 S-R 플립플롭의 논리기호 및 진리표


S	R	CP	$Q(t+1)$
0	0	$\uparrow$	$Q(t)$
0	1	$\uparrow$	0
1	0	$\uparrow$	1
1	1	$\uparrow$	(부정)




하강 에지 트리거 S-R 플립플롭의 논리기호 및 진리표

S	R	CP	$Q(t+1)$
0	0	$\downarrow$	$Q(t)$
0	1	$\downarrow$	0
1	0	$\downarrow$	1
1	1	$\downarrow$	(부정)

4. 에지 트리거 R-S 플립플롭




5. 주종형 R-S 플립플롭



- $CP = 1$: 외부의 R과 S의 입력이 Master 플립플롭에 전달 Slave 플립플롭은 $CP = 0$ 이므로 동작하지 않음
- $CP = 0$: Slave 플립플롭이 동작하여 $Q = Y$, Master 플립플롭은 $CP = 0$ 이므로 동작하지 않음
- 레벨 트리거링(Race 현상)의 문제점을 해결하기 위한 Another Solution

5. 주종형 R-S 플립플롭



주종형 S-R 플립플롭의 파형도

15

순서 논리 회로와 플립플롭


- 학습 정리
- 예제 풀이

● 순서 논리 회로란?





기억소자는 순서 논리회로의 상태(조합 논리회로의 현재 출력 상태)에 대한 정보를 기억하고 있으며, 입력 신호와 함께 동작하여 출력 신호를 결정


● Latch




NOR 래치회로




NAND 래치회로



- 파형을 **NOR 게이트 S-R** 래치회로에 인가하였을 때, 출력 Q 의 파형을 그려 보아라. (단, Q 는 0으로 초기화되어 있으며, 게이트에서의 전파지연은 없는 것으로 가정한다.)




- 파형을 **NAND게이트 S-R** 래치회로에 인가하였을 때, 출력 Q 의 파형을 그려 보아라. (단, Q 는 0으로 초기화되어 있으며, 게이트에서의 전파지연은 없는 것으로 가정한다.)




● 동기식 R-S 플립플롭

<동기식 RS-플립플롭 심볼>




CP	S	R	Q_{t+1}
↑	0	0	Hold (Q_t)
	0	1	$Q = 0$ (Reset)
	1	0	$Q = 1$ (Set)
	1	1	부정 (금지)

동기식 R-S 플립플롭의 진리치표



동기식 R-S 플립플롭의 타이밍도

● 주종형 R-S 플립플롭



- 레벨 트리거링(Race 현상)의 문제점을 해결하기 위한
Another Solution