日曜研究室

技術的な観点から日常を綴ります

[xv6 #28] Chapter 2 – Traps, interrupts, and drivers – Code: Interrupts

テキストの37~39ページ

本文

マザーボード上のデバイスは、割り込みを生成することが出来、xv6はそれらの割り込みを制御するためにハードウェアをセットアップしなければならない。

デバイスのサポート無しでは、xv6は使い物にならないだろう。

ユーザはキーボードでタイプ出来ないし、ファイルシステムはディスクにデータを保管することが出来ないし、他にもたくさんの問題が起きる。

幸いにも、割り込みを追加したり、単純なデバイスをサポートする事は、難しくない。

今まで見てきたように、割り込みは、システムコールと例外のためのコードと同じもの流用することが出来る。

割り込みは、いつでもデバイスに生成され得るという事を除いて、システムコールに似ている。 マザーボード上には、デバイスに注意が必要なとき(例えばユーザがキーボードの文字をタイプした とき)にCPUへ信号を送るハードウェアがある。

我々は、デバイスに割り込みを生成させ、CPUが受け取る割り込みを整備するためにプログラムしなければならない。

タイマーデバイスとタイマー割り込みを見てみよう。

我々は、カーネルが時間の経過を認識出来るようにするため、カーネルが複数のプロセスの間で時分割出来るようにするため、タイマーハードウェアに1秒間に100回の割り込みを生成して欲しい。 1秒間に100回という選択は、プロセッサが割り込みの制御に忙殺されてない間、適正な対話パフォーマンスを可能にする。

x86プロセッサそれ自身のように、PCのマザーボードは進化してきた。

そして、提供される割り込みの方法も同じく進化してきた。

初期のボードは、単純なプログラム可能な割り込みコントローラ(PICと呼ばれる)を持っていた。

それを管理するためのコードをpicirg.cで見つけることが出来るだろう。

picirq.c(一応載せときます)

```
// Intel 8259A programmable interrupt controllers.
02
03
   #include "types.h"
   #include "x86.h"
04
   #include "traps.h"
05
06
07
   // I/O Addresses of the two programmable interrupt controllers
   08
09
10
   #define IRQ SLAVE 2 // IRQ at which slave connects to
11
   master
12
13
   // Current IRQ mask.
   // Initial IRQ mask has interrupt 2 enabled (for slave 8259A).
14
15
   static ushort irqmask = 0xFFFF & ~(1<<IRQ SLAVE);</pre>
16
17 static void
18 picsetmask (ushort mask)
19 {
20
    irqmask = mask;
21
    outb(IO PIC1+1, mask);
22
     outb(IO PIC2+1, mask >> 8);
23
24
25 void
26 picenable (int irq)
27
28
    picsetmask(irqmask & ~(1<<irq));</pre>
29
30
31
   // Initialize the 8259A interrupt controllers.
32 void
33 picinit (void)
34
35
     // mask all interrupts
     outb(IO PIC1+1, 0xFF);
36
     outb(IO PIC2+1, 0xFF);
37
38
39
     // Set up master (8259A-1)
40
41
     // ICW1: 0001q0hi
         g: 0 = edge triggering, 1 = level triggering
42
43
           h: 0 = cascaded PICs, 1 = master only
44
     //
          i: 0 = \text{no } ICW4, 1 = ICW4 required
45
     outb(IO PIC1, 0x11);
46
47
     // ICW2: Vector offset
     outb(IO PIC1+1, T_IRQ0);
48
49
50
     \ensuremath{//} ICW3: (master PIC) bit mask of IR lines connected to slaves
51
                (slave PIC) 3-bit # of slave's connection to master
52
     outb(IO_PIC1+1, 1<<IRQ_SLAVE);</pre>
53
     // ICW4: 000nbmap
54
         n: 1 = special fully nested mode
b: 1 = buffered mode
m: 0 = slave PIC, 1 = master PIC
55
     //
56
57
      //
```

```
(ignored when b is 0, as the master/slave role
           can be hardwired).
59
60
     //
         a: 1 = Automatic EOI mode
     //
61
         p: 0 = MCS-80/85 \mod 1 = intel x86 \mod e
62
     outb(IO PIC1+1, 0x3);
63
    // Set up slave (8259A-2)
64
    outb(IO PIC2, 0x11);
                                         // ICW1
65
    66
67
                                        // ICW3
68
     // NB Automatic EOI mode doesn't tend to work on the slave.
69
     // Linux source code says it's "to be investigated".
70
     outb(IO_PIC2+1, 0x3);
71
     // OCW3: 0ef01prs // ef: 0x = NOP, 10 = clear specific mask, 11 = set specific
72
73
   mask
74
          p: 0 = no polling, 1 = polling mode
    //
        rs: 0x = NOP, 10 = read IRR, 11 = read ISR
75
    outb(IO_PIC1, 0x68);
                                   // clear specific mask
76
                                    // read IRR by default
77
    outb(IO PIC1, 0x0a);
78
79
    outb(IO PIC2, 0x68);
                                    // ocw3
    outb(IO PIC2, 0x0a);
                                    // ocw3
80
81
82
     if(irqmask != 0xFFFF)
83
      picsetmask(irqmask);
84 }
```

マルチプロセッサPCボードの登場によって、新しい割り込みの制御方法が必要とされた。

なぜなら、どのCPUも割り込みを制御するための割り込みコントローラを必要とし、プロセッサに対するルーチン割り込みの為の手法が存在すべきだからである。

この方法は、2つの部分から成る。

1つは、I/Oシステム部分(IO APIC, ioapic.c)、もう1つは、それぞれのプロセッサにアタッチする部分(ローカルAPIC, lapic.c)である。

xv6は、マルチプロセッサ用のボードのためにデザインされ、そしてどのプロセッサも割り込みを受け取るためにプログラムされる。

ioapic.c

```
01 // The I/O APIC manages hardware interrupts for an SMP system.
02
   // http://www.intel.com/design/chipsets/datashts/29056601.pdf
   // See also picirq.c.
03
04
05
    #include "types.h"
    #include "defs.h"
06
07
    #include "traps.h"
08
    #define IOAPIC 0xFEC00000 // Default physical address of IO APIC
09
10
                         0x00 // Register index: ID
11
    #define REG ID
    #define REG_ID 0x00 // Register index: ID
#define REG_VER 0x01 // Register index: version
#define REG_TABLE 0x10 // Redirection table base
12
13
14
15
    // The redirection table starts at REG TABLE and uses
16
   // two registers to configure each interrupt.
17 // The first (low) register in a pair contains configuration bits.
18 // The second (high) register contains a bitmask telling which
```

```
19 // CPUs can serve that interrupt.
#define INT_DISABLED 0x00010000 // Interrupt disabled
#define INT_LEVEL 0x00008000 // Level-triggered (vs edge-)
#define INT_ACTIVELOW 0x00002000 // Active low (vs high)
23 #define INT LOGICAL 0x00000800 // Destination is CPU id (vs APIC
    ID)
24
25
    volatile struct ioapic *ioapic;
26
27
    // IO APIC MMIO structure: write reg, then read or write data.
28 struct ioapic {
29
     uint reg;
30
     uint pad[3];
31
      uint data;
32
    };
33
34 static uint
35 ioapicread(int reg)
36 {
37
      ioapic->reg = reg;
38
      return ioapic->data;
39 }
40
41 static void
42 ioapicwrite(int reg, uint data)
43 {
44
      ioapic->reg = reg;
45
      ioapic->data = data;
46 }
47
48 void
49 ioapicinit (void)
50 {
51
      int i, id, maxintr;
52
53
      if(!ismp)
54
        return;
55
56
      ioapic = (volatile struct ioapic*) IOAPIC;
57
      maxintr = (ioapicread(REG VER) >> 16) & 0xFF;
58
      id = ioapicread(REG ID) >> 24;
59
      if(id != ioapicid)
60
        cprintf("ioapicinit: id isn't equal to ioapicid; not a MP\n");
61
      // Mark all interrupts edge-triggered, active high, disabled,
62
     // and not routed to any CPUs.
63
      for(i = 0; i <= maxintr; i++) {</pre>
64
        ioapicwrite(REG TABLE+2*i, INT DISABLED | (T IRQ0 + i));
65
        ioapicwrite(REG_TABLE+2*i+1, 0);
66
67
68
    }
69
70 void
71
    ioapicenable (int irq, int cpunum)
72
73
     if(!ismp)
74
       return;
7.5
76
      // Mark interrupt edge-triggered, active high,
77
      // enabled, and routed to the given cpunum,
78
      // which happens to be that cpu's APIC ID.
79
      ioapicwrite(REG_TABLE+2*irq, T_IRQ0 + irq);
80
      ioapicwrite(REG TABLE+2*irq+1, cpunum << 24);</pre>
81
```

lapic.c

```
// The local APIC manages internal (non-I/O) interrupts.
     // See Chapter 8 & Appendix C of Intel processor manual volume 3.
002
003
004
     #include "types.h"
005 #include "defs.h"
006 #include "memlayout.h"
007 #include "traps.h"
008 #include "mmu.h"
009 #include "x86.h"
010
011 // Local APIC registers, divided by 4 for use as uint[] indices.
012 #define ID (0x0020/4) // ID 013 #define VER (0x0030/4) // Version
#define TPR (0x0080/4) // Task Priority

115 #define EOI (0x00B0/4) // EOI

116 #define SVR (0x00F0/4) // Spurious Interrupt Vector
017
      #define ENABLE 0x00000100 // Unit Enable
self.
       #define BUSY 0x00001000
#define FIXED 0x00000000
027
      #define BUSY
028
#define ICRHI (0x0310/4) // Interrupt Command [63:32]
030 #define TIMER (0x0320/4) // Local Vector Table 0 (TIMER)
031 #define X1 0x0000000B // divide counts by 1
032 #define PERIODIC 0x00020000 // Periodic
033 \#define PCINT (0x0340/4) // Performance Counter LVT
034 #define LINTO (0x0350/4) // Local Vector Table 1 (LINTO)
#define LINT1 (0x0360/4) // Local Vector Table 2 (LINT1) // Local Vector Table 3 (ERROR)
037
       #define MASKED 0x00010000 // Interrupt masked
038 #define TICR (0x0380/4) // Timer Initial Count
039 #define TCCR (0x0390/4) // Timer Current Count
040 #define TDCR (0x03E0/4) // Timer Divide Configuration
041
042 volatile uint *lapic; // Initialized in mp.c
043
044
     static void
045
     lapicw(int index, int value)
046
047
       lapic[index] = value;
048
       lapic[ID]; // wait for write to finish, by reading
049
050
     //PAGEBREAK!
051
052
     void
053
     lapicinit(int c)
054
055
       if(!lapic)
056
         return;
057
058
       // Enable local APIC; set spurious interrupt vector.
      lapicw(SVR, ENABLE | (T IRQ0 + IRQ SPURIOUS));
059
060
```

```
// The timer repeatedly counts down at bus frequency
062
      // from lapic[TICR] and then issues an interrupt.
063
      // If xv6 cared more about precise timekeeping,
      // TICR would be calibrated using an external time source.
064
065
      lapicw(TDCR, X1);
066
      lapicw(TIMER, PERIODIC | (T IRQ0 + IRQ TIMER));
067
      lapicw(TICR, 10000000);
068
069
      // Disable logical interrupt lines.
070
      lapicw(LINTO, MASKED);
071
      lapicw(LINT1, MASKED);
072
073
      // Disable performance counter overflow interrupts
074
       // on machines that provide that interrupt entry.
075
      if(((lapic[VER]>>16) & 0xFF) >= 4)
076
        lapicw(PCINT, MASKED);
077
078
      // Map error interrupt to IRQ ERROR.
      lapicw(ERROR, T IRQ0 + IRQ ERROR);
079
080
      // Clear error status register (requires back-to-back writes).
081
082
      lapicw(ESR, 0);
083
      lapicw(ESR, 0);
084
085
      // Ack any outstanding interrupts.
086
      lapicw(EOI, 0);
087
088
      // Send an Init Level De-Assert to synchronise arbitration ID's.
089
      lapicw(ICRHI, 0);
090
      lapicw(ICRLO, BCAST | INIT | LEVEL);
091
      while(lapic[ICRLO] & DELIVS)
092
093
      // Enable interrupts on the APIC (but not on the processor).
094
      lapicw(TPR, 0);
095
096
097
098
    int
099
    cpunum (void)
100
      // Cannot call cpu when interrupts are enabled:
101
102
      // result not guaranteed to last long enough to be used!
      // Would prefer to panic but even printing is chancy here:
103
      // almost everything, including cprintf and panic, calls cpu,
104
      // often indirectly through acquire and release.
105
106
      if(readeflags()&FL IF){
107
       static int n;
108
        if(n++==0)
          cprintf("cpu called from %x with interrupts enabled\n",
109
             __builtin_return address(0));
110
111
112
113
     if(lapic)
114
        return lapic[ID]>>24;
115
      return 0;
116 }
117
118 // Acknowledge interrupt.
    void
119
120 lapiceoi (void)
121 {
122
     if(lapic)
123
        lapicw(EOI, 0);
124 }
```

```
125
126 // Spin for a given number of microseconds.
127 // On real hardware would want to tune this dynamically.
128 void
129 microdelay(int us)
130 {
131
    }
132
133 #define IO RTC 0x70
134
135
    // Start additional processor running entry code at addr.
136
    // See Appendix B of MultiProcessor Specification.
137
    void
138
    lapicstartap (uchar apicid, uint addr)
139
140
      int i;
141
      ushort *wrv;
142
143
      // "The BSP must initialize CMOS shutdown code to OAH
      // and the warm reset vector (DWORD based at 40:67) to point at
144
145
      // the AP startup code prior to the [universal startup
    algorithm]."
146
      outb(IO RTC, 0xF); // offset 0xF is shutdown code
147
      outb(IO RTC+1, 0x0A);
      wrv = (ushort*) P2V((0x40 << 4 \mid 0x67)); // Warm reset vector
148
149
      wrv[0] = 0;
150
      wrv[1] = addr >> 4;
151
152
      // "Universal startup algorithm."
153
      // Send INIT (level-triggered) interrupt to reset other CPU.
154
      lapicw(ICRHI, apicid<<24);</pre>
155
      lapicw(ICRLO, INIT | LEVEL | ASSERT);
156
      microdelay(200);
157
      lapicw(ICRLO, INIT | LEVEL);
158
      microdelay(100); // should be 10ms, but too slow in Bochs!
159
160
      // Send startup IPI (twice!) to enter code.
161
      // Regular hardware is supposed to only accept a STARTUP
162
      // when it is in the halted state due to an INIT. So the second
163
      // should be ignored, but it is part of the official Intel
    algorithm.
164
      // Bochs complains about the second one. Too bad for Bochs.
165
      for(i = 0; i < 2; i++) {
166
        lapicw(ICRHI, apicid<<24);</pre>
        lapicw(ICRLO, STARTUP | (addr>>12));
167
168
        microdelay(200);
169
      }
170 }
```

ユニプロセッサ上でもちゃんと動くようにするために、xv6は、プログラム可能な割り込みコントローラ(PIC)をプログラムする。

(picirq.cのpicinit関数)

どのPICも最大で8個の割り込み(例えば複数のデバイス)を制御出来、そしてそれらをプロセッサの割り込みピンへ多重送信する。

8個以上のデバイスに対応するため、複数のPICはカスケード接続され、典型的なボードなら最低でも2つのPICを持つ。

inb命令とoutb命令を使うことで、xv6は、マスタにIRQ 0からIRQ 7を生成させるため、スレーブにIRQ 8からIRQ 15(原文では16になってる)を生成させるために、それらをプログラムする。 最初に、xv6はPICに全ての割り込みをマスクさせるためにプログラムする。

timer.cのコードで、タイマーを1にセットしPIC上のタイマー割り込みを有効にしている。

(timer.cのtimerinit関数)

今は、PICのプログラミングに関して詳細をいくつか省いている。

それらの詳細(PIC、IOAPIC、LAPIC)は、このテキストでは重要ではないが、興味を持った読者は それらのソースファイルで参照されているそれぞれのデバイスのマニュアルを調べる事ができる。

timer.c

```
01 // Intel 8253/8254/82C54 Programmable Interval Timer (PIT).
02
   // Only used on uniprocessors;
03
   // SMP machines use the local APIC timer.
04
    #include "types.h"
05
06 #include "defs.h"
07
    #include "traps.h"
    #include "x86.h"
08
09
10 #define IO TIMER1 0x040 // 8253 Timer #1
11
12
    // Frequency of all three count-down timers;
    // (TIMER FREQ/freq) is the appropriate count
13
    // to generate a frequency of freq Hz.
14
15
    #define TIMER_FREQ 1193182
#define TIMER_DIV(x) ((TIMER_FREQ+(x)/2)/(x))
16
17
18
#define TIMER_MODE (IO_TIMER1 + 3) // timer mode port define TIMER_SEL0 0x00 // select counter 0 define TIMER_RATEGEN 0x04 // mode 2, rate generator
   #define TIMER_16BIT 0x30 // r/w counter 16 bits, LSB first
22
23
24 void
25 timerinit (void)
26 {
27
    // Interrupt 100 times/sec.
28
    outb(TIMER MODE, TIMER SELO | TIMER RATEGEN | TIMER 16BIT);
    outb(IO_TIMER1, TIMER_DIV(100) % 256);
29
     outb(IO_TIMER1, TIMER_DIV(100) / 256);
      picenable(IRQ TIMER);
31
32 }
```

マルチプロセッサの場合、xv6は、それぞれのプロセッサ上でIOAPICとLAPICをプログラムしなければならない。

IO APICはテーブルを持ち、プロセッサはinb命令やoutb命令を使う代わりに、メモリマップドI/Oを通してそのテーブルのエントリをプログラムすることが出来る。

初期化中、xv6は、割り込み0をIRQ 0に対応付けるようプログラムする。(1以降も同様に)しかし、それら全てを無効化する。

特定のデバイスは、特有の割り込みを有効にし、その割り込みを担当すべきであるとプロセッサに伝える。

例えば、xv6はキーボード割り込みをプロセッサ0に送る。

(console.cのconsoleinit関数)

後で見るが、xv6はディスク割り込みをそのシステムで一番番号が大きいプロセッサに割り当てる。

console.cのconsoleinit関数

```
01
   void
02
   consoleinit (void)
03
     initlock(&cons.lock, "console");
04
     initlock(&input.lock, "input");
05
06
07
     devsw[CONSOLE].write = consolewrite;
0.8
     devsw[CONSOLE].read = consoleread;
09
     cons.locking = 1;
10
     picenable(IRO KBD);
11
12
     ioapicenable(IRQ KBD, 0);
13 }
```

タイマーチップはLAPICの中にあり、そのおかげでどのプロセッサも個別にタイマー割り込みを受け取ることが出来る。

xv6は、それをlapic.cのlapicinit関数でセットアップしている。

重要な行は、タイマーをプログラムしてる部分である。

(lapicw(TIMER, PERIODIC I (T_IRQ0 + IRQ_TIMER));の部分)

この行は、LAPICにIRQ_TIMERで割り込みを生成させる事を伝えている。

(traps.hに#define IRQ_TIMER 0とありIRQ 0にあたる)

lapicinitの最後の行(lapicw(TPR, 0);)は、ローカルプロセッサに割り込みを運ぶためにCPUのLAPIC上の割り込みを有効にする。

プロセッサは、eflagレジスタの中のIFフラグを通して、割り込みを受け取りたいかどうかを制御することが出来る。

cli命令は、IFをクリアする事によってそのプロセッサへの割り込みを無効化し、sti命令はそのプロセッサへの割り込みを有効化する。

xv6は、起動中は、メインCPUと他のプロセッサに対する割り込みをcli命令を使って無効化する。

(スペースの都合とその内容は今は重要じゃないのでソースは載せませんがそれぞれ、bootasm.S、 entryother.Sでcli命令が使われています。)

それぞれのプロセッサのスケジューラが、割り込みを有効にする。

(こちらもソースは載せませんが、proc.cのscheduler関数でsti命令が使われています。)

特定のコードの断片を割り込みされないよう制御するため、xv6はそれらのコードの断片の間、割り込みを無効化する。

(例えば、switchuvmを見よ)

(pushcli関数、popcli関数の中でそれぞれcli命令、sti命令が呼ばれます。)

vm.cのswitchuvm関数

```
01  // Switch TSS and h/w page table to correspond to process p.
02  void
03  switchuvm(struct proc *p)
04  {
05    pushcli();
    cpu->gdt[SEG_TSS] = SEG16(STS_T32A, &cpu->ts, sizeof(cpu->ts)-1,
```

```
0);
07
     cpu->gdt[SEG TSS].s = 0;
     cpu->ts.ss0 = SEG KDATA << 3;
09
     cpu->ts.esp0 = (uint)proc->kstack + KSTACKSIZE;
     ltr(SEG TSS << 3);</pre>
10
11
     if(p->pgdir == 0)
12
       panic("switchuvm: no pgdir");
13
     lcr3(v2p(p->pgdir)); // switch to new address space
14
     popcli();
15 }
```

タイマー割り込みは、ベクタ32(xv6がIRQ 0を制御するために選んだ)を通り、xv6はidtinit関数の中でセットアプする。

(idtinit関数は最終的にlidt命令を実行する)

ベクタ32とベクタ64(システムコール用)の違いは、ベクタ32はトラップゲートではなく割り込み ゲートであるという事だけである。

割り込みを受けたプロセッサが、現在の割り込みを制御している間に割り込みを受けないようにするために、割り込みゲートはIFフラグをクリアする。

ここからtrap関数に至るまで、割り込みは、システムコールや例外や、トラップフレームの構築と同じコードパスをたどる。

main.cのmpmain関数(idtinit関数を呼び出す部分)

タイマー割り込みで呼ばれたとき、trap関数は、2つの事だけを行う。

変数ticksのインクリメント。

wakeup関数の呼び出し。

第4章で見るが、後者は違うプロセスへ戻る割り込みを引き起こす。

trap.cのtrap関数のタイマー関連の処理の部分

```
01
   switch (tf->trapno) {
   case T IRQ0 + IRQ TIMER:
0.2
     if(cpu->id == 0){
03
0.4
       acquire(&tickslock);
05
       ticks++;
06
       wakeup(&ticks);
07
       release (&tickslock);
08
09
     lapiceoi();
10
     break;
```

感想

タイマー割り込みを例にした割り込みの説明といったところですかね。 タイマー割り込みもかなり重要なので、例というのはちょっと言い過ぎですね。

ベクタというのは、前々々回Code: Assembly trap handlersの節の最初に出てきた、xv6における割り込みの区別の為の概念ですね。

実際はただの関数の配列のようなものでした。

個別の節の理解度は少しづつ上がってきてる気がします。

それぞれの関連や全体の中でどこに位置するのかがピンと来るようになればもっと理解が深まるん じゃないかと思います。

カテゴリー: 技術 I タグ: xv6 I 投稿日: 2012/3/4 日曜日 [http://peta.okechan.net/blog/archives/1397] I