

Evoluția arhitecturilor calculatoarelor (2)

Author: Petre IORDANESCU, Date: January 2021

Categories: Software Design & Architectures

Copyright © și trademark™ RENware (REN-CONSULTING SOFT ACTIVITY SRL)


ARHITECTURA GENRALA A UNUI CALCULATOR

Un calculator general este format din urmatoarele elemente:

- Unitatea centrala de procesare (procesorul) numita **CPU** (Central Processing Unit), acronim încetățenit și care va folosit ca atare. Acest element este direct răspunzător de execuția operațiilor.
- Memoria centrala numita **MM** (Main Memory). Este non-persistentă¹ dar are viteza de acces² mare.
- Memoria secundara reprezentata de discuri și face parte din „setul” de dispozitive periferice. Este caracterizata de viteza de acces medie-mare (depinde tipul de discuri) și de faptul ca este persistenta.
- Doua dispozitive periferice esentiale, unul de introducere (tastatura) și unul de afișare (monitor) numite impreuna **CONSOLA**.

Articolul prezent (și în general aceasta serie de articole) se refera la arhitectura CPU. Prin „calculator” se face de fapt referire la CPU din rațiuni de ordin tehnic, mai exact pentru a putea fi înțeles și de non-specialiști în domeniu. Sa vedem așadar arhitectura generala a **CPU**, fara a avea absolut nici o pretenție de detalii tehnice și de alte componente interioare – scopul este de a înțelege, de ce și cum funcționează:

- IP reprezintă adresa de memorie de unde se va încărca o instrucțiune spre a fi executata; după încărcarea instrucțiunii, uzual acesta este incrementat și pregătit pentru urmatoarea instrucțiune;
- INSTRUCTION FETCH aduce o instrucțiune din memorie de la adresa din IP, o da către INSTRUCTION DECODER și incrementează IP;
- INSTRUCTION DECODER va decodifica instrucțiunea primita și va separa câmpurile acesteia: codul operației (OP-CODE) și adresele registrelor conținute în instrucțiune;
- ALU preia OP-CODE și adresele registrelor, aduce datele din registre din modulul GEN-REG (registrele generale), executa operația ceruta prin OP-CODE și transmite rezultatul către WR;
- PSW (Program Status Word) este un registru special unde sunt conținute informații despre starea masinii și ultimul rezultat **ALU** (de exemplu dacă rezultatul a fost zero, pozitiv sau negativ dacă a generat o depășire³, etc;
- WR va scrie acest rezultat inapoi în GEN-REG sau MM în functie de cerinta instrucțiunii;



ARHITECTURA MONOLIT

Asa cum au fost prezentate lucrurile, totul „pare” un monolit: exista o secventa stricta și precisa ca ordine în care se executa pașii pentru a finaliza o instrucțiune. Acesta se numeste „*ciclu instrucțiune*”. Durata lui depinde de tipul de instrucțiune executata și se măsoară în „cicluri de ceas masina”. Astfel, în schemele și implementările monolit, sau cu modulele prezentate funcționând în secventa (și nu independente), un ciclu instrucțiune este egal cu un ciclu de ceas. Și datorita faptului ca „traversarea” tuturor componentelor electronice de mai sus (asta sunt, nu? Sper ca ati realizat acest lucru...) necesita un timp strict mai mare ca zero (semnalul electric circula cu o viteza finita..., nu insist). Din acest motiv, ceasul fizic este imitat superior ca frecventa, limita fiind determinata de proiectanti iar depășirea ei (over-clocking) poate duce la rezultate imprezicibile (iar nu insist; dacă nu se înțelege de ce atunci trebuie să citești alte articole despre aceasta tema).

Si uite așa am ajuns într-un punct în care limitarea fizica nu poate fi depășită și trebuie să găsim alte metode de creștere a performanței.

Cea uzuala (în foarte multe alte domenii) este creșterea productivității, mai neaoș spus „dacă un om sapa un șanț într-o zi, atunci doi oameni îl termina în jumătate de zi”. Pentru a putea realiza acest lucru trebuie ca modulele din CPU să poată lucra independent între ele, la viteze diferite (relativ asincron). Realizarea acestor deziderate este posibila prin introducerea de registre între componente (cu rol de memorare a ultimului rezultat al fiecărei componente individuale). Astfel se va putea realiza o arhitectura de tip PIPELINE (sau banda de asamblare), arhitecturi ce vor fi studiate în următorul număr.

REFETINTE BIBLIOGRAFICE

- CS 61C. *Great Ideas in Computer Architecture. (Machine Structures). Lecture: Single-Cycle CPU. Datapath Design.* Guest Lecturer TA: Shreyas Chand. <https://inst.eecs.berkeley.edu/~cs61c/fa14/lec/27/2014Fa-CS61C-L27-sc-CPU-1up.pdf>
- Single Cycle CPU: <https://cseweb.ucsd.edu/~j2lau/cs141/week3.html>
- Single Cycle CPU: <https://cseweb.ucsd.edu/classes/wi13/cse141-b/slides/05-SingleCycleCPU.pdf>
- A single-cycle MIPS processor: <https://courses.cs.washington.edu/courses/cse378/09wi/lectures/lec08.pdf>
- MIPS Single-Cycle Processor Implementation: <https://www.d.umn.edu/~gshute/mips/single-cycle.html>

RECOMANDARI

Personal recomand, mai ales celor ce doresc să afle mai multe despre istoria și evoluția calculatoarelor și a arhitecturilor, citirea tuturor articolelor și materialelor referențiate în notele de subsol, ele fiind un material bibliografic inestimabil și care pune în evidență modul și evoluția gândirii oamenilor.

RENware team și Petre IORDANESCU, 2020

(mai multe articole găsiți pe: <http://www.renware.eu/articles>)

¹ Persistenta definește capacitatea unui dispozitiv de a păstra datele după oprirea tensiunii

² Prin acces se înțelege oricare din operațiile de citire sau scriere

³ Carry sau prescurtat CY

⁴ Instruction Cycle