

Лабораторная работа №2 «Комбинационная логика, моделирование задержек»

Обязательные к выполнению (макс. 6 баллов)				Опциональные к выполнению		
Задание 1	Задание 2	Задание 3	Задание 4	Задание 5*	Задание 6*	
2 балла	1 балл	2 балла	1 балл	2 балла	2 балла	

Задание 1.

- Согласно вашему варианту (1-30) и используя таблицу 1 постройте преобразователь кодов, из кода G в код L . При минимизации учитите избыточные наборы, оптимизируйте схему по количеству вентилей. Опишите преобразователь кодов на языке VHDL используя структурный метод описания схем, разрешено использовать двухвходовые вентили and2, nand2, or2, nor2, xor2 и инверторы.
- При помощи САПР Vivado произведите операцию синтеза, имплементации и генерации битстрима разработанного модуля. Проанализируйте полученную в результате синтеза схему при помощи schematic инструмента.
- При помощи Vivado Hardware Manager установите соединение с отладочной платой и загрузите в неё полученную (шаг 1.3) прошивку ПЛИС. Объясните полученные вами эмпирические результаты работы платы. Нарисуйте структурную схему разработанного аппаратного обеспечения. Покажите на этой схеме критический путь.

Задание 2

- При помощи языка описания аппаратуры VHDL разработайте тестбенч для верификации блока преобразователя кодов из задания 1. Тестбенч должен содержать все возможные входные комбинации кода G .
- При помощи САПР Vivado выполните симуляцию разработанного тестбенча. Проанализируйте полученные временные диаграммы.
- Создайте отчет о верификации, содержащий подтверждение корректности работы преобразователя кодов для всех входных комбинаций.

Задание 3.

- Расширьте описание базовых вентилей and2, nand2, or2, nor2, xor2, inv, добавив параметры задержек переключения при помощи конструкции generate. Разработайте модуль задержки распространения сигнала в межсоединениях.
- Используя модифицированные вентили с задержками, обновите описание преобразователя кодов из задания 1.
- При помощи разработанного тестбенча из задания 2 выполните симуляцию преобразователя кодов с учетом задержек элементов. Проанализируйте полученные временные диаграммы, объясните наблюдаемые явления, включая возможные гонки сигналов.

Задание 4

- Разработайте компаратор двух 3-разрядных чисел, считываемые при помощи переключателей (switch): $A > B, A = B, A < B$. Реализуйте каскадную структуру для возможности наращивания разрядности.
- Опишите компаратор на языке VHDL, используя иерархический структурный метод описания. Разрешено использовать только базовые логические элементы с двумя входами.
- Разработайте тестбенч, в котором A и B задаются в формате *unsigned int*. Выполните симуляцию преобразователя кодов с учетом задержек элементов. Проанализируйте полученные временные диаграммы, объясните наблюдаемые явления, включая возможные гонки сигналов.

- При помощи САПР Vivado произведите операцию синтеза, имплементации и генерации битстрима разработанного модуля. Проанализируйте полученную в результате синтеза схему при помощи schematic инструмента. Определите задержку сравнения для худшего случая.
- При помощи Vivado Hardware Manager установите соединение с отладочной платой и загрузите в неё полученную прошивку ПЛИС. Проверьте корректность работы компаратора для всех возможных пар чисел. Нарисуйте структурную схему разработанного аппаратного обеспечения с указанием путей распространения сигналов.

Задание 5

- Разработайте бистабильный элемент на основе двух инверторов, реализованный с использованием двух LUT1. Выведите состояние бистабильного элемента на светодиоды отладочной платы.
- При помощи САПР Vivado произведите операцию синтеза, имплементации и генерации битстрима разработанного модуля.
- При помощи Vivado Hardware Manager установите соединение с отладочной платой и загрузите в неё полученную прошивку ПЛИС. Выполните сбор статистики работы бистабильного элемента путём 10 последовательных перезагрузок платы. Объясните полученные результаты.

Задание 6

- Добавьте в разработанный ранее бистабильный элемент схему, позволяющую выполнять операции записи, сохранения и чтения состояния. Реализуйте управление через дополнительные входные сигналы.
- При помощи САПР Vivado произведите операцию синтеза, имплементации и генерации битстрима разработанного дизайна. Проанализируйте полученную в результате синтеза схему при помощи schematic инструмента.
- При помощи Vivado Hardware Manager установите соединение с отладочной платой и загрузите в неё полученную прошивку ПЛИС. Объясните полученные вами эмпирические результаты работы платы. Нарисуйте структурную схему разработанного аппаратного обеспечения.