



AND

	В	F
0	0	0
1	0	0
0	1	0
1	1	1
		9






Inputs		Output
Α	В	F
0	0	0
1	0	1
0	1	1
1	1	1



Inputs		Output
A	В	F
0	0	1
1	0	0
0	1	0
1	1	0

	A	В	F
<i>&gt;</i> ~	0	0	1
<i>/</i>	1	0	0
OR	0	1	0
	1	1	0



	Inputs		Output
j	Α	В	F
	0	0	0
	0	1	1
2	1	0	1
	1	1	0



**EXCLUSIVE NOR** 

Inputs		Output
Α	В	F
0	0	1
0	1	0
1	0	0
1	1	1

# IC – Introdução a Computação

**EXCLUSIVE OR** 



#### Latch SR

- Na aula passada vimos que o Latch SR é o elemento de memória mais simples que temos.
- Vimos que o Latch SR pode mudar de estada a qualquer momento.
- Vimos que ele não pode receber a entrada SR =11 pois isso acarreta em um problema no Latch.

O que podemos fazer para evitar que aconteça as entradas SR=11 no nosso Latch?

Vamos fazer uma modificação, adicionando uma entrada nova em nosso Latch SR. Se estamos falando de controle, estamos falando de?

#### CLOCK!!!

Vamos incluir um sinal C (Clock), que vai indicar quando o Latch SR modifica seu estado. Com isso as nossas entradas SR irão estabilizar. Evitando assim a condição indesejada (como SR=11).




Latch SR - Relembrando

Possui duas entradas, SET e RESET, que podem mudar os valores armazenados em Q e Q`.


## **Estados possíveis:**

- $\Box$  Estado SET: Q =1 e Q`= 0;
- $\Box$  Estado RESET Q = 0 e Q = 1;

#### Nosso circuito




## Símbolo Esquemático





#### LATCH SR



Estado Impossível ou indesejado

#### Resumindo:


- ☐ R=1, S=0 faz com que o Latch vá para o estado de RESET;
- ☐ R=0, S=1 faz com que o Latch vá para o estado de SET;
- ☐ R=0, S=0 faz com que o Latch não mude o seu estado;
- ☐ R=1, S=1 é uma situação proibida;




LATCH SR - Controlado

Para resolver o problema da entrada impossível SR 11, vamos utilizar um Latch SR controlado, ou seja, vamos adicionar uma nova entrada no nosso Latch.

#### **Nosso circuito**



## Símbolo Esquemático





LATCH SR - Controlado

de modo Pulsado

de modo fundamental.

O sinal C é o nosso sinal de controle, ou seja nosso Relógio.



Importância da frequência do Relógio: deve ser tal que permita que as entradas S e R atinjam a estabilidade.




LATCH SR - Controlado

## Tabela de transição de Estados:

	Entradas		F <sup>†</sup>	Comentários
С	S	R	Е	Comentários
0	1	-	Е	Latch Desabilitado
1	0	0	Е	Manutenção do Estado
1	0	1	0	Estado de Reset
1	1	0	1	Estado de SET
1	1	1	Impossível	Condição Evitada

## Diagrama de Transição de Estados:






LATCH SR – D (Transparente)

O Latch SR controlado ainda não resolve todos os nossos problemas em relação a uma entrada indesejada.

Qual seria a Solução então para que essa entrada indesejada nunca ocorra?


Ligamos um Inversor entre as entradas SR, garantindo assim que esse estado indesejado SR=11 não ocorra nunca!




Senac

LATCH SR – D (Transparente)

#### **Nosso circuito**



## Símbolo Esquemático






LATCH SR – D (Transparente)

## Tabela de Transição de estados:

Entra	adas	E⁺	Comentários
С	D		Comentarios
0	-	Е	Mantém o Estado
1	0	0	Estado de Reset
1	1	1	Estado de SET


## Diagrama de Transição de Estados:





LATCH SR – D (Transparente)


Diagrama de Temporização:



Senac

LATCH SR – D (Transparente)


Exercícios de Diagrama de Temporização:





LATCH SR – D (Transparente)


Exercicios de Diagrama de Temporização:



Q

# Senac


#### Flip-Flops



- > Latch:
  - Latch normais: Muda os valores armazenados toda vez que suas entradas mudam;
  - Latch controlado: Sensível a um nível de sinal de controle;
- > Flip-Flops: Sensível a uma borda de um sinal de controle;



Flip-Flops



#### Temos Problemas em utilizar apenas Latchs.


- As transições de estados dos Latchs ocorrem quando o pulso do relógio está em nível lógico alto.
- Situação imprevisível, pois o estado dos Latchs pode continuar mudando equanto o pulso do relógio permanecer no nível lógico Alto.



Flip-Flops

Vamos dar uma pausa e detalhar o que é clock.

Pulsos para que todos os controladores internos atuem no mesmo ritmo. Determina a velocidade com que o processamento será executado.



Frequência: Quantidade de pulsos por segundo, medida em Hertz (Hz)


- 1Hz = 1 pulso por segundo ou 1pps (GPS)
- 10Hz = 10 pulsos por segundo
- 1kHz = 1.000 pulsos por segundo
- 1mHz = 1milhão de pulsos por segundo



Flip-Flops

Clock então é a velocidade?


Não é só o clock, vai depender da sua arquitetura ... Vamos ver esse exemplo:






#### Flip-Flops

- Vamos utilizar um circuito que seja sensível a borda do sinal de Clock, a esse dispositivo chamamos de FLIP-FLOP.
- O Flip-Flop vai permanecer ativo por um intervalo de tempo muito pequeno.
- Entre transições sucessivas do mesmo tipo, o Flip-Flop mantém o último estado adquirido.
  - Transição de subida do relógio;
  - Transição de descida do relógio;






Flip-Flops – D Master-Slave




#### **Nosso circuito**




- Dois Latchs D em cascata
- Os Latchs estão funcionando de forma complementar
- Gatilhado na borda de descida do relógio.







Flip-Flops





# ATÉ A PRÓXIMA AULA!



## Bibliografia



TOCCI, R.; WIDMER, N.; MOSS, G. Sistemas Digitais – Princípios e Aplicações. [S.I.]: Pearson Education Limited, 2011.

FEDELI, Ricardo Daniel. Introdução à ciência da computação / Ricardo Daniel Fedeli, Erico Giulio Franco Polloni, Fernando Eduardo Peres. – 2. ed. – São Paulo: Cengage Learning, 2011.

TANENBAUM, Andrew S.. Organização Estruturada de Computadores. 6º Edição. São Paulo, Pearson Prentice Hall, 2013.

