
jUVENTUS TECHNIKERSCHULE  Zürich

SemesterARBEIT FPGA / VHDL programmieren einer uhr



# Inhaltsverzeichnis

[Inhaltsverzeichnis 1](#_Toc536123153)

[Revisionsverzeichnis 2](#_Toc536123154)

[Abbildungsverzeichnis 2](#_Toc536123155)

[Quellenverzeichnis 2](#_Toc536123156)

[Aufgabenstellung 3](#_Toc536123157)

[Analyse der Aufgabe 4](#_Toc536123158)

[Definition der Architektur 5](#_Toc536123159)

[Der erste Entwurf 5](#_Toc536123160)

[Semesterarbeit\_FPGA\_VHDL 5](#_Toc536123161)

[Zustand 1 [show\_clock] 5](#_Toc536123162)

[Zustand 2 [set\_time] 5](#_Toc536123163)

[VGA\_SYNC 6](#_Toc536123164)

[PLL 6](#_Toc536123165)

[Entwurf und Realisierung 7](#_Toc536123166)

[Signallaufpfad 7](#_Toc536123167)

[Show\_clock 8](#_Toc536123168)

[Set\_time 9](#_Toc536123169)

[RTL Simulation 10](#_Toc536123170)

[Timing Analyse 12](#_Toc536123171)

[State Machine Diagramm 14](#_Toc536123172)

[RTL Netz 15](#_Toc536123173)

[Test 21](#_Toc536123174)

[Genauigkeit der Uhr 21](#_Toc536123175)

[Einstellen der Uhr 21](#_Toc536123176)

[Bedienungsanleitung 22](#_Toc536123177)

[Reset Switch 23](#_Toc536123178)

[Set Time Switch 23](#_Toc536123179)

[Counter Up Button 23](#_Toc536123180)

[Confirm Button 23](#_Toc536123181)

[Index LEDs 23](#_Toc536123182)

[Sekunden LED 23](#_Toc536123183)

[Show Clock LED 23](#_Toc536123184)

[Set Time LED 23](#_Toc536123185)

[Technisches Fazit 24](#_Toc536123186)

[Persönliche Reflexion 25](#_Toc536123187)

# Revisionsverzeichnis

|  |  |  |  |
| --- | --- | --- | --- |
| Revision no. | Date | Change note | Changed by |
| 1.0 | 19.12.2018 | Initial release | n/a |
|  |  |  |  |

# Abbildungsverzeichnis

[Abbildung 1 Aufgabenstellung 3](#_Toc536124018)

[Abbildung 2 Der erste Entwurf 5](#_Toc536124019)

[Abbildung 3 Signallaufpfad der Uhr 7](file:///C:\Users\frase\Google%20Drive\Juventus_Technikerschule\4.Semester_ED\FPGA_VHDL\Semesterarbeit\Dokumentation\Semesterarbeit_FPGA_VHDL.docx#_Toc536124020)

[Abbildung 4 Ansteuerung der 7-Segment Anzeige 7](file:///C:\Users\frase\Google%20Drive\Juventus_Technikerschule\4.Semester_ED\FPGA_VHDL\Semesterarbeit\Dokumentation\Semesterarbeit_FPGA_VHDL.docx#_Toc536124021)

[Abbildung 5 Simulation mit ModelSim 10](file:///C:\Users\frase\Google%20Drive\Juventus_Technikerschule\4.Semester_ED\FPGA_VHDL\Semesterarbeit\Dokumentation\Semesterarbeit_FPGA_VHDL.docx#_Toc536124022)

[Abbildung 6 Stimuli des Testbenches 11](file:///C:\Users\frase\Google%20Drive\Juventus_Technikerschule\4.Semester_ED\FPGA_VHDL\Semesterarbeit\Dokumentation\Semesterarbeit_FPGA_VHDL.docx#_Toc536124023)

[Abbildung 7 F\_max bei 85°C 12](#_Toc536124024)

[Abbildung 8 F\_max bei 0°C 12](#_Toc536124025)

[Abbildung 9 Slack Time Diagramm 13](file:///C:\Users\frase\Google%20Drive\Juventus_Technikerschule\4.Semester_ED\FPGA_VHDL\Semesterarbeit\Dokumentation\Semesterarbeit_FPGA_VHDL.docx#_Toc536124026)

[Abbildung 10 Statemachine Diagramm 14](file:///C:\Users\frase\Google%20Drive\Juventus_Technikerschule\4.Semester_ED\FPGA_VHDL\Semesterarbeit\Dokumentation\Semesterarbeit_FPGA_VHDL.docx#_Toc536124027)

[Abbildung 11 RTL Netz Seite 1 15](file:///C:\Users\frase\Google%20Drive\Juventus_Technikerschule\4.Semester_ED\FPGA_VHDL\Semesterarbeit\Dokumentation\Semesterarbeit_FPGA_VHDL.docx#_Toc536124028)

[Abbildung 12 RTL Netz Seite 2 16](file:///C:\Users\frase\Google%20Drive\Juventus_Technikerschule\4.Semester_ED\FPGA_VHDL\Semesterarbeit\Dokumentation\Semesterarbeit_FPGA_VHDL.docx#_Toc536124029)

[Abbildung 13 RTL Netz Seite 3 17](file:///C:\Users\frase\Google%20Drive\Juventus_Technikerschule\4.Semester_ED\FPGA_VHDL\Semesterarbeit\Dokumentation\Semesterarbeit_FPGA_VHDL.docx#_Toc536124030)

[Abbildung 14 RTL Netz Seite 4 18](file:///C:\Users\frase\Google%20Drive\Juventus_Technikerschule\4.Semester_ED\FPGA_VHDL\Semesterarbeit\Dokumentation\Semesterarbeit_FPGA_VHDL.docx#_Toc536124031)

[Abbildung 15 RTL Netz Seite 5 19](file:///C:\Users\frase\Google%20Drive\Juventus_Technikerschule\4.Semester_ED\FPGA_VHDL\Semesterarbeit\Dokumentation\Semesterarbeit_FPGA_VHDL.docx#_Toc536124032)

[Abbildung 16 RTL Netz Seite 7 20](file:///C:\Users\frase\Google%20Drive\Juventus_Technikerschule\4.Semester_ED\FPGA_VHDL\Semesterarbeit\Dokumentation\Semesterarbeit_FPGA_VHDL.docx#_Toc536124033)

[Abbildung 17 RTL Netz Seite 6 20](file:///C:\Users\frase\Google%20Drive\Juventus_Technikerschule\4.Semester_ED\FPGA_VHDL\Semesterarbeit\Dokumentation\Semesterarbeit_FPGA_VHDL.docx#_Toc536124034)

[Abbildung 18 Übersicht der Bedienung 22](file:///C:\Users\frase\Google%20Drive\Juventus_Technikerschule\4.Semester_ED\FPGA_VHDL\Semesterarbeit\Dokumentation\Semesterarbeit_FPGA_VHDL.docx#_Toc536124035)

# Quellenverzeichnis

* Skript Digitaltechnik FPGA/VHDL von Beat Käppeli
* VGA Quellcode: <https://www.youtube.com/watch?v=WK5FT5RD1sU&list=PLtKY2cby05DdwRI4D3Lq3_WfcqvekikSP&index=4&t=0s>
* https://www.nandland.com/

# Aufgabenstellung



Abbildung Aufgabenstellung

## Analyse der Aufgabe

Um die Arbeit möglichst effizient zu gestalten, ist es nötig die Aufgabe zu analysieren.

Der Umfang der Arbeit umfasst im Wesentlichen fünf Punkte:

* Definition der Architektur
* Entwurf und Realisierung der ausgewählten Variante
* Simulation und Timing Analyse
* Dokumentation verfassen
* Testen der Schaltung und schreiben des Laborberichts

Das Ziel ist es, mittels des Terasic DE0 Evaluation Boards eine digitale Uhr zu programmieren.

Sie soll folgende Funktionen besitzen:

* Anzeige der Stunden und Minuten auf der 7-Segment Anzeige
* Die Ziffern für Stunden und Minuten sollen einzeln eingestellt werden können.
  + Dies soll über die Pushbuttons geschehen.

Optional soll die Uhrzeit ebenfalls über die vorhandene VGA Schnittstelle ausgegeben werden. Entweder im analogen oder im digitalen Design.

# Definition der Architektur

Die Architektur der Hardware-Beschreibung besteht aus einer Zustandsmaschine, welche 2 Zustände besitzt. Hier folgt nur eine kurze Beschreibung des Aufbaus der Architektur. Auf die einzelnen Zustände wird im Folgenden Kapitel genauer eingegangen.

## Der erste Entwurf



Abbildung Der erste Entwurf

## Semesterarbeit\_FPGA\_VHDL

Dies ist das „Top Level“ VHDL File.

### Zustand 1 [show\_clock]

Dies ist der initiale Zustand, nach programmieren des Boards. Die Uhr startet mit einem Wert von 00:00:00 und fängt direkt von null an zu zählen.

### Zustand 2 [set\_time]

Dieser Zustand wird erreicht, indem man den Schiebeschalter (set\_switch) nach oben schiebt und das Signal somit auf „high“ gesetzt wird. Nun hält die Uhr an und man kann die Uhr einstellen.

Zuerst wird die erste Ziffer der Stunden eingestellt und mit der „confirm“ Taste bestätigt. Danach kann man die zweite Ziffer der Stunden einstellen und wiederum bestätigen. Dasselbe gilt auch für die Minuten.

### VGA\_SYNC

In der Komponente VGA\_SYNC befindet sich das ganze Timing sowie auch die Bildinformation für den VGA Ausgang. Die Komponente ist ebenfalls mit dem Top LeveL Design File verbunden.

### PLL

Ein PLL ist ein sogenannter Phase Locked Loop. Er erlaubt es eine Eingangsfrequenz in eine höhere oder tiefere Ausgangsfrequenz umzuwandeln. Da die benötigte Pixel\_Clk Frequenz je nach Bildschirm unterschiedlich ist, ist der PLL hier sehr hilfreich. Er wurde als Komponente in das Top Level Design File eingebunden.

# Entwurf und Realisierung

## Ein Bild, das Screenshot enthält. Automatisch generierte BeschreibungSignallaufpfad

Abbildung Signallaufpfad der Uhr



Abbildung Ansteuerung der 7-Segment Anzeige

## Show\_clock

Die Uhr besteht aus folgenden Signalen:

* sec\_0\_ena
* sec\_1\_ena
* min\_0\_ena
* min\_1\_ena
* hr\_0\_ena
* hr\_1\_ena
* evening\_ena

Jedes dieser Signale steuert seinen eigenen Zähler. Diese lauten:

* counter\_sec\_0 (Ziffer 0, zählt von 0-9)
* counter\_sec\_1 (Ziffer 1, zählt von 0-5)
* counter\_min\_0 (Ziffer 2, zählt von 0-9)
* counter\_min\_1 (Ziffer 3, zählt von 0-5)
* counter\_hr\_0 (Ziffer 4, zählt von 0-3 oder von 0-9, abhängig ob es tagsüber oder abends ist)
* counter\_hr\_1 (Ziffer 5, zählt von 0-2)

Um den 50 MHz Clock (50 Millionen Perioden pro Sekunde) auf eine Frequenz von 1 Hz runter zu bringen ist es nötig einen Zähler zu kreieren, welcher auf 50 Millionen zählt und bei Erreichen dieser Zahl ein enable (sec\_0\_ena) Signal auf „high“ setzt. Sobald dieses Signal auf „high“ ist wird der counter\_sec\_0 um eins erhöht. Das gleiche gilt für alle anderen enable Signale.

Das evening\_ena Signal steuert das Zähllimit von counter\_hr\_0, da dieser Stundenzähler je nachdem ob es abends oder tagsüber ist unterschiedlich hoch zählen muss. Tagsüber muss der Zähler von 0-9 zählen zum Beispiel wenn es 07:00 Uhr bzw. 17:00 Uhr ist. Wenn es hingegen abends ist (ab 20.00 Uhr) darf der Zähler nur bis 3 zählen, damit die Uhr nicht eine unrealistische Uhrzeit wie zum Beispiel 27:00 Uhr anzeigt. Das heisst das Signal evening\_ena wird bei einem counter\_hr\_1 stand von 2 auf „high“ gesetzt.

Sobald die Uhr 23:59:59 +1 Sekunde anzeigt, werden alle Zähler wieder auf null gesetzt.

## Set\_time

Die Uhr wird mit Hilfe eines Set Switches und zwei Pushbuttons eingestellt. Sobald der Set Switch nach oben geschoben wird befindet man sich im Zustand set\_clock, in welchem die Uhr eingestellt wird.

Zuerst wird die erste Ziffer der Uhr eingestellt, also der counter\_hr\_1. Drückt man nun den Pushbutton 1(counter\_up) und lässt ihn wieder los wird der Zähler um eins erhöht. Dies wird so oft wiederholt, bis die gewünschte Anzeige erreicht ist. Nun wird mittels Pushbutton 0 (confirm) die Ziffer bestätigt und es kann dies nächste eingestellt werden.

Zur Orientierung werden ebenfalls noch vier LEDs (nr. 6-9) beleuchtet, je nachdem bei welcher Ziffer man sich gerade befindet.

Sind alle Ziffern korrekt eingestellt kann man den Set Switch wieder nach unten schieben und die Uhr läuft ab der eingestellten Uhrzeit weiter.

# RTL Simulation

Bei der Register Transfer Level Simulation wird nur die Funktionsweise der Schaltung simuliert.   
Um diese Simulation durchzuführen ist es nötig einen «Testbench» zu erstellen.  
Dieser bindet das komplette Design als eine Komponente ein.

Um nun das gewünschte Verhalten der Schaltung zu beschreiben ist es nötig die Stimuli zu ergänzen.  
In ihr wird das logische Verhalten der Schaltung beschrieben.

Zuerst wird ein «Reset» ausgeführt, damit alle Signale einen bestimmten Zustand haben.  
Danach werden alle anderen Signale vorgegeben. Zum Beispiel simuliert man, dass man den «set\_switch» auf logisch eins setzt. Danach wird in den Signal Verläufen analysiert ob das gewünschte verhalten eintrifft (Zustand muss sich ändern).




Abbildung Simulation mit ModelSim

Ein Bild, das Screenshot enthält.

Automatisch generierte Beschreibung

Abbildung Stimuli des Testbenches

# Timing Analyse

Die Timing Analyse ermittelt die Delays (Verzögerungen) der logischen Schaltung.  
Sie sollte durchgeführt werden, um die maximale Frequenz des Designs zu bestimmen und mögliche Fehler bzw. Timing Probleme aufzudecken.

Das folgende Bild zeigt die maximale mögliche Frequenz bei einer Versorgungsspannung von 1.2V und bei 85°C.

Ein Bild, das Screenshot enthält.

Automatisch generierte Beschreibung

Abbildung F\_max bei 85°C

Die maximale Frequenz bei 1.2V und 0°C liegt bei 124.33 MHz für die g\_clk gesteuerten Signale und 166.89 MHz für die PLL getriebenen Signale, also alle VGA Signale.

Ein Bild, das Screenshot enthält.

Automatisch generierte Beschreibung

Abbildung F\_max bei 0°C

Die Maximalfrequenz ist bei 0°C höher, da die internen MOSFET Transistoren eine höhere Verstärkung besitzen und dadurch schneller schalten. Dies führt zu schnelleren Frequenzen.

Ein Bild, das Screenshot, drinnen enthält.

Automatisch generierte Beschreibung

Abbildung Slack Time Diagramm

Im oberen Bild im grünen Bereich sieht man die Zeit, welche für die Signale noch zur Verfügung stünde bis zur nächsten Clock Flanke. Dies ist die sogenannte Slack-Zeit. In diesem Fall wären noch 11.377 ns Zeit.

# State Machine Diagramm

Das State Machine Diagramm zeigt den Aufbau der beschriebenen Maschine und wird direkt aus der Quartus IDE erzeugt.

  
Leider zeigt das erstellte Diagramm nicht den Input des set\_switches an. Dieser steuert den Zustand und bestimmt welcher gerade aktiv ist.

Abbildung Statemachine Diagramm

# RTL Netz

Das RTL Netz zeigt den Schematischen Aufbau der beschriebenen Schaltung.

Leider sind die Schemas etwas ungleichmässig gross, was es  
schwierig macht das ganze schön auf einem A4 Blatt darzustellen.

Ein Bild, das Screenshot enthält.

Automatisch generierte Beschreibung

Abbildung RTL Netz Seite 1

Ein Bild, das Text, Karte enthält.

Automatisch generierte BeschreibungEin Bild, das Text, Karte enthält.

Automatisch generierte Beschreibung

Abbildung RTL Netz Seite 2

Abbildung RTL Netz Seite 3

Ein Bild, das Text, Karte enthält.

Automatisch generierte Beschreibung

Abbildung RTL Netz Seite 4

Ein Bild, das Text, Karte enthält.

Automatisch generierte BeschreibungEin Bild, das Text, Karte enthält.

Automatisch generierte BeschreibungEin Bild, das Text, Karte enthält.

Automatisch generierte Beschreibung

Abbildung RTL Netz Seite 5

Abbildung RTL Netz Seite 7

Abbildung RTL Netz Seite 6

# Test

Die Uhr wurde in zwei verschiedenen Schritten getestet.

## Genauigkeit der Uhr


Da die Uhr durch die Normal -/Winterzeit Umstellung jedes halbe Jahr neu gestellt werden muss, habe ich mir keine grösseren Gedanken darüber gemacht, wie genau die Uhr läuft.

Jedoch liess ich die Uhr über zwei Tage zu einer bestimmten Uhrzeit laufen und hielt sie danach wieder an. Es gab keine merkbare Differenz zu meiner Referenz Zeit.

## Einstellen der Uhr

Man kann jede beliebige Uhrzeit im 24 Stunden Format darstellen und es kann kein illegaler Zustand erreicht werden (z.B. 26:00 Uhr).

# Bedienungsanleitung



Index 4 LED

Index 3 LED

Index 2 LED

Index 1 LED

Sekunden LED

Show Clock LED

Set Time LED

Confirm Button

Counter Up Button

Set Time Switch

Reset Switch

Abbildung Übersicht der Bedienung

## Reset Switch

Durch einen Schaltzyklus (hoch -und runter schieben) wird die Uhr wieder auf null gesetzt.

## Set Time Switch

Wird der Schalter nach oben geschoben, kann man die Uhr einstellen. Ist die gewünschte Uhrzeit eingestellt, so muss der Schalter wieder nach unten geschoben werden und die Uhr läuft weiter.

## Counter Up Button

Befindet sich die Uhr im Einstellzustand, so wird mit diesem Knopf die jeweilige Ziffer um eins erhöht.

## Confirm Button

Ist die gwünschte Ziffer auf der 7-Segment Anzeige eingestellt, so wird nach betätigen des Confirm Buttons die nächste Ziffer eingestellt.

## Index LEDs

Je nachdem, welche Ziffer gerade eingestellt wird, leuchtet die entsprechende LED. Wenn zum Beispiel die erste Ziffer eingestellt wird, so leuchtet die Index 1 LED.

## Sekunden LED

Diese LED blinkt im Sekundentakt.

## Show Clock LED

Diese LED leuchtet, wenn man sich im Zustand Show Clock befindet, also im Normalbetrieb.

## Set Time LED

Diese LED leuchtet, wenn man sich im Zustand Set Time befindet.

# Technisches Fazit

Begonnen habe ich mit einem einfachen Sekundenzähler. Darauf habe ich anschliessend alles aufgebaut. Da ich nicht zwei 7-Segment Anzeigen mit einem Zähler ansteuern konnte (zumindest nicht ohne grössere Umstände) entschied ich mich dafür, 6 verschieden Zähler zu kreieren.

Ein gravierender und sehr zeitintensiver Fehler schlich sich in meinen Code ein.   
Anstatt if (xy = 1) schrieb ich ausversehen if (xy <= 1). Das hiess in meinem Fall, dass die Bedingung immer erfüllt war, was natürlich nicht der Sinn der Verzweigung war. Da der Quartus Compiler dies logischerweise nicht als Fehler sah, verbrachte ich eine Weile mit der Fehlersuche und verhalf meinem Dozenten zu einem weiteren Eintrag in seinem Skript.

Als die Uhr lief, kam die nächste Hürde; das Einstellen der Uhr. Dies realisierte ich, indem ich mein bestehendes Design in eine Zustandsmaschine implementierte.

Nun kam das Problem, dass beim Drücken von counter\_up, die jeweilige Ziffer irgendeinen Wert annahm. Dies geschah, weil während des Tastendrucks alle 20 Nanosekunden (50 MHz) der jeweilige Wert um eins erhöht wurde.   
Zur Lösung dieses Problems verhalf mir mein Dozent. Er empfahl mir ein Hilfssignal „einzubauen“, welches verhindert, dass genau das passiert.

Eine Uhr zu programmieren hört sich anfangs relativ einfach an. Hat man aber einmal damit begonnen, stellt man schnell fest, dass sich doch einige Stolpersteine auf dem Weg zum Ziel befinden.

# Persönliche Reflexion

Der Kurs FPGA / VHDL brachte mir viele neue Erkenntnisse. Zu Anfangs wusste ich noch nicht einmal, um was es sich dabei handelt. Heute kann ich sagen, dass es mir möglich ist einfachere Schaltungen mittels FPGA Evaluation Board und Quartus IDE zu programmieren beziehungsweise zu beschreiben.

Die erste Hürde im Fach FPGA / VHDL war es, zu verstehen das es sich bei VHDL nicht um eine Programmiersprache handelt, in der sequentiell Befehle abgehandelt werden, sondern um eine Hardwarebeschreibungs-Sprache. Hat man dies einmal begriffen, wird alles nachfolgende logischerweise viel einfacher.

Ebenfalls finde ich es genial und sehr hilfreich, dass man sein Design mit Hilfe von Modelsim simulieren kann. Dies hilft enorm bei der Fehlersuche.

Leider hat die Zeit nicht mehr ganz gereicht, um das korrekte VGA Signal zu erzeugen. Da wir eine Woche vor Abgabe dieser Arbeit noch die Diplomprüfung im Fach FPGA hatten lag der Fokus ebenfalls sehr stark auf der Prüfungsvorbereitung. Sicher ist aber, dass ich in der Freizeit versuchen werden dies zu vervollständigen.

Alles in allem war dieser Kurs bisher mein Lieblingskurs, da ich sehr viel Neues dazulernen durfte.  
Ich bin froh, dass wir während des Semesters eine praktische Arbeit ausführen durften.