TRƯỜNG ĐẠI HỌC CÔNG NGHỆ KỸ THUẬT TP. HỒ CHÍ MINH

KHOA ĐIỆN - ĐIỆN TỬ

BỘ MÔN KỸ THUẬT ĐIỆN TỬ – THÔNG TIN

MÔN HỌC: THIẾT KẾ MẠCH TÍCH HỢP SỐ

PHÂN TÍCH CÁC THÔNG SỐ THỜI GIAN:

SETUP TIME, HOLD TIME VÀ T_{C-Q}

NGÀNH: CÔNG NGHỆ KỸ THUẬT ĐIỆN TỬ - VIỄN THÔNG

GVHD: **TS. Lê Thế Dũng**

Sinh viên thực hiện:

Nguyễn Trần Khánh Nguyên	23161301
Phạm Đắc Vinh	23161363
Võ Duy Phương	23161312
Nguyễn Quang Quân	23161316
Phạm Văn Nhiệm	23161305

TP. HỒ CHÍ MINH – 10/2026

TRƯỜNG ĐẠI HỌC CÔNG NGHỆ KỸ THUẬT TP. HỒ CHÍ MINH

KHOA ĐIỆN - ĐIỆN TỬ

BỘ MÔN KỸ THUẬT ĐIỆN TỬ – THÔNG TIN

MÔN HỌC: THIẾT KẾ MẠCH TÍCH HỢP SỐ

PHÂN TÍCH CÁC THÔNG SỐ THỜI GIAN:

SETUP TIME, HOLD TIME VÀ T_{C-Q}

NGÀNH: CÔNG NGHỆ KỸ THUẬT ĐIỆN TỬ - VIỄN THÔNG

GVHD: **TS. Lê Thế Dũng**

Sinh viên thực hiện:

Nguyễn Trần Khánh Nguyên	23161301
Phạm Đắc Vinh	23161363
Võ Duy Phương	23161312
Nguyễn Quang Quân	23161316
Phạm Văn Nhiệm	23161305

TP. HỒ CHÍ MINH – 10/2026

LỜI CẢM ƠN

Lời đầu tiên, em xin gửi lời cảm ơn chân thành đến Ban Giám hiệu Trường Đại học Công nghệ Kỹ thuật TP.HCM cùng quý thầy cô khoa Điện - Điện tử đã tạo một môi trường học tập chất lượng, cung cấp cho em những nền tảng kiến thức vững chắc trong suốt quá trình theo học ngành Công nghệ Kỹ thuật Điện tử - Viễn thông. Đặc biệt, em xin gửi lời tri ân sâu sắc đến thầy **Lê Thế Dũng**, giảng viên trực tiếp giảng dạy môn **Thiết kế mạch tích hợp số**. Trong suốt thời gian học tập và thực hiện đề tài, thầy không chỉ truyền đạt những kiến thức chuyên môn cốt lõi về vi mạch mà còn tận tình hướng dẫn, định hướng và giải đáp những thắc mắc giúp em hoàn thành tốt đồ án này. Những kinh nghiệm thực tế và sự tâm huyết của thầy là hành trang quý báu cho định hướng chuyên ngành Viễn thông - Vi mạch mà em đang theo đuổi.

Bên cạnh đó, em cũng xin cảm ơn các anh chị, bạn bè cùng lớp đã luôn đồng hành, hỗ trợ và trao đổi kiến thức trong quá trình sử dụng các phần mềm thiết kế và chạy mô phỏng. Mặc dù đã nỗ lực hết sức để tìm hiểu và hoàn thiện đồ án, nhưng do những giới hạn về mặt thời gian cũng như kinh nghiệm thực tiễn, báo cáo chắc chắn khó tránh khỏi những thiếu sót. Em rất mong nhận được sự góp ý và chỉ bảo thêm từ thầy để đề tài được hoàn thiện hơn, đồng thời giúp em rút ra những bài học kinh nghiệm sâu sắc cho con đường học tập và làm việc sau này. Kính chúc thầy dồi dào sức khỏe, hạnh phúc và gặt hái được nhiều thành công trong sự nghiệp trồng người.

Em xin chân thành cảm ơn!

Thủ Đức, ngày 14 tháng 10 năm 2026

SINH VIÊN THỰC HIỆN

NHÓM 13

LỜI CAM ĐOAN

Tôi xin cam đoan đề tài “Phân tích các thông số thời gian: Setup Time, Hold Time và T_{C-Q}” là công trình nghiên cứu do chính nhóm tôi thực hiện dưới sự hướng dẫn khoa học của **TS. Lê Thế Dũng**. Các số liệu, kết quả nghiên cứu trong đồ án hoàn toàn trung thực, khách quan và chưa từng được công bố trong bất kỳ công trình nào khác. Đồng thời, mọi tài liệu tham khảo sử dụng trong đồ án đều có nguồn gốc rõ ràng, được trích dẫn và liệt kê đầy đủ. Nếu phát hiện có bất kỳ sự gian lận hay sao chép nào, tôi xin hoàn toàn chịu trách nhiệm trước Hội đồng chấm đồ án và quy định của nhà trường!

TÓM TẮT

Đồ án này trình bày quá trình thiết kế, tối ưu hóa và mô phỏng mạch chốt dữ liệu Master-Slave D Flip-Flop ở mức transistor, ứng dụng công nghệ CMOS 90nm (thư viện gpdk090). Toàn bộ quy trình thiết kế được triển khai trên môi trường phần mềm Cadence Virtuoso, sử dụng kiến trúc chốt dữ liệu dựa trên các cổng truyền (Transmission Gate) kết hợp với mạng vòng lặp phản hồi dương nhằm đảm bảo tính toàn vẹn của tín hiệu. Điểm mấu chốt của thiết kế nằm ở phương pháp định cỡ linh kiện (transistor sizing) có chủ đích: kết hợp các cổng đệm mạnh để cung cấp dòng sạc/xả ở mạng xung nhịp và ngõ ra, đồng thời sử dụng cơ chế "cổng đảo yếu" ($W_p = 120nm, W_n = 120nm$) trong mạch vòng để giải quyết triệt để bài toán tranh chấp logic (logic contention) khi ghi đè dữ liệu. Mạch hoàn chỉnh đã được đóng gói thành biểu tượng (Symbol) và tích hợp vào môi trường Testbench. Thông qua công cụ mô phỏng Analog Design Environment (ADE L), quá trình phân tích quá độ (Transient Analysis) đã xác nhận D Flip-Flop hoạt động chính xác theo bảng chân trị, chốt dữ liệu hoàn hảo tại sườn lên của xung nhịp. Thiết kế này cũng thiết lập nền tảng thành công cho việc khảo sát và đo đạc các thông số định thời tĩnh quan trọng như thời gian trễ lan truyền (T_{C-Q}), thời gian thiết lập (t_{setup}) và thời gian duy trì (t_{hold}).

MỤC LỤC

TÓM TẮT ..... **i**
DANH MỤC HÌNH ẢNH ..... **iv**
DANH MỤC BẢNG BIỂU ..... **vii**
DANH MỤC TỪ VIẾT TẮT ..... **viii**
CHƯƠNG 1 TỔNG QUAN **1**
1.1 Đặt vấn đề **1**
1.2 Mục tiêu của đề tài **1**
1.3 Giới hạn của đề tài **2**
1.4 Đối tượng và phạm vi nghiên cứu **2**
1.5 Bố cục đồ án **2**
CHƯƠNG 2 CƠ SỞ LÝ THUYẾT **4**
2.1 Mạch tuần tự và D flip-flop **4**
2.2 Các thông số thời gian của D flip-flop **11**
2.3 Hiện tượng metastability **14**
2.4 Các yếu tố ảnh hưởng đến thông số thời gian **16**
2.5 Phương pháp xác định setup/hold time và time clock to Q **17**
CHƯƠNG 3 THIẾT KẾ MẠCH TRÊN CADENCE VIRTUOSO 6.1.5 ..... **19**
3.1 Giới thiệu môi trường Cadence Virtuoso 6.1.5 ..... **19**
3.2 Thiết kế mức transistor **22**
3.3 Các nguyên tắc và kỹ thuật vẽ Layout cơ bản **29**
3.4 Thiết kế Layout cho D Flip-Flop **32**
3.5 Kiểm tra luật thiết kế (DRC - Design Rule Check) **32**
3.6 Đối chiếu Layout với Schematic (LVS - Layout Versus Schematic) **33**
3.7 Kiểm tra chức năng của DFF **33**
CHƯƠNG 4 MÔ PHỎNG VÀ PHÂN TÍCH KẾT QUẢ **39**
4.1 Đo setup time và clock to Q delay với dữ liệu chuyển từ mức 0 => 1 ..... **39**
4.1.1 Nguyên lý đo đồng thời 39
4.1.2 Thiết lập cấu hình nguồn tín hiệu 39
4.1.3 Thiết lập tham số trong Analog Design Environment (ADE) 41
4.1.4 Thiết lập hàm đo lường trên Calculator 44
4.1.5 Đọc và chốt kết quả trên đồ thị 46

4.2 Đo hold time với dữ liệu chuyển từ mức 0 => 1 50
4.2.1 Nguyên lý đo Hold Time 50
4.2.2 Thiết lập cấu hình nguồn tín hiệu 51
4.2.3 Thiết lập tham số trong Analog Design Environment (ADE) 53
4.2.4 Đọc và chốt kết quả trên đồ thị 54
4.3 Đo setup time và clock to Q delay với dữ liệu chuyển từ mức 1 => 0 56
4.3.1 Nguyên lý đo đồng thời 56
4.3.2 Thiết lập cấu hình nguồn tín hiệu 57
4.3.3 Thiết lập tham số trong Analog Design Environment (ADE) 58
4.3.4 Thiết lập hàm đo lường trên Calculator 61
4.3.5 Đọc và chốt kết quả trên đồ thị 62
4.4 Đo hold time với dữ liệu chuyển từ mức 1 => 0 67
4.4.1 Nguyên lý đo Hold Time 67
4.4.2 Thiết lập cấu hình nguồn tín hiệu 67
4.4.3 Thiết lập tham số trong Analog Design Environment (ADE) 70
4.4.4 Đọc và chốt kết quả trên đồ thị 71
4.5 Phân tích thêm các yếu tố ảnh hưởng đến delay của DFF 73
4.5.1 Chiều rộng kênh dẫn W ảnh hưởng lên set up time và hold time 73
4.5.2 Chiều rộng kênh dẫn W ảnh hưởng lên time clock to Q 75
4.5.3 Điện áp nguồn VDD ảnh hưởng lên set up time và hold time 77
4.5.4 Điện áp nguồn VDD ảnh hưởng lên time clock to Q 78
4.5.5 Điện dung tải $\boldsymbol{Cload}$ 80
4.5.6 Clock clew 81
CHƯƠNG 5 KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 85
5.1 Kết luận 85
5.2 Hướng phát triển 86
TÀI LIỆU THAM KHẢO 87

DANH MỤC HÌNH ẢNH

Hình 2.1 Cấu trúc cấu thành phần tử lưu trữ 1-bit cơ bản nhất dưới dạng chốt đảo chéo (cross-coupled inverters) 4
Hình 2.2 Tính chất lưỡng ổn của phần tử lưu trữ 1-bit cơ bản nhất dưới dạng chốt đảo chéo (cross-coupled inverters)....5
Hình 2.3 Sử dụng transistor nMOS và pMOS....5
Hình 2.4 Xây dựng Cổng truyền (Transmission Gate - TG)....6
Hình 2.5 Xây dựng Bộ dồn kênh 2-đến-1 (2:1 Multiplexer - MUX)....7
Hình 2.6 Xây dựng Mạch chốt D nhạy theo mức (Level-Sensitive D-Latch) 8
Hình 2.7 Xây dựng D Flip-Flop kích hoạt theo sườn xung nhịp (Edge-Triggered DFF) theo cấu trúc Master-Slave (Chủ - Tớ)....9
Hình 2.8 DFF hoạt động với CLK = 0 9
Hình 2.9 DFF hoạt động với CLK = 1 10
Hình 2.10 Giản đồ thời gian và ký hiệu logic của DFF 10
Hình 2.11 Ảnh minh họa t setup, t hold và t clock to Q của DFF....12
Hình 2.12 Hiện tượng metastability 14
Hình 3.1 Schematic của DFF sẽ được thiết kế 22
Hình 3.2 Schematic của inverter 23
Hình 3.3 Symbol của inverter....24
Hình 3.4 Schematic của TG....25
Hình 3.5 Symbol của TG....26
Hình 3.6 Schematic của khối master 27
Hình 3.7 Schematic của khối master 28
Hình 3.8 Schematic của DFF....29
Hình 3.9 Symbol của DFF....29
Hình 3.10 Layout hoàn chỉnh của DFF 32
Hình 3.11 Minh chứng check DRC....32
Hình 3.12 Minh chứng check LVS....33
Hình 3.13 Gán tín hiệu để test chức năng cho DFF 34
Hình 3.14 Tham số thiết lập cho tín hiệu CLK 36
Hình 3.15 Tham số thiết lập cho tín hiệu D 37
Hình 3.16 Dạng sóng của DFF 37
Hình 4.1 Thiết lập cho CLK....40
Hình 4.2 Thiết lập cho D 41
Hình 4.3 Tín hiệu được qua sát 42
Hình 4.4 Dùng chức năng parametric anakysis quét biến....43
Hình 4.5 Quét biến t_dc....43
Hình 4.6 Dạng sóng DFF khi quét....44
Hình 4.7 Thiết lập hàm $\boldsymbol{tDQ}$ 44
Hình 4.8 Thiết lập hàm $\boldsymbol{tCQ}$....45
Hình 4.9 Quét biến t_dc....46

Hình 4.10 Dạng sóng và hàm sau khi khởi chạy 46
Hình 4.11 Dùng hàm ymin 47
Hình 4.12 Đánh dấu điểm cực tiểu 48
Hình 4.13 t setup của DFF với D đi từ 0 => 1 49
Hình 4.14 t clock to Q của DFF với D đi từ 0 => 1 50
Hình 4.15 Thiết lập cho CLK 51
Hình 4.16 Thiết lập cho D 52
Hình 4.17 Chọn tín hiệu quan sát 53
Hình 4.18 Quét biến delays 54
Hình 4.19 Dạng sóng DFF sau khi quét 54
Hình 4.20 Kết quả quan sát khi quét 55
Hình 4.21 Điểm nhỏ hơn so với điểm chuẩn 55
Hình 4.22 Tính toán t hold 56
Hình 4.23 Thiết lập cho CLK 57
Hình 4.24 Thiết lập cho D 58
Hình 4.25 Chọn tín hiệu quan sát 59
Hình 4.26 Dùng chức năng parametric anakysis để quét biến 60
Hình 4.27 Quét biến t_dc 60
Hình 4.28 Dạng sóng sau khi quét biến 61
Hình 4.29 Thiết lập hàm delay cho tDQ 61
Hình 4.30 Thiết lập hàm delay cho tCQ 62
Hình 4.31 Quét biến t_dc 62
Hình 4.32 Dạng sóng của hàm delay và DFF 63
Hình 4.33 Dùng hàm ymin cho tDQ 64
Hình 4.34 Tìm điểm cực tiểu tDQ 65
Hình 4.35 t setup của DFF khi dữ liệu đi từ 1=>0 66
Hình 4.36 t clock to Q của DFF khi dữ lệu từ 1=>0 67
Hình 4.37 Thiết lập cho CLK 68
Hình 4.38 Thiết lập cho D 69
Hình 4.39 Chọn tín hiệu quan sát 70
Hình 4.40 Quét biến delays 71
Hình 4.41 Dạng sóng sau khi quét 71
Hình 4.42 Kết quả quan sát sau khi quét 72
Hình 4.43 Điểm nhỏ hơn điểm chuẩn 72
Hình 4.44 Tính toán t hold 73
Hình 4.45 Set up time và hold time thay đổi theo W 74
Hình 4.46 time clock to Q thay đổi theo W 76
Hình 4.47 set up time và hold time thay đổi theo VDD 77
Hình 4.48 time clock to Q thay đổi theo VDD 79
Hình 4.49 Tải Cload ngõ ra 80
Hình 4.50 time clock to Q thay đổi theo Cload 80

Hình 4.51 set up time và hold time thay đổi theo clock slew.....82
Hình 4.52 time clock to Q thay đổi theo VDD.....82

DANH MỤC BẢNG BIỂU

Bảng 2.1 Bảng các yếu tố ảnh hưởng đến thông số thời gian 16
Bảng 3.1 Bảng tóm tắt các công cụ thuộc môi trường Cadence Virtuoso 6.1.5 19
Bảng 3.2 Bảng Quy trình làm việc trên Virtuoso 6.1.5 20
Bảng 3.3 Phím tắt hữu ích trong Schematic Editor 21
Bảng 3.4 Bảng chân trị (Truth Table) hoạt động của D Flip-Flop Master-Slave 34
Bảng 3.5 Bảng tham số thiết lập cho các tín hiệu 35
Bảng 3.6 Bảng tiêu chí kiểm tra chức năng trên dạng sóng mô phỏng 38
Bảng 4.1 Bảng tổng hợp set up time và hold time thay đổi theo W 74
Bảng 4.2 Bảng tổng hợp time clock to Q thay đổi theo W 75
Bảng 4.3 Bảng tổng hợp set up time và hold time thay đổi theo VDD 77
Bảng 4.4 Bảng tổng hợp time clock to Q thay đổi theo W 78
Bảng 4.5 Bảng tổng hợp time clock to Q thay đổi theo W 80
Bảng 4.6 Bảng tổng hợp set up time, hold time và time clock to Q thay đổi theo W 81
Bảng 5.1 Bảng tổng hợp các giá trị delay của DFF sau khi đo 85
Bảng 5.2 Bảng worst-case của DFF 85

DANH MỤC TỪ VIẾT TẮT

Từ viết tắt	Giải nghĩa
ADE	Analog Design Environment
C_{load} (CL)	Load Capacitance
CLK	Clock
CLKB	Inverted Clock (Clock Bar)
CMOS	Complementary Metal-Oxide-Semiconductor
D	Data Input
DFF	D Flip-Flop
DRC	Design Rule Check
EDA	Electronic Design Automation
GND	Ground
HL	High-to-Low (transition)
IC	Integrated Circuit
LH	Low-to-High (transition)
LVS	Layout Versus Schematic
MUX	Multiplexer
nMOS (NMOS)	N-channel Metal-Oxide-Semiconductor

Từ viết tắt	Giải nghĩa
pMOS (PMOS)	P-channel Metal-Oxide-Semiconductor
PEX	Parasitic Extraction
Q	Data Output
QB	Complementary (Inverted) Output
QM	Master-stage Intermediate Node
RC	Resistance-Capacitance
SCR	Silicon-Controlled Rectifier
SoC	System on Chip
SRAM	Static Random-Access Memory
t_{CQ} (T_{C-Q})	Clock-to-Q Delay
t_{DC}	Data-to-Clock Delay
t_{DQ}	Data-to-Q Delay
t_{hold}	Hold Time
t_{pCQ}	Propagation Clock-to-Q Delay (at t_{setup})
t_{setup}	Setup Time
TG	Transmission Gate
VDD	Positive Supply Voltage

Từ viết tắt	Giải nghĩa
ViVA	Virtuoso Visualization and Analysis
VSS	Negative Supply Voltage (Ground)
W	Channel Width

CHƯƠNG 1 TỔNG QUAN

1.1 Đặt vấn đề

Trong kỷ nguyên công nghệ số hiện nay, vi mạch tích hợp (IC) đóng vai trò cốt lõi trong hầu hết các thiết bị điện tử, từ điện thoại thông minh, máy tính cho đến các hệ thống viễn thông phức tạp. Khi mức độ tích hợp của các hệ thống trên chip (SoC) ngày càng cao và yêu cầu về tốc độ xử lý ngày càng lớn, việc đảm bảo tính toàn vẹn của dữ liệu và hiệu suất hoạt động của hệ thống trở thành một thách thức lớn đối với các kỹ sư thiết kế vi mạch.

Trong các hệ thống số, mạch tuần tự (đặc biệt là D flip-flop) là thành phần không thể thiếu để lưu trữ và đồng bộ hóa dữ liệu. Để một mạch tuần tự hoạt động đúng chức năng và đạt tốc độ tối đa, tín hiệu dữ liệu đầu vào phải tuân thủ nghiêm ngặt các yêu cầu về thời gian so với xung nhịp đồng hồ (clock). Nếu dữ liệu thay đổi quá gần với sườn xung nhịp, hiện tượng vi phạm thời gian (timing violation) sẽ xảy ra, dẫn đến trạng thái lơ lửng (metastability), làm sai lệch dữ liệu và gây lỗi toàn hệ thống. Do đó, việc hiểu rõ và phân tích chính xác các thông số thời gian cơ bản bao gồm thời gian thiết lập (Setup time), thời gian giữ (Hold time) và thời gian trễ từ xung nhịp đến đầu ra (T_{C-Q}) là bước kiểm tra bắt buộc trong luồng thiết kế vi mạch.

Xuất phát từ yêu cầu thực tiễn đó, kết hợp với những kiến thức nền tảng từ môn học Thiết kế mạch tích hợp số, đề tài **"Phân tích các thông số thời gian: Setup Time, Hold Time và T_{C-Q}"** được thực hiện nhằm đi sâu vào việc thiết kế mạch, xây dựng môi trường kiểm tra và đo đạc trực tiếp các thông số này trên công cụ thiết kế chuyên nghiệp.

1.2 Mục tiêu của đề tài

Đề tài được thực hiện với các mục tiêu chính sau:

Nghiên cứu và củng cố nền tảng lý thuyết về mạch D flip-flop, các ràng buộc thời gian (Setup time, Hold time, T_{C-Q}) và hiện tượng metastability trong hệ thống số.

Thiết kế hoàn chỉnh một mạch D flip-flop ở mức transistor (schematic) sử dụng phần mềm Cadence Virtuoso 6.1.5.

Xây dựng các testbench tiêu chuẩn để tạo tín hiệu kích thích và đo đạc chính xác các thông số T_{C-Q}, Setup time và Hold time thông qua các phương pháp mô phỏng.

Phân tích sự biến thiên của các thông số thời gian dưới sự tác động của các yếu tố môi trường và mạch (như điện áp cung cấp, W của transistor…).

1.3 Giới hạn của đề tài

Do khuôn khổ thời gian của một đồ án môn học, đề tài có những giới hạn nhất định:

Đề tài chỉ tập trung thiết kế và phân tích trên một kiến trúc D flip-flop cụ thể. Thay vì so sánh toàn bộ các kiến trúc hiện có trên thực tế.

Thiết kế và mô phỏng được thực hiện bằng thư viện công nghệ CMOS 90nm (sử dụng bộ thư viện gpdk090).

Quá trình đo đạc và phân tích chỉ dừng lại ở mức mô phỏng sơ đồ nguyên lý (Pre-layout Simulation), thiết kế vật lý (Layout) và không bao gồm khâu trích xuất tham số ký sinh (Post-layout RC Extraction).

1.4 Đối tượng và phạm vi nghiên cứu

Đối tượng nghiên cứu:

Cấu trúc mạch D flip-flop và các đặc tính thời gian động học của nó (Setup time, Hold time, trễ truyền T_{C-Q}).

Phạm vi nghiên cứu:

Lý thuyết về định thời hệ thống số (Digital timing analysis).

Môi trường thực hành: Bộ công cụ Cadence Virtuoso 6.1.5 (Virtuoso Schematic Editor và công cụ mô phỏng Analog Design Environment - ADE).

1.5 Bố cục đồ án

Nội dung của báo cáo đồ án được chia thành 5 chương với cấu trúc như sau:

Chương 1: Tổng quan. Trình bày bối cảnh, lý do chọn đề tài, mục tiêu, giới hạn và phạm vi nghiên cứu của đồ án.

Chương 2: Cơ sở lý thuyết. Cung cấp các kiến thức nền tảng về mạch tuần tự, D flip-flop, định nghĩa chi tiết các thông số thời gian, hiện tượng metastability và lý thuyết về các phương pháp đo đạc.

Chương 3: Thiết kế mạch trên Cadence Virtuoso 6.1.5. Giới thiệu bộ công cụ phần mềm, trình bày quá trình lựa chọn kiến trúc, thiết kế schematic cho D flip-flop và xây dựng các sơ đồ testbench.


Chương 4: Mô phỏng và phân tích kết quả. Trình bày các bước thực hành mô phỏng, ghi nhận kết quả đo đạc T_{C-Q}, Setup time, Hold time và phân tích sự ảnh hưởng của các điều kiện hoạt động lên các thông số này.

Chương 5: Kết luận và hướng phát triển. Tóm tắt những kết quả đã đạt được, chỉ ra những hạn chế còn tồn đọng và đề xuất các hướng phát triển tiếp theo cho đồ án.

CHƯƠNG 2 CƠ SỞ LÝ THUYẾT

2.1 Mạch tuần tự và D flip-flop


Mạch tuần tự (Sequential Circuit) là loại mạch logic kỹ thuật số mà giá trị ngõ ra tại một thời điểm bất kỳ không chỉ được quyết định bởi tổ hợp các tín hiệu ngõ vào tại thời điểm hiện tại, mà còn phụ thuộc vào lịch sử hoạt động hay trạng thái lưu trữ trước đó của mạch. Điểm khác biệt cốt lõi giữa mạch tuần tự và mạch tổ hợp chính là sự hiện diện của phần tử bộ nhớ và **đường phản hồi (feedback loop)**, cho phép hệ thống duy trì và tái sử dụng thông tin theo thời gian.



Hình 2.1 Cấu trúc cấu thành phần tử lưu trữ 1-bit cơ bản nhất dưới dạng chốt đảo chéo (cross-coupled inverters)


Để minh họa cho khái niệm trên, hình ảnh cấu trúc cấu thành phần tử lưu trữ 1-bit cơ bản nhất dưới dạng **chốt đảo chéo (cross-coupled inverters)** được đưa ra xem xét. Mạch điện này sử dụng hai cổng đảo **I1** và **I2** kết nối tương hỗ, trong đó ngõ ra của cổng này được đưa ngược trở lại làm ngõ vào của cổng kia để tạo thành một vòng phản hồi khép kín. Sơ đồ mạch được thể hiện qua hai cách vẽ tương đương:

Hình (a) mô tả trực quan dòng tín hiệu chạy theo vòng lặp tuyến tính, và Hình (b) mô tả dạng cấu trúc đảo chéo đối xứng tiêu chuẩn thường dùng trong thiết kế vi mạch tĩnh (SRAM). Do tính chất lưỡng ổn (bistable), mạch có thể tự duy trì ở một trong hai trạng thái logic ổn định tại ngõ ra Q và ngõ ra đảo $\bar{Q}$. Cụ thể, nếu ngõ ra Q có mức logic là 1, tín hiệu phản hồi qua cổng I2 sẽ giữ cho ngõ ra $\bar{Q}$ ở mức 0, và mức 0 này quay ngược lại cổng I1 để tiếp tục bảo toàn mức 1 tại Q. Nhờ cơ chế phản hồi liên tục này, mạch có khả năng lưu trữ được trạng thái logic cố định mà không cần xung kích thích bên ngoài, làm tiền đề vững chắc để phát triển các mạch tuần tự thực tế như các loại chốt (Latch) hay Flip-flop.



Hình 2.2 Tính chất lưỡng ổn của phần tử lưu trữ 1-bit cơ bản nhất dưới dạng chốt đảo chéo (cross-coupled inverters)


D Flip-Flop (DFF) là một phần tử logic tuần tự cơ bản trong kỹ thuật thiết kế vi mạch, có chức năng lưu trữ 1 bit dữ liệu và đồng bộ hóa hoạt động theo tín hiệu xung nhịp đồng hồ (Clock - CLK). Dữ liệu từ đầu vào D sẽ được chốt và truyền ra đầu ra Q tại thời điểm kích hoạt của sườn xung nhịp (sườn lên hoặc sườn xuống), giúp duy trì giá trị này ổn định cho đến chu kỳ kế tiếp. Để thiết kế nên một vi mạch DFF hoàn chỉnh từ công nghệ CMOS, quy trình được phát triển tuần tự qua 5 bước đi từ các linh kiện bán dẫn đơn lẻ, nâng cấp lên mạch cổng logic, mạch chốt (Latch) và cuối cùng là hoàn thiện cấu trúc Flip-Flop.



Hình 2.3 Sử dụng transistor nMOS và pMOS

Bước 1 bắt đầu bằng việc sử dụng đơn lẻ từng loại transistor nMOS và pMOS làm công tắc truyền dẫn (Pass Transistor) để phân tích các hạn chế về mức logic của chúng. Đối với transistor nMOS, công tắc sẽ đóng (dẫn điện) khi tín hiệu điều khiển ở cổng g = 1 và mở (ngắt kết nối) khi g = 0. Nhờ khả năng kéo điện áp xuống 0V hoàn


hảo, nMOS truyền rất tốt mức 0 mạnh (strong 0), nhưng lại bị sụt áp khi truyền mức 1 khiến đầu ra chỉ đạt mức 1 yếu (degraded 1). Ngược lại, transistor pMOS hoạt động theo nguyên lý điều khiển đảo ngược, tức là đóng công tắc khi g = 0 và mở khi g = 1. Nhờ khả năng dẫn trọn vẹn điện áp nguồn V_DD, pMOS truyền rất tốt mức 1 mạnh (strong 1), nhưng nó lại không thể kéo hoàn toàn về 0V nên chỉ tạo ra mức 0 yếu (degraded 0) ở đầu ra. Như vậy, bước phân tích cơ bản này chỉ ra rằng việc sử dụng riêng lẻ một loại transistor làm công tắc luôn gặp phải nhược điểm suy hao mức logic (hoặc yếu 0, hoặc yếu 1). Đây chính là tiền đề quan trọng để ghép song song nMOS và pMOS ở bước tiếp theo nhằm tạo ra cổng truyền (Transmission Gate) hoàn chỉnh, giải quyết triệt để vấn đề suy hao tín hiệu.



Hình 2.4 Xây dựng Cổng truyền (Transmission Gate - TG)


Bước 2 giải quyết nhược điểm suy hao tín hiệu ở Bước 1 bằng cách xây dựng **Cổng truyền (Transmission Gate - TG)**. Cấu trúc này được tạo thành bằng cách mắc song song một transistor nMOS và một transistor pMOS với nhau, kết nối chung hai cực đầu vào a và hai cực đầu ra b. Cổng điều khiển của nMOS nhận tín hiệu g, trong khi cổng điều khiển của pMOS nhận tín hiệu đảo gb ($\bar{g}$). Về nguyên lý hoạt động, khi tín hiệu điều khiển ở trạng thái g = 0 và gb = 1, cả nMOS và pMOS đều ngắt, khiến cổng truyền rơi vào trạng thái mở (ngắt hoàn toàn kết nối giữa a và b). Khi g = 1 và gb = 0, cả hai transistor đều cùng bật dẫn, tạo thành một đường truyền thông suốt từ a sang b. Điểm cải tiến cốt lõi của Cổng truyền (TG) nằm ở khả năng truyền tín hiệu toàn vẹn: khi đầu vào là 0, nMOS sẽ đảm nhận việc kéo điện áp về 0V (strong 0); khi đầu vào là 1, pMOS sẽ đảm nhận việc kéo điện áp lên trọn vẹn V_DD (strong 1). Nhờ đó, TG được

hoàn toàn hiện tượng sụt áp, truyền mạnh cả hai mức logic 0 và 1, trở thành công tắc lý tưởng để xây dựng các bộ dồn kênh (MUX) và mạch chốt (Latch) ở các bước tiếp theo.




Hình 2.5 Xây dựng Bộ dồn kênh 2-đến-1 (2:1 Multiplexer - MUX)

Bước 3 ứng dụng các cổng truyền (TG) đã tạo ở Bước 2 để xây dựng **Bộ dồn kênh 2-đến-1 (2:1 Multiplexer - MUX)**. Mạch MUX 2:1 đóng vai trò chọn một trong hai đường dữ liệu đầu vào (D_0 hoặc D_1) để truyền tới đầu ra Y, dựa vào trạng thái của tín hiệu điều khiển chọn S và tín hiệu đảo $\bar{S}$. Về cấu trúc chi tiết (Hình a), bộ dồn kênh được hình thành bằng cách ghép hai cổng truyền TG song song ở đầu ra: Cổng truyền thứ nhất nối với đầu vào D_0, kích hoạt khi S = 0. Cổng truyền thứ hai nối với đầu vào D_1, kích hoạt khi S = 1. Đầu ra của cả hai cổng truyền được đấu chung lại thành một điểm tạo nên đầu ra Y. Về nguyên lý hoạt động, khi S = 0 (và $\bar{S}$ = 1), đường truyền từ D_0 sang Y được thông suốt, cho phép dữ liệu D_0 xuất ra ngoài. Ngược lại, khi S = 1 (và $\bar{S}$ = 0), mạch ngắt đường D_0 và cho phép dữ liệu D_1 truyền ra Y. Cấu trúc MUX 2:1 này chính là khối chức năng cốt lõi để phối hợp với các cổng đảo ở Bước 4 nhằm tạo ra mạch chốt dữ liệu (Latch).



Hình 2.6 Xây dựng Mạch chốt D nhạy theo mức (Level-Sensitive D-Latch)


Bước 4 kết hợp bộ dồn kênh MUX 2:1 ở Bước 3 với các cổng đảo (Inverter) để xây dựng **Mạch chốt D nhạy theo mức (Level-Sensitive D-Latch)**. Mạch chốt này có chức năng truyền hoặc lưu trữ 1 bit dữ liệu phụ thuộc vào mức điện thế (mức cao hoặc mức thấp) của tín hiệu xung nhịp đồng hồ (CLK). Về nguyên lý cấu tạo từ MUX (Hình 4a), đầu vào D được đưa vào một cổng nhập của MUX, còn tín hiệu phản hồi từ đầu ra được quay trở lại cổng nhập còn lại. Khi CLK ở trạng thái cho phép (trạng thái mở/transparent), MUX chọn tín hiệu từ D truyền thẳng ra đầu ra Q và $\bar{Q}$. Khi CLK chuyển sang trạng thái ngắt (trạng thái khóa/hold), MUX chuyển sang chọn đường phản hồi, tạo thành một vòng lặp khép kín giữa hai cổng đảo để chốt và duy trì dữ liệu đã lưu. Về sơ đồ mạch thực tế bằng cổng truyền (Hình 4b), khối MUX được thay thế bằng một Cổng truyền (TG) ở lối vào D và một Cổng truyền (TG) ở nhánh phản hồi, được điều khiển ngược pha nhau bởi tín hiệu CLK và $\overline{CLK}$. Mạch chốt D (D-Latch) nhạy theo mức ở bước này chính là khối thành phần cốt lõi (Master/Slave) để ghép nối tạo nên D Flip-Flop kích hoạt theo sườn ở Bước 5.



Hình 2.7 Xây dựng D Flip-Flop kích hoạt theo sườn xung nhịp (Edge-Triggered DFF) theo cấu trúc Master-Slave (Chủ - Tớ)


Bước 5 là bước hoàn thiện cuối cùng trong quy trình, ghép nối hai Mạch chốt D (D-Latch) ở Bước 4 theo cấu trúc **Master-Slave (Chủ - Tớ)** để tạo thành **D Flip-Flop kích hoạt theo sườn xung nhịp (Edge-Triggered DFF)** hoàn chỉnh. Mạch gồm hai tầng Latch mắc nối tiếp nhau: tầng Master ở phía trước nhận dữ liệu đầu vào D, và tầng Slave ở phía sau chịu trách nhiệm xuất dữ liệu ra đầu ra Q. Cả hai tầng Latch này đều sử dụng các cổng truyền (TG) và cổng đảo (Inverter), nhưng điểm then chốt là các cổng truyền ở tầng Master và tầng Slave được điều khiển bởi hai tín hiệu xung nhịp đối pha nhau (CLK và $\overline{CLK}$). Về nguyên lý hoạt động:

Khi CLK = 0 ($\overline{CLK}$ = 1): Cổng truyền đầu vào của tầng Master mở, cho phép dữ liệu D đi vào và cập nhật trạng thái tại điểm trung gian QM. Cùng lúc đó, cổng truyền đầu vào của tầng Slave đóng lại, giúp đầu ra Q duy trì giá trị cũ mà không bị ảnh hưởng bởi sự thay đổi ở đầu vào.




Hình 2.8 DFF hoạt động với CLK = 0

Khi CLK chuyển từ 0 → 1 (Sườn lên của xung nhịp): Cổng truyền đầu vào của Master ngay lập tức ngắt để "chốt" giữ giá trị D vừa nhận, đồng thời cổng truyền của Slave mở ra để chuyển giá trị chốt từ QM ra đầu ra Q.



Hình 2.9 DFF hoạt động với CLK = 1

Nhờ cơ chế phối hợp đối pha giữa Master và Slave, dữ liệu chỉ được phép cập nhật ra đầu ra Q đúng tại thời điểm xuất hiện sườn xung nhịp CLK. Điều này khắc phục triệt để hiện tượng "trong suốt" (transparent) của mạch chốt đơn lẻ ở Bước 4, tạo ra một phần tử lưu trữ đồng bộ, tin cậy và hoàn chỉnh trong các vi mạch số CMOS.



Hình 2.10 Giản đồ thời gian và ký hiệu logic của DFF

Hình (f) minh họa mối quan hệ giữa ba tín hiệu: xung nhịp **CLK**, đầu vào dữ liệu **D**, và đầu ra **Q**. Cơ chế kích hoạt theo sườn lên (Positive Edge-Triggered):

Tín hiệu đầu ra Q **chỉ thay đổi trạng thái tại thời điểm sườn lên** (chuyển từ mức LOW lên HIGH) của xung nhịp CLK (được chỉ rõ bởi hai mũi tên uốn cong).

Tất cả sự thay đổi của đầu vào D ở ngoài thời điểm sườn lên CLK đều bị ngắt và không làm ảnh hưởng đến đầu ra Q.

Phân tích từng thời điểm trên giản đồ:

Tại sườn lên thứ nhất của CLK: Dữ liệu D đang ở mức cao (1). Ngay lập tức, đầu ra Q được cập nhật và chuyển từ 0 lên **1**.

Khoảng thời gian giữa hai sườn lên: Dù tín hiệu D có biến đổi (chuyển xuống 0 rồi lên lại 1), đầu ra Q vẫn **giữ nguyên giá trị 1** (trạng thái duy trì/chốt dữ liệu).

Tại sườn lên thứ hai của CLK: Dữ liệu D đang ở mức thấp (0). Ngay lập tức, đầu ra Q đáp ứng và chuyển từ 1 xuống **0**.

Hình (g) là biểu tượng khối chuẩn của D Flip-Flop được sử dụng trong các sơ đồ thiết kế hệ thống số:

Chân D (Data Input): Lối vào tiếp nhận dữ liệu cần lưu trữ.

Chân CLK (Clock Input): Lối vào nhận tín hiệu xung nhịp đồng hồ. Ký hiệu **hình tam giác nhỏ** tại chân CLK đại diện cho đặc tính kích hoạt theo **sườn** (Edge-triggered) thay vì theo mức điện áp.


Chân Q (Output): Đầu ra dữ liệu đã được đồng bộ hóa theo xung nhịp CLK.

2.2 Các thông số thời gian của D flip-flop

t_{DC} **(Data-to-Clock Delay):** Khoảng thời gian thực tế dữ liệu D chuyển trạng thái trước sườn CLK.

t_{CQ} **(Clock-to-Q Delay):** Khoảng thời gian trễ thực tế từ sườn CLK đến ngõ ra Q.

t_{DQ} **(Data-to-Q Delay):** Tổng thời gian truyền dẫn thực tế từ khi ngõ vào D biến đổi đến khi ngõ ra Q ổn định: $t_{DQ} = t_{DC} + t_{CQ}$.



Hình 2.11 Ảnh minh họa t setup, t hold và t clock to Q của DFF

Thời gian thiết lập (Setup time - $\boldsymbol{t_{setup}}$) là khoảng thời gian tối thiểu mà tín hiệu dữ liệu tại ngõ vào (D) bắt buộc phải được duy trì ở trạng thái ổn định trước khi sườn tích cực của xung nhịp đồng hồ (Clock) xuất hiện. Về mặt lý thuyết, đây là điều kiện tiên quyết để đảm bảo flip-flop có thể lấy mẫu và ghi nhận chính xác trạng thái logic của đầu vào. Nếu tín hiệu D thay đổi trạng thái chuyển mức (từ 0 sang 1 hoặc ngược lại) trong khoảng thời gian nhạy cảm này, flip-flop sẽ không thể nhận diện và lưu trữ đúng giá trị mong muốn, dẫn đến sai lệch luồng dữ liệu của toàn hệ thống. Thời gian thiết lập (Setup time - $\boldsymbol{t_{setup}}$) được định nghĩa chính là giá trị t_{DC} tại đó tổng thời gian trễ t_{DQ} đạt giá trị cực tiểu:

$$t_{setup} = t_{DC} \quad \text{tại} \quad \frac{d\,t_{DQ}}{d\,t_{DC}} = 0 \quad \Leftrightarrow \quad \frac{d\,t_{CQ}}{d\,t_{DC}} = -1$$

Thời gian trễ từ xung nhịp đến ngõ ra (Clock-to-Q delay - $\boldsymbol{t_{clk-q}}$ hay $\boldsymbol{T_{C-Q}}$) là khoảng thời gian cần thiết để dữ liệu mới xuất hiện và đạt trạng thái logic ổn định tại ngõ ra (Q) tính từ thời điểm sườn tích cực của xung nhịp (Clock) được kích hoạt. Nếu như Setup time và Hold time là các ràng buộc định thời ở ngõ vào mà tín hiệu bắt buộc

phải tuân thủ để tránh lỗi, thì $\boldsymbol{T_{C-Q}}$ lại là một thông số đặc trưng cho hiệu suất và tốc độ đáp ứng nội tại của chính flip-flop. Nó thể hiện khoảng thời gian thực tế mà mạch tiêu tốn để "trả kết quả" sau khi nhận được lệnh chốt dữ liệu. Giá trị t_{CQ} đo được tương ứng ngay tại vị trí $t_{DC} = t_{setup}$:

$$t_{pcq} = t_{CQ}|_{t_{DC}=t_{setup}}$$

Thời gian giữ (Hold time - $\boldsymbol{t_{hold}}$) là khoảng thời gian tối thiểu mà tín hiệu dữ liệu tại ngõ vào (D) bắt buộc phải tiếp tục duy trì trạng thái ổn định ngay sau khi sườn tích cực của xung nhịp đồng hồ (Clock) đã xuất hiện sao cho thời gian trễ ngõ ra không vượt quá giá trị chuẩn t_{pcq}. Nếu dữ liệu chuyển mức logic quá sớm khi xung Clock vừa kích hoạt, flip-flop có nguy cơ cập nhật nhầm giá trị mới thay vì chốt lại đúng giá trị hợp lệ tại thời điểm lấy mẫu. Điều này trực tiếp làm hỏng tính đồng bộ và tính toàn vẹn dữ liệu của mạch.

$$t_{hold} = \min\{t_{hold_varible}\} \quad \text{sao cho} \quad t_{CQ} \leq t_{pcq}$$


Khi $\boldsymbol{t_{DC}}$ rất lớn (Dữ liệu đến từ rất sớm): Thời gian trễ t_{CQ} đạt giá trị tối thiểu không đổi t_{ccq}. Tổng thời gian t_{DQ} tăng tuyến tính theo t_{DC} do dữ liệu phải dừng lại chờ xung CLK.

Khi $\boldsymbol{t_{DC}}$ giảm dần tiến lại gần CLK: Dữ liệu bớt thời gian chờ CLK, tổng thời gian hành trình t_{DQ} giảm dần và đạt giá trị **cực tiểu** ($\min t_{DQ}$). Về mặt toán học, đây là điểm mà độ dốc của đường cong t_{CQ} theo t_{DC} đạt giá trị:

$$\frac{d\,t_{CQ}}{d\,t_{DC}} = -1$$

Khi $\boldsymbol{t_{DC} < t_{setup}}$ (Dữ liệu đến quá sát CLK): Thời gian t_{CQ} bị kéo dài vọt lên rất nhanh, lấn át sự giảm của t_{DC}, làm cho tổng thời gian t_{DQ} đảo chiều tăng mạnh.

2.3 Hiện tượng metastability



Hình 2.12 Hiện tượng metastability

Hiện tượng lơ lửng (Metastability) là một trạng thái bất định của hệ thống số, xảy ra khi ngõ ra của một phần tử nhớ (điển hình là D flip-flop) không thể ổn định ở một mức logic chuẩn (mức 0 hoặc mức 1) trong một khoảng thời gian quy định sau khi sườn tích cực của xung nhịp đồng hồ xuất hiện. Nguyên nhân trực tiếp và phổ biến nhất dẫn đến hiện tượng này là do tín hiệu đầu vào vi phạm các ràng buộc về thời gian thiết lập (Setup time) hoặc thời gian giữ (Hold time). Khi dữ liệu (Data) chuyển mức quá sát với sườn xung nhịp (Clock), ngõ vào của flip-flop sẽ "bắt" được một giá trị điện áp đang trong quá trình biến thiên (chưa đạt tới VDD cũng chưa xuống sát GND), khiến mạch không có đủ thông tin để quyết định trạng thái logic ngay lập tức.

Xét về bản chất vật lý ở mức transistor, lõi lưu trữ của một flip-flop thường được cấu tạo từ một cặp cổng đảo (inverter) mắc nối tiếp thành vòng lặp phản hồi dương (cross-coupled inverters). Quá trình hoạt động của mạch vòng này có thể ví như một hòn bi di chuyển trên một bề mặt lồi lõm. Hai thung lũng ở hai bên đại diện cho hai trạng thái logic ổn định (0 và 1). Khi xảy ra vi phạm định thời, điện áp nạp vào nút lưu trữ vô tình nằm đúng ở mức ngưỡng chuyển mạch (khoảng VDD/2). Trạng thái này

tương đương với việc hòn bi bị kẹt lại và đứng cân bằng một cách bấp bênh ngay trên đỉnh đồi. Dù đây là một điểm cân bằng, nhưng nó vô cùng kém bền vững (meta-stable). Mạch sẽ phải mất một khoảng thời gian rất lâu để dựa vào các yếu tố ngẫu nhiên (như nhiễu nhiệt hoặc sự bất đối xứng siêu nhỏ trong khâu chế tạo transistor) mới có thể nghiêng hẳn về một phía và kéo ngõ ra về trạng thái 0 hoặc 1.

Hậu quả của metastability đối với hệ thống vi mạch là cực kỳ nghiêm trọng. Trong khoảng thời gian mạch cố gắng thoát khỏi trạng thái lơ lửng, điện áp tại ngõ ra Q có thể dao động, chập chờn hoặc kẹt ở mức VDD/2. Điều này làm cho thời gian trễ $\boldsymbol{T_{C-Q}}$ bị kéo dài đến mức không thể xác định trước, phá vỡ hoàn toàn các tính toán về định thời của hệ thống. Nguy hiểm hơn, nếu điện áp lơ lửng này bị truyền sang các khối logic tổ hợp ở tầng tiếp theo, các cổng logic khác nhau do có ngưỡng nhận dạng (threshold voltage) khác nhau có thể diễn dịch cùng một tín hiệu thành hai giá trị logic trái ngược nhau (cổng này coi là 1, cổng kia lại coi là 0). Sự bất nhất này sẽ làm sai lệch nghiêm trọng luồng dữ liệu, dẫn đến treo hệ thống hoặc gây ra các sự cố hỏng hóc không thể phục hồi trong quá trình vận hành thực tế.

2.4 Các yếu tố ảnh hưởng đến thông số thời gian

Bảng 2.1 Bảng các yếu tố ảnh hưởng đến thông số thời gian

Yếu tố ảnh hưởng	**Chiều hướng tác động (Khi thông số đầu vào tăng)**	**Thông số thời gian chịu ảnh hưởng chính**
Điện áp nguồn VDD	$\boldsymbol{T_{C-Q}}$ và $\boldsymbol{t_{setup}}$ giảm (mạch chạy nhanh hơn). Nguy cơ vi phạm $\boldsymbol{t_{hold}}$ tăng.	$\boldsymbol{T_{C-Q}}$, $\boldsymbol{t_{setup}}$, $\boldsymbol{t_{hold}}$
Điện dung tải $\boldsymbol{C_{load}}$	$\boldsymbol{T_{C-Q}}$ tăng mạnh do mất nhiều thời gian nạp/xả tụ ngõ ra.	$\boldsymbol{T_{C-Q}}$
Chiều rộng kênh dẫn W	Dòng $\boldsymbol{I_D}$ tăng giúp giảm $\boldsymbol{T_{C-Q}}$. Tụ ký sinh ngõ vào tăng làm chậm tín hiệu cấp trước đó.	$\boldsymbol{T_{C-Q}}$, $\boldsymbol{t_{setup}}$
Thời gian chuyển mức CLK — Clock slew	Cạnh CLK chậm hơn làm thay đổi độ trễ clock nội và thời điểm đóng/mở các TG. $\boldsymbol{T_{C-Q}}$ thường có xu hướng tăng; chiều biến thiên của setup và hold phụ thuộc cấu trúc mạch và cách xác định ranh giới đo.	$(\boldsymbol{T_{C-Q}}), (t_{setup}), (t_{hold})$

Điện áp cung cấp (VDD): Điện áp điều khiển trực tiếp cực cổng (V_GS) của transistor. VDD càng cao, dòng điện nạp/xả qua kênh dẫn càng lớn, giúp các tụ ký sinh chuyển mức nhanh chóng, từ đó rút ngắn độ trễ lan truyền. Tuy nhiên, mạch chạy quá nhanh sẽ dễ dẫn đến việc chốt Master chưa kịp cách ly hoàn toàn thì dữ liệu mới đã tràn vào, gây vi phạm Hold time.

Điện dung tải đầu ra ($\boldsymbol{C_{load}}$): Khi flip-flop phải kéo một khối lượng logic lớn ở tầng sau, điện dung tải tại ngõ ra Q sẽ rất cao. Tầng buffer ngõ ra cần bơm một lượng điện tích lớn hơn nhiều để thay đổi mức logic từ 0 sang 1 (hoặc ngược lại), làm sườn tín hiệu ngõ ra bị thoải đi và kéo dài trực tiếp $\boldsymbol{T_{C-Q}}$.

Chiều rộng kênh dẫn (W): Việc tăng kích thước W mang lại lợi ích kép nhưng cũng có giới hạn. Kênh dẫn rộng cho phép dòng điện lớn hơn, rút ngắn $\boldsymbol{T_{C-Q}}$. Tuy nhiên, W lớn làm tăng diện tích cực cổng, đồng nghĩa với việc tăng điện dung ký sinh ngõ vào ($\boldsymbol{C_{gate}}$). Tầng logic phía trước sẽ mất nhiều thời gian hơn để nạp đầy tụ ngõ vào này, có thể làm tăng $\boldsymbol{t_{setup}}$ của hệ thống. Dựa vào nguyên lý này, người thiết kế sẽ dùng mô phỏng quét biến W để tìm ra điểm cân bằng tối ưu nhất.

Độ dốc xung nhịp (Clock slew): Clock slew mô tả đặc tính chuyển mức của tín hiệu CLK, thường được biểu diễn bằng thời gian lên hoặc xuống. Biến slew_clk càng lớn thì cạnh lên càng chậm.

2.5 Phương pháp xác định setup/hold time và time clock to Q

Phương pháp đo thời gian trễ $\boldsymbol{T_{C-Q}}$ (Clock-to-Q Delay)

Thiết lập: Cấp xung nhịp Clock và tín hiệu Data vào mạch. Đảm bảo sườn chuyển mức của Data cách rất xa và an toàn (trước) sườn tích cực của Clock để flip-flop có đủ thời gian bắt dữ liệu trong điều kiện lý tưởng.

Thực hiện đo: $\boldsymbol{T_{C-Q}}$ được định nghĩa là khoảng thời gian tính từ thời điểm sườn tích cực của tín hiệu Clock đạt ngưỡng 50% biên độ điện áp ($\boldsymbol{V_{DD}/2}$) đến thời điểm tín hiệu ngõ ra Q bắt đầu chuyển mức và cắt ngang ngưỡng 50% $\boldsymbol{V_{DD}}$.

Công cụ áp dụng: Trong Analog Design Environment (ADE), sử dụng Calculator với hàm delay (chọn tín hiệu Clock làm điểm đầu, tín hiệu Q làm điểm cuối ở cùng ngưỡng 50%) hoặc sử dụng hàm cross để trích xuất mốc thời gian của từng tín hiệu rồi trừ cho nhau. Giá trị thu được ở bước này gọi là **Nominal** $\boldsymbol{T_{C-Q}}$ (Thời gian trễ danh định).

Khảo sát thời gian thiết lập (Setup Time - $\boldsymbol{t_{setup}}$)

Nguyên lý: Dùng phương pháp quét tham số (Parametric Sweep) để làm giảm biên độ an toàn của tín hiệu vào. Khi Data chuyển mức quá sát sườn Clock, các tụ ký sinh bên trong không kịp nạp/xả, khiến mạch khuếch đại chậm hơn và làm $\boldsymbol{T_{C-Q}}$ tăng vọt.

Thực hiện: Cố định vị trí sườn Clock. Thiết lập biến thời gian trễ để dịch chuyển sườn Data từ bên trái tiến sát dần vào sườn Clock (giảm dần khoảng cách $\boldsymbol{t_{Clock} - t_{Data}}$). Phần mềm sẽ tự động đo lại $\boldsymbol{T_{C-Q}}$ tại mỗi bước quét.

Tiêu chuẩn xác định (Failure Criterion): Vẽ đồ thị $\boldsymbol{T_{C-Q}}$ theo khoảng thời gian ($\boldsymbol{t_{Clock} - t_{Data}}$). Điểm $\boldsymbol{t_{setup}}$ được xác định là khoảng thời gian nhỏ nhất mà tại đó, giá trị $\boldsymbol{T_{C-Q}}$ tăng thêm **5% (hoặc 10%)** so với giá trị Nominal $\boldsymbol{T_{C-Q}}$.

Khảo sát thời gian giữ (Hold Time - $\boldsymbol{t_{hold}}$)

Nguyên lý: Đánh giá khả năng chốt dữ liệu của flip-flop khi có sự chuyển mạch đột ngột của Data ngay sau khi Clock kích hoạt.

Thực hiện: Cố định vị trí sườn Clock. Đặt sườn Data ở phía sau Clock và dịch chuyển lùi dần từ bên phải sát vào sườn Clock (giảm dần khoảng cách $\boldsymbol{t_{Data} - t_{Clock}}$).

Tiêu chuẩn xác định: Quan sát sự biến thiên của $\boldsymbol{T_{C-Q}}$ thông qua các bước quét. $\boldsymbol{t_{hold}}$ chính là khoảng thời gian ($\boldsymbol{t_{Data} - t_{Clock}}$) mà tại đó $\boldsymbol{T_{C-Q}}$ bị kéo dài thêm **5% (hoặc 10%)** so với Nominal $\boldsymbol{T_{C-Q}}$. Vượt quá điểm này (ép Data chuyển mạch sớm hơn), flip-flop sẽ rơi vào metastability hoặc xuất sai logic.

CHƯƠNG 3 THIẾT KẾ MẠCH TRÊN CADENCE VIRTUOSO 6.1.5

3.1 Giới thiệu môi trường Cadence Virtuoso 6.1.5

Cadence Virtuoso là một trong những bộ công cụ phần mềm Tự động hóa thiết kế điện tử (Electronic Design Automation - EDA) tiêu chuẩn công nghiệp và toàn diện nhất hiện nay, được phát triển bởi tập đoàn Cadence Design Systems. Phiên bản Virtuoso 6.1.5 được sử dụng rộng rãi trong môi trường học thuật và nghiên cứu nhờ tính ổn định cao và khả năng tích hợp hoàn chỉnh luồng thiết kế vi mạch tùy biến (Custom IC Design), từ thiết kế mạch tương tự (Analog), mạch tín hiệu hỗn hợp (Mixed-Signal) cho đến thiết kế mạch số ở mức vật lý.

Bảng 3.1 Bảng tóm tắt các công cụ thuộc môi trường Cadence Virtuoso 6.1.5

Tên công cụ / Module	**Chức năng cốt lõi**	**Vai trò và ứng dụng cụ thể trong đồ án**
Virtuoso Library Manager	Quản lý toàn bộ cơ sở dữ liệu phân cấp (Library, Cell, View).	Khởi tạo thư viện làm việc mới; Liên kết linh kiện từ thư viện công nghệ **gpdk090** (CMOS 90nm); Quản lý các bản vẽ schematic và symbol của D flip-flop.
Virtuoso Schematic Editor	Môi trường giao diện đồ họa để thiết kế sơ đồ nguyên lý mạch.	Lấy linh kiện (NMOS, PMOS, nguồn, tụ điện); Thực hiện đi dây kết nối (routing) cho mạch lõi và testbench; Đóng gói mạch thành Symbol.
Analog Design Environment (ADE L)	Cung cấp giao diện trực quan để thiết lập và điều khiển mô phỏng.	Cấu hình chế độ mô phỏng theo thời gian (Transient); Khai báo các biến môi trường (VDD, $\boldsymbol{C_{load}}$); Thiết lập công cụ Parametric Analysis để quét biến thời gian trễ.
Spectre Circuit Simulator	Động cơ (Engine) giải các phương trình vật lý bán dẫn	Xử lý dữ liệu chạy ngầm dưới ADE L để tính toán dòng điện, điện áp và thời

	để mô phỏng mạch tương tự.	gian trễ của mạch ở mức độ transistor với độ chính xác cao.
Virtuoso Visualization & Analysis (ViVA) & Calculator	Trình vẽ đồ thị dạng sóng và máy tính hàm tích hợp.	Trực quan hóa tín hiệu Data, Clock, Q; Sử dụng các hàm toán học như cross, delay để tự động trích xuất giá trị $\boldsymbol{T_{C-Q}}$ ở từng bước mô phỏng và vẽ đồ thị xác định Setup/Hold time.

Dưới đây là bảng tổng hợp các bước tiêu chuẩn trong luồng thiết kế Custom IC trên phần mềm Cadence Virtuoso:

Bảng 3.2 Bảng Quy trình làm việc trên Virtuoso 6.1.5

Bước	**Giai đoạn thực hiện**	**Các thao tác chính**	**Công cụ sử dụng**
1	**Khởi tạo thư viện**	Khởi tạo thư viện thiết kế cá nhân (ví dụ: mylib) và đính kèm (attach) vào bộ thư viện công nghệ **gpdk090** (CMOS 90nm).	Virtuoso Library Manager
2	**Thiết kế mạch lõi (Schematic)**	Gọi các transistor (PMOS, NMOS) từ gpdk090, đi dây kết nối cấu trúc D flip-flop, đặt các chân ngõ vào/ra (Pin) và tinh chỉnh thông số W/L.	Virtuoso Schematic Editor
3	**Đóng gói linh kiện (Symbol)**	Tạo biểu tượng (Create Cellview from Cellview) cho D flip-flop vừa vẽ để đóng gói mạch thành một khối (Block) thống nhất, phục vụ việc gọi lại ở các bản vẽ sau.	Virtuoso Schematic Editor

4	**Xây dựng Testbench**	Tạo một bản vẽ schematic mới. Gọi khối Symbol D flip-flop ra, kết nối với các nguồn tín hiệu (vpulse), nguồn áp (vdc), tải điện dung (cap) từ thư viện analogLib.	Virtuoso Schematic Editor
5	**Thiết lập mô phỏng**	Khởi động môi trường ADE L. Nạp các biến thiết kế (VDD, độ trễ thời gian), thiết lập phân tích quá độ (Transient Analysis), và cấu hình công cụ Parametric Analysis để quét thông số.	Analog Design Environment (ADE L)
6	**Trích xuất và phân tích**	Chạy mô phỏng. Sử dụng máy tính hàm (Calculator) để tự động tính độ trễ T_{C-Q} ở từng bước quét. Trích xuất đồ thị để tìm ra Setup time và Hold time.	ADE L & ViVA


Để tăng tốc độ vẽ mạch nguyên lý (Schematic) và xây dựng Testbench, dưới đây là danh sách các phím tắt cốt lõi mà người thiết kế cần ghi nhớ:

Bảng 3.3 Phím tắt hữu ích trong Schematic Editor

Phím tắt	**Lệnh (Command)**	**Chức năng chi tiết**
i	Add Instance	Mở cửa sổ thư viện để tìm và lấy linh kiện mới ra bản vẽ (VD: nmos, pmos, vpulse).
w	Add Wire	Bật chế độ đi dây để kết nối giữa các chân linh kiện.
p	Add Pin	Thêm các chân tín hiệu (Input, Output, Inout) cho mạch (như D, Clock, Q, VDD, GND).
l	Add Wire Name	Đặt nhãn (Label/Net name) cho các đường dây để phân biệt tín hiệu hoặc kết nối ngầm.

q	Properties	Mở bảng thuộc tính của một linh kiện đang chọn để chỉnh sửa thông số (ví dụ: gán biến cho W, L).
c	Copy	Sao chép một linh kiện, một đường dây hoặc toàn bộ cụm mạch đã chọn.
m	Move	Di chuyển linh kiện (đường dây nối sẽ tự động kéo giãn theo).
Delete	Delete	Xóa các đối tượng đang được quét chọn.
u	Undo	Hoàn tác lại thao tác vừa thực hiện.
f	Fit	Thu phóng (Zoom) toàn bộ bản vẽ hiện tại sao cho vừa vặn với kích thước cửa sổ màn hình.
Shift + X	Check and Save	Lưu bản vẽ và chạy trình kiểm tra lỗi (DRC mức schematic). Lệnh này sẽ báo lỗi nếu có chân linh kiện bị bỏ trống (floating) hoặc dây nối sai.
Esc	Cancel Command	Thoát khỏi lệnh hoặc công cụ đang sử dụng để đưa con trỏ chuột về trạng thái chọn bình thường.

3.2 Thiết kế mức transistor




Hình 3.1 Schematic của DFF sẽ được thiết kế


Thiết kế các cổng logic cơ bản (Inverter & TG)

Thành phần cơ sở của mạch D Flip-Flop bao gồm cổng đảo (Inverter) và cổng truyền qua (Transmission Gate).

Cổng đảo (Inverter): Được thiết kế bằng một PMOS và một NMOS mắc nối tiếp. Khối này làm nhiệm vụ tạo tín hiệu xung nhịp đảo (CLKB) và xây dựng các vòng chốt hồi tiếp để lưu trữ trạng thái logic. Kích thước của PMOS thường được chọn lớn hơn NMOS để cân bằng thời gian tăng (rise time) và thời gian giảm (fall time).




Hình 3.2 Schematic của inverter




Hình 3.3 Symbol của inverter

Cổng truyền qua (Transmission Gate - TG): Gồm một PMOS và một NMOS mắc song song, được điều khiển bởi hai tín hiệu xung nhịp đối pha (CLK và CLKB). TG hoạt động như một công tắc điện tử lý tưởng, truyền qua toàn biên độ tín hiệu (full-swing) cho cả mức logic 1 và 0 mà không bị sụt áp.




Hình 3.4 Schematic của TG



Hình 3.5 Symbol của TG

Bước 2: Thiết kế khối Master (Chốt chủ)


Khối Master có nhiệm vụ theo dõi ngõ vào D khi xung Clock ở mức thấp và chốt dữ liệu lại ngay khi Clock chuyển lên mức cao. Cấu trúc của khối Master bao gồm một cổng TG ở ngõ vào để lấy mẫu tín hiệu, theo sau là một vòng chốt (Latch) gồm hai Inverter và một TG hồi tiếp để giữ ổn định dữ liệu.



Hình 3.6 Schematic của khối master

<u>Thiết kế khối Slave (Chốt tớ)</u>


Khối Slave có cấu trúc tương tự khối Master nhưng các tín hiệu điều khiển CLK và CLKB ở các cổng TG được đảo lại. Khi Clock ở mức cao, vòng chốt của Master bị khóa, đồng thời khối Slave mở ra để đọc dữ liệu từ Master và truyền trạng thái đó ra ngõ ra Q.



Hình 3.7 Schematic của khối master


<u>Tổng hợp mạch D Flip-Flop hoàn chỉnh</u>

Mạch D Flip-Flop tổng thể được hình thành bằng cách mắc nối tiếp ngõ ra của khối Master vào ngõ vào của khối Slave. Hệ thống phân phối xung nhịp được thiết kế cẩn thận để đảm bảo tín hiệu CLK và CLKB cấp cho các khối TG là đồng bộ, tránh hiện tượng chồng lấn gây lỗi chốt dữ liệu.



Hình 3.8 Schematic của DFF

Đóng gói DFF



Hình 3.9 Symbol của DFF

3.3 Các nguyên tắc và kỹ thuật vẽ Layout cơ bản

Thiết kế Layout (thiết kế vật lý) là quá trình chuyển đổi sơ đồ nguyên lý (Schematic) thành các hình học đa giác trên nhiều lớp vật liệu khác nhau (như kim loại, polysilicon, vùng khuếch tán) để tạo ra mặt nạ chế tạo vi mạch (Mask). Để đảm bảo mạch hoạt động đúng chức năng, đạt hiệu suất cao và có thể sản xuất được, quá trình vẽ Layout cần tuân thủ nghiêm ngặt các nguyên tắc và kỹ thuật sau:

Tuân thủ luật thiết kế của nhà máy (Design Rules) Mỗi công nghệ chế tạo (Technology Node, ví dụ 130nm, 180nm) đi kèm với một bộ luật thiết kế vật lý do nhà máy đúc (Foundry) cung cấp. Quá trình vẽ Layout phải tuân thủ tuyệt đối các quy tắc này để tránh lỗi trong quá trình quang khắc và ăn mòn, bao gồm:

Chiều rộng tối thiểu (Minimum Width): Bề rộng nhỏ nhất của một đường kim loại, polysilicon hoặc vùng khuếch tán để đảm bảo không bị đứt gãy.

Khoảng cách tối thiểu (Minimum Spacing): Khoảng cách gần nhất giữa hai đa giác trên cùng một lớp hoặc khác lớp để tránh hiện tượng ngắn mạch (Short).

Độ bao phủ (Enclosure/Overlap): Yêu cầu một lớp vật liệu phải bao phủ lớp khác một khoảng nhất định (ví dụ: lớp Metal phải bao phủ hoàn toàn lỗ Via/Contact để đảm bảo tiếp xúc điện tốt).

Kỹ thuật chia sẻ vùng khuếch tán (Diffusion Sharing) và Đường Euler Để tối ưu hóa diện tích silicon và giảm điện dung ký sinh tại các cực Drain/Source, các Transistor cùng loại (PMOS hoặc NMOS) được sắp xếp sao cho chúng có thể dùng chung vùng khuếch tán (Active Area).

Kỹ thuật **Đường Euler (Euler Path)** thường được sử dụng để xác định thứ tự sắp xếp các cực cổng (Gate/Polysilicon) tối ưu nhất, cho phép vẽ một dải vùng khuếch tán liên tục mà không cần dùng đến các dây kim loại nối trung gian, từ đó giúp mạch hoạt động nhanh hơn và tiết kiệm diện tích.

Kỹ thuật chia ngón (Fingering) và gấp (Folding) Transistor Đối với các Transistor có tỷ lệ W/L lớn (thường thấy ở các bộ đệm ngõ ra), nếu vẽ một đường cổng Polysilicon duy nhất sẽ làm tăng điện trở cực cổng và chiếm không gian theo một chiều quá dài.

Kỹ thuật **Fingering** chia một Transistor lớn thành nhiều Transistor nhỏ hơn (gọi là các "ngón") mắc song song với nhau. Kỹ thuật này giúp giảm đáng kể điện trở của cực cổng, tối ưu hóa kích thước Layout thành một khối vuông vức hơn và giảm điện dung khuếch tán ký sinh, từ đó cải thiện tốc độ chuyển mạch.

Phòng chống hiện tượng Latch-up (Trạng thái chốt giữ) Trong công nghệ CMOS, sự tồn tại của cấu trúc PNPN ký sinh (tạo bởi các vùng P-substrate, N-well, P+

và N+ diffusion) có thể tạo ra một mạch tương đương SCR (Silicon-Controlled Rectifier). Nếu có dòng nhiễu kích hoạt, SCR này sẽ tạo ra đường dẫn dòng điện cực lớn từ VDD xuống GND, gây cháy mạch.


Biện pháp khắc phục: Bố trí các tiếp điểm đế (Body tie / Substrate tap) với mật độ dày đặc. Cụ thể, dùng **N-tap** (vùng N+ trong N-well) nối thẳng lên VDD và **P-tap** (vùng P+ trong P-substrate) nối thẳng xuống GND. Các tiếp điểm này phải được đặt càng gần các Transistor càng tốt để ghim chặt điện áp đế, ngăn chặn dòng điện rò kích hoạt Latch-up.

Nguyên tắc định tuyến (Routing) và cấu trúc Standard Cell

Đường nguồn và Mass: Thường được thiết kế theo cấu trúc Standard Cell để dễ dàng ghép nối thành hệ thống lớn. Đường nguồn **VDD** được đi bằng kim loại (Metal 1) ở mép trên cùng, và đường mass **GND (VSS)** chạy song song ở mép dưới cùng của khối. Đường VDD và GND phải được vẽ đủ rộng để chịu được dòng tải lớn và tránh hiện tượng di trú điện tử (Electromigration).


Định tuyến tín hiệu: Ưu tiên sử dụng Polysilicon cho các kết nối cục bộ và cực cổng cực kỳ ngắn. Đối với các kết nối dài hơn, sử dụng các lớp kim loại (Metal 1, Metal 2). Để giảm nhiễu xuyên âm (Crosstalk) và điện dung ký sinh giữa các dây, các lớp kim loại kề nhau thường được quy định chạy vuông góc (ví dụ: Metal 1 chạy ngang, Metal 2 chạy dọc).

3.4 Thiết kế Layout cho D Flip-Flop




Hình 3.10 Layout hoàn chỉnh của DFF

3.5 Kiểm tra luật thiết kế (DRC - Design Rule Check)



Hình 3.11 Minh chứng check DRC

3.6 Đối chiếu Layout với Schematic (LVS - Layout Versus Schematic)




Hình 3.12 Minh chứng check LVS

3.7 Kiểm tra chức năng của DFF

Để kiểm tra chức năng của DFF, cần xem xét giữa bảng chân trị của DFF và kết quả sau khi mô phỏng

Bảng 3.4 Bảng chân trị (Truth Table) hoạt động của D Flip-Flop Master-Slave


CLK (Xung nhịp)	**D (Dữ liệu vào)**	**Q (n+1)**	**QB (n+1)**	**Chức năng (Trạng thái)**
0	X	Q(n)	QB(n)	Giữ nguyên trạng thái (Hold)
1	X	Q(n)	QB(n)	Giữ nguyên trạng thái (Hold)
↑ *(Sườn lên)*	0	0	1	Chốt dữ liệu mức thấp (Reset)
↑ *(Sườn lên)*	1	1	0	Chốt dữ liệu mức cao (Set)
↓ *(Sườn xuống)*	X	Q(n)	QB(n)	Giữ nguyên trạng thái (Hold)




Hình 3.13 Gán tín hiệu để test chức năng cho DFF

Bảng 3.5 Bảng tham số thiết lập cho các tín hiệu


Tham số thiết lập (vpulse)	**Tín hiệu Clock (CLK - V3)**	**Tín hiệu Data (D - V1)**	**Ghi chú / Ý nghĩa**
Voltage 1 (V1)	0	0	Mức logic thấp (0V).
Voltage 2 (V2)	1.8	1.8	Mức logic cao (bằng với VDD = 1.8V).
Period	20n	30n	Chu kỳ xung (CLK tương đương 50MHz, D chọn dài hơn để quan sát).
Delay time	0	5n	Quan trọng: Tạo độ lệch pha để đảm bảo D đã ổn định trước khi CLK có sườn lên, tránh lỗi setup/hold time.
Rise time (tr)	100p	100p	Thời gian sườn lên (chọn rất nhỏ so với chu kỳ).
Fall time (tf)	100p	100p	Thời gian sườn xuống.
Pulse width	10n	15n	Độ rộng xung (bằng một nửa chu kỳ, tương đương duty cycle 50%).



Hình 3.14 Tham số thiết lập cho tín hiệu CLK



Hình 3.15 Tham số thiết lập cho tín hiệu D



Hình 3.16 Dạng sóng của DFF

<u>Nhận xét dạng sóng</u>

Q chỉ thay đổi (theo D) ngay sau khi CLK chuyển từ 0 lên 1. Khi CLK ở mức 1, chuyển xuống 0, hoặc ở mức 0, ngõ ra Q sẽ giữ nguyên trạng thái cũ dù D có thay đổi.

Mức điện áp ra Q sẽ đạt gần sát 1.8V và 0V do các VDC nguồn VDD! (V0) và VSS! (V2) đã được set là 1.8V và 0V.

Các thông số xung đầu vào bên ngoài chỉ đóng vai trò kích thích.

Dựa trên các yêu cầu đo đạc của đồ án, dưới đây là bảng danh sách các tiêu chí cần đối chiếu trực tiếp trên đồ thị sóng Transient để chứng minh mạch chạy đúng:

Bảng 3.6 Bảng tiêu chí kiểm tra chức năng trên dạng sóng mô phỏng

STT	**Hạng mục kiểm tra**	**Điều kiện kích thích ngõ vào**	**Kết quả kỳ vọng bắt buộc trên dạng sóng**	**Kết quả**
1	Cập nhật dữ liệu tại sườn tích cực	CLK xuất hiện sườn lên (↑)	Ngõ ra Q chỉ thay đổi mức logic ngay sau sườn lên của CLK. Q lấy đúng giá trị của D ngay trước cạnh đó.	ĐẠT
2	Khóa dữ liệu tại sườn âm	CLK xuất hiện sườn xuống (↓)	Ngõ ra Q hoàn toàn không biến đổi, giữ nguyên mức logic cũ.	ĐẠT
3	Biên độ điện áp logic	D thay đổi từ $\mathbf{0} \rightarrow \mathbf{1}$ và $\mathbf{1} \rightarrow \mathbf{0}$	Mức Q đạt đủ đỉnh $\boldsymbol{V_{DD}}$ (Strong 1) và chạm đáy $\mathbf{0}\boldsymbol{V}$ (Strong 0), không bị treo lơ lửng ở mức giữa.	ĐẠT
4	Tính toàn vẹn của tín hiệu ngõ ra đảo	Quan sát đồng thời Q và QB	Tín hiệu QB luôn luôn ngược pha và đối xứng hoàn hảo với tín hiệu Q.	ĐẠT
5	Nhiễu tín hiệu nội bộ (Glitches)	Quan sát các nút bên trong mạch vòng (Master, Slave)	Không xuất hiện các xung nhọn (glitch) bất thường hoặc sụt áp (voltage drop) khi mạch chuyển trạng thái.	ĐẠT

CHƯƠNG 4 MÔ PHỎNG VÀ PHÂN TÍCH KẾT QUẢ

4.1 Đo setup time và clock to Q delay với dữ liệu chuyển từ mức 0 => 1

4.1.1 Nguyên lý đo đồng thời

Cạnh lên của xung nhịp (clock) được giữ cố định, trong khi thời điểm chuyển mức của tín hiệu ngõ vào D được quét tịnh tiến.

Cách thiết lập này giúp giữ nguyên mốc thời gian của clock và chỉ làm thay đổi khoảng thời gian giữa cạnh D và cạnh clock (thông số $\boldsymbol{t_{DC}}$).


Bằng cách khảo sát ảnh hưởng của vị trí cạnh D lên độ trễ $\boldsymbol{t_{CQ}}$ và $\boldsymbol{t_{DQ}}$, ta có thể tìm điểm cực tiểu của đường cong $\boldsymbol{t_{DQ}(t_{DC})}$ để xác định đồng thời cả $\boldsymbol{t_{setup}}$ và $\boldsymbol{t_{pCQ}}$ mà không cần phải thực hiện một mô phỏng $\boldsymbol{t_{pCQ}}$ riêng biệt.

4.1.2 Thiết lập cấu hình nguồn tín hiệu

Nguồn Clock (CLK)

Được giữ cố định với biên độ 0–1,8 V, chu kỳ 20 ns, và thời gian sườn lên/xuống (tr = tf) là 20 ps.

Giải thích: Việc giữ nguyên sườn lên/xuống 20 ps giúp duy trì độ dốc tín hiệu vào ổn định. Với thiết lập này, cạnh clock bắt đầu tại 60 ns và đi qua ngưỡng 50% (0,9 V) tại xấp xỉ 60,010 ns.




Hình 4.1 Thiết lập cho CLK

Nguồn dữ liệu (D)

Dữ liệu D được cấu hình để chuyển mức từ 0 V lên 1,8 V (sườn lên) với tr = tf = 20 ps.

Thời điểm chuyển mức của D (tham số Delay time trong nguồn xung) được tham số hóa thông qua biến quét t_dc.

Giải thích: Cách đặt biến này cho phép phần mềm tự động dời cạnh D trượt đi trong khi vẫn giữ nguyên vị trí cạnh clock.



Hình 4.2 Thiết lập cho D

4.1.3 Thiết lập tham số trong Analog Design Environment (ADE)


Khai báo biến:

Trong cửa sổ Design Variables của ADE, khai báo biến t_dc.

Giải thích: Kết quả độ trễ thu được chỉ phụ thuộc vào sự thay đổi của biến thời gian t_dc.

Chọn tín hiệu quan sát:

Chọn các tín hiệu CLK, D và Q để theo dõi dạng sóng ở ngõ ra.




Hình 4.3 Tín hiệu được qua sát

Cấu hình Parametric Analysis:


Thiết lập công cụ Parametric Analysis để quét biến t_dc với Range Type là From/To, chạy từ 1p đến 50p. Step Mode chọn Linear Steps với Step Size là 1p.

Giải thích dải quét: Miền từ 1 ps đến 50 ps bao phủ toàn bộ khoảng thời gian dữ liệu D đang tiến dần đến sát cạnh clock cần khảo sát.


Giải thích bước nhảy: Step size 1 ps đóng vai trò thiết lập độ phân giải thời gian đủ mịn để có thể tìm ra chính xác điểm cực tiểu của đường cong độ trễ t_{DQ}.



Hình 4.4 Dùng chức năng parametric anakysis quét biến



Hình 4.5 Quét biến t_dc



Hình 4.6 Dạng sóng DFF khi quét


4.1.4 Thiết lập hàm đo lường trên Calculator

Sử dụng hàm delay trong Calculator để tạo ra hai biểu thức đo tại ngưỡng 50% VDD, tức là Threshold Value 1 và Threshold Value 2 đều bằng 0,9 V.

Phép đo thứ nhất (t_{DQ}):

Đo độ trễ từ ngõ vào D đến ngõ ra Q.

Signal 1 là D, Signal 2 là Q.




Hình 4.7 Thiết lập hàm t_{DQ}

Phép đo thứ hai (t_{CQ}):

Đo độ trễ từ ngõ vào CLK đến ngõ ra Q.

Signal 1 là CLK, Signal 2 là Q.



Hình 4.8 Thiết lập hàm $\boldsymbol{t_{CQ}}$

Thiết lập các thông số bên trong hàm delay cho cả 2 phép đo:

Edge Type: Với DFF kích cạnh lên, cạnh tham chiếu của CLK (Edge Type 1 của đo t_{CQ}) luôn là Rising. Vì dữ liệu D đang chuyển từ 0 lên 1 làm Q chuyển từ 0 lên 1, nên cạnh đo của D (Signal 1) và Q (Signal 2) đều phải chọn là Rising.

Ta dùng chung một loại cạnh của Q, vì việc đo t_{DQ1} và t_{CQ1} đến **cùng một cạnh** Q Rising sẽ đảm bảo mối quan hệ toán học chính xác là: $t_{DQ} = t_{DC} + t_{CQ}$.

Start 1 = 59.95n: Mốc bắt đầu tìm kiếm được đặt ở 59,95 ns.

Giải thích: Vị trí này được đặt ngay trước vùng cửa sổ cạnh mục tiêu (quanh 60 ns) để đảm bảo công cụ Calculator không lấy nhầm cạnh cùng loại ở chu kỳ đồng hồ trước đó.


Edge number 1 = 1 & Number of occurrences = single:

Giải thích: Lệnh này yêu cầu Calculator chỉ lấy cạnh phù hợp **đầu tiên** xuất hiện trong cửa sổ thời gian đã thiết lập.

Start 2 = 0 & Start 2 relative to = trigger:


Giải thích: Cấu hình này mang tính tương đối (relative), bắt buộc Calculator phải bắt đầu tìm cạnh Q ngay lập tức kể từ thời điểm cạnh trigger (cạnh D hoặc CLK) vừa được kích hoạt.

4.1.5 Đọc và chốt kết quả trên đồ thị




Hình 4.9 Quét biến t_dc

Sau khi chạy lại thêm 1 lần nữa mô phỏng quét (Sweep) cùng với hai đường cong t_{DQ} và t_{CQ}, hai đường cong t_{DQ} và t_{CQ} sẽ được vẽ trên cùng một đồ thị theo trục hoành là biến t_dc.




Hình 4.10 Dạng sóng và hàm sau khi khởi chạy

Tìm ymin trên đường t_{CQ} bằng hàm ymin



Hình 4.11 Dùng hàm ymin

Dùng công cụ đánh dấu điểm cực tiểu (hàm ymin) trên đường cong màu đỏ (t_{DQ}).




Hình 4.12 Đánh dấu điểm cực tiểu

Xác định t_{setup}:

Đồ thị cho thấy t_{DQ} đạt cực tiểu là 32.9991 ps tại hoành độ $t_{DC} \approx 73.62$ ps (đánh dấu là A). Hoành độ này chính là thời gian thiết lập:

$$t_{setup} \approx 32.9991 \text{ ps}.$$




Hình 4.13 t setup của DFF với D đi từ 0 => 1

Xác định t_{pCQ}:

Tại đúng hoành độ $t_{DC} \approx 32.9991$ ps vừa tìm được, gióng thẳng xuống để đọc giá trị trên đường cong màu vàng (t_{CQ}) (đánh dấu là B). Giá trị đọc được là 40,6209 ps. Đây chính là độ trễ clock-to-Q:

$t_{pCQ} \approx 40{,}6209$ ps.



Hình 4.14 t clock to Q của DFF với D đi từ 0 => 1

4.2 Đo hold time với dữ liệu chuyển từ mức 0 => 1

4.2.1 Nguyên lý đo Hold Time

Phép đo hold sử dụng hai giá trị độ trễ $\boldsymbol{t_{pCQ}}$ và $\boldsymbol{t_{pCQ}}$ (đã được xác định từ phép đo setup time trước đó) làm ngưỡng tham chiếu cho từng trường hợp.


Cạnh lên của xung nhịp (clock) tiếp tục được giữ cố định.

Thời điểm chuyển mức của tín hiệu dữ liệu D được quét quanh cạnh clock với bước nhảy là 1 ps.

Giá trị hold time được xác định tại điểm quét sớm nhất mà DFF vẫn giữ đúng giá trị cũ, đồng thời phải thỏa mãn điều kiện $\boldsymbol{t_{CQ} < t_{pCQ}}$.


4.2.2 Thiết lập cấu hình nguồn tín hiệu

Nguồn Clock (CLK): Tiếp tục được giữ cố định cạnh lên đi qua ngưỡng quanh mốc mục tiêu 60 ns như các phép đo trước.



Hình 4.15 Thiết lập cho CLK

Nguồn Dữ liệu (D):



Hình 4.16 Thiết lập cho D

Cấu hình D chuyển mức từ 1,8 V xuống 0 V (cạnh xuống).

Giải thích: Việc tạo cạnh xuống nhằm mục đích ép D thay đổi trạng thái ngay sát vùng cạnh clock, từ đó kiểm tra xem DFF có còn giữ được giá trị cũ (bằng 1) hay không. Do đó, cạnh D được quét trong phép đo này bắt buộc phải là cạnh xuống (Falling).

Trường Delay time của nguồn xung D được tham số hóa và gán bằng biến Delays.


Chu kỳ (Period) của nguồn D được thiết lập là 59,975 ns.

Giải thích: Mốc chu kỳ 59,975 ns được chọn để xét tín hiệu vào thời điểm mà ngõ vào D đã thỏa mãn hoàn toàn điều kiện của setup time, đảm bảo DFF đã nhận đúng giá trị 1 trước khi ta quét cạnh xuống của nó để kiểm tra hold time.

4.2.3 Thiết lập tham số trong Analog Design Environment (ADE)

Khai báo biến: Trong cửa sổ Design Variables, khai báo biến Delays (khởi tạo bằng 0).

Chọn tín hiệu quan sát: Các tín hiệu CLK, D và Q được chọn (tích vào ô Plot/Save trong Outputs) để quan sát dạng sóng toàn chu kỳ nhằm kiểm tra xem cạnh xuống của D đã được đặt quanh cạnh clock mục tiêu và Q có phản ánh đúng trạng thái đã bắt hay không.




Hình 4.17 Chọn tín hiệu quan sát

Cấu hình Parametric Analysis:

Thiết lập công cụ Parametric Analysis để quét biến thời gian trễ Delays.


Quét Range Type From/To từ 1p đến 50p.

Step Mode chọn Linear Steps với Step Size là 1p.



Hình 4.18 Quét biến delays


Giải thích: Miền quét này dịch chuyển dần cạnh xuống của D đi qua cạnh lên của CLK, và bước nhảy 1 ps tạo ra độ phân giải thời gian đủ mịn để so sánh chính xác sự thay đổi t_{CQ} giữa hai điểm sweep lân cận ở vùng ranh giới.



Hình 4.19 Dạng sóng DFF sau khi quét

4.2.4 Đọc và chốt kết quả trên đồ thị


Xác định cạnh đo t_{CQ}: Khi DFF chốt và giữ được giá trị cũ bằng 1, ngõ ra Q sẽ chuyển từ mức 0 lên mức 1. Do CLK là tín hiệu tác động của mạch, độ trễ t_{CQ} trong trường hợp này sẽ được đo từ cạnh lên của CLK đến **cạnh lên của Q**.



Hình 4.20 Kết quả quan sát khi quét

Tìm điểm quét thỏa mãn điều kiện ngưỡng:

Trên đồ thị mô phỏng (sau khi phóng đại vùng quanh 60 ns), ta so sánh $\boldsymbol{t_{CQ}}$ của các điểm sweep với chuẩn $\boldsymbol{t_{pCQ} = 40,6209}$ ps.




Hình 4.21 Điểm nhỏ hơn so với điểm chuẩn

Điểm quét chấp nhận được là điểm ghi nhận $\boldsymbol{t_{CQ} = 40,309141}$ ps (nhỏ hơn chuẩn **40,6209 ps**), trong khi điểm quét kề ngay trước đó có độ trễ lớn hơn mức chuẩn này.

Tính toán $\boldsymbol{t_{hold}}$:

Tại đúng điểm quét thỏa mãn giới hạn ở trên, ta đo khoảng thời gian từ cạnh ngõ vào D đến cạnh ngõ vào CLK.



Hình 4.22 Tính toán t hold

Cạnh D đi qua ngưỡng tại 59,999 ns, trong khi cạnh CLK đi qua ngưỡng tại 60,01 ns.

Giá trị hold time $\boldsymbol{t_{hold} = 59,999 - 60,01 = -0.011ns}$, tương đương **-11 ps**.

$$\boldsymbol{t_{hold} = -11\,ps.}$$

4.3 Đo setup time và clock to Q delay với dữ liệu chuyển từ mức 1 => 0

4.3.1 Nguyên lý đo đồng thời

Tương tự trường hợp dữ liệu chuyển từ 0 lên 1, cạnh lên của xung nhịp (clock) được giữ cố định, trong khi thời điểm chuyển mức của dữ liệu ngõ vào (D) được quét dần về phía cạnh lên của clock.


Việc thiết lập này nhằm giữ nguyên mốc thời gian của xung nhịp, chỉ thay đổi thông số $\boldsymbol{t_{DC0}}$ (khoảng thời gian giữa cạnh D và cạnh CLK). Khi D chuyển từ 1 xuống 0 đủ sớm trước cạnh clock, DFF chốt giá trị mới và Q chuyển từ mức 1 xuống mức 0 sau cạnh clock. Khi cạnh D tiến gần cạnh clock, thời điểm chuyển mức của Q thay đổi và độ trễ clock-to-Q tăng. Cực tiểu của đường cong $\boldsymbol{t_{DQ0}(t_{DC0})}$ sẽ cho phép xác định đồng thời cả thời gian thiết lập ($\boldsymbol{t_{setup0}}$) và độ trễ từ xung nhịp đến ngõ ra ($\boldsymbol{t_{pCQ0}}$). Các dạng sóng thu được có xu hướng tương tự nhánh 0 lên 1, nhưng chiều chuyển mức của D và Q được đảo lại.

4.3.2 Thiết lập cấu hình nguồn tín hiệu

Nguồn Clock (CLK)

Được giữ cố định với biên độ 0–1,8 V, chu kỳ 20 ns, và thời gian sườn lên/xuống (tr = tf) là 20 ps.

Giải thích: Việc giữ nguyên sườn lên/xuống 20 ps giúp duy trì độ dốc tín hiệu vào ổn định. Với thiết lập này, cạnh clock bắt đầu tại 60 ns và đi qua ngưỡng 50% (0,9 V) tại xấp xỉ 60,010 ns.




Hình 4.23 Thiết lập cho CLK

Nguồn dữ liệu (D)

Cấu hình nguồn xung của D được đảo so với trường hợp dữ liệu chuyển từ 0 lên 1.

Cụ thể, Voltage 1 được đặt bằng 1,8 V và Voltage 2 bằng 0 V. Nhờ đó, công cụ tạo ra cạnh xuống của D (ngược với trường hợp cạnh lên của D đã xét ở trên).

Các thông số còn lại, bao gồm cả biến thời gian Delay được tham số hóa, được giữ nguyên.



Hình 4.24 Thiết lập cho D

4.3.3 Thiết lập tham số trong Analog Design Environment (ADE)


Khai báo biến:

Trong cửa sổ Design Variables của ADE, khai báo biến t_dc.

Giải thích: Kết quả độ trễ thu được chỉ phụ thuộc vào sự thay đổi của biến thời gian t_dc.

Chọn tín hiệu quan sát:

Chọn các tín hiệu CLK, D và Q để theo dõi dạng sóng ở ngõ ra.




Hình 4.25 Chọn tín hiệu quan sát

Cấu hình Parametric Analysis:


Thiết lập công cụ Parametric Analysis để quét biến t_dc với Range Type là From/To, chạy từ 1p đến 50p. Step Mode chọn Linear Steps với Step Size là 1p.

Giải thích dải quét: Miền từ 1 ps đến 50 ps bao phủ toàn bộ khoảng thời gian dữ liệu D đang tiến dần đến sát cạnh clock cần khảo sát.


Giải thích bước nhảy: Step size 1 ps đóng vai trò thiết lập độ phân giải thời gian đủ mịn để có thể tìm ra chính xác điểm cực tiểu của đường cong độ trễ t_{DQ}.



Hình 4.26 Dùng chức năng parametric anakysis để quét biến



Hình 4.27 Quét biến t_dc




Hình 4.28 Dạng sóng sau khi quét biến

4.3.4 Thiết lập hàm đo lường trên Calculator

Do dữ liệu mới bằng 0 làm Q chuyển xuống, cấu hình hàm delay có sự thay đổi về loại cạnh (Edge Type). Hai cấu hình giữ cùng ngưỡng 0,9 V, Edge number, occurrence và cửa sổ Start 1 = 59,95 ns, Start 2 = 0 (tương đối theo trigger) như nhánh mức 1.

Phép đo thứ nhất (t_{DQ0}): Đo độ trễ từ ngõ vào D đến ngõ ra Q.


Hàm delay được đổi sang sử dụng cạnh xuống (Falling) cho cả D và Q để tính t_{DQ0}.



Hình 4.29 Thiết lập hàm delay cho tDQ


Phép đo thứ hai (t_{CQ0}): Đo độ trễ từ ngõ vào CLK đến ngõ ra Q.

Thông số t_{CQ0} được đo từ cạnh lên (Rising) của CLK đến cùng cạnh xuống (Falling) của Q.




Hình 4.30 Thiết lập hàm delay cho tCQ

4.3.5 Đọc và chốt kết quả trên đồ thị




Hình 4.31 Quét biến t_dc

Sau khi chạy lại thêm 1 lần nữa mô phỏng quét (Sweep) cùng với hai đường cong t_{DQ} và t_{CQ}, hai đường cong t_{DQ} và t_{CQ} sẽ được vẽ trên cùng một đồ thị theo trục hoành là biến t_dc.




Hình 4.32 Dạng sóng của hàm delay và DFF

Tìm ymin trên đường t_{CQ} bằng hàm ymin



Hình 4.33 Dùng hàm ymin cho tDQ

Dùng công cụ đánh dấu điểm cực tiểu (hàm ymin) trên đường cong màu đỏ (t_{DQ}).




Hình 4.34 Tìm điểm cực tiểu tDQ

Xác định t_{setup}:

Đồ thị cho thấy t_{DQ} đạt cực tiểu là 31,1774 ps tại hoành độ $t_{DC} \approx 67.35$ ps (đánh dấu là A). Hoành độ này chính là thời gian thiết lập:

$t_{setup0} \approx 31{,}1774$ ps.




Hình 4.35 t setup của DFF khi dữ liệu đi từ 1=>0

Xác định t_{pCQ}:

Tại đúng hoành độ $t_{DC} \approx 31.1774$ ps vừa tìm được, gióng thẳng xuống để đọc giá trị trên đường cong màu vàng (t_{CQ}) (đánh dấu là B). Giá trị đọc được là 36.2569 ps. Đây chính là độ trễ clock-to-Q:

$t_{pCQ0} \approx 36.2569$ ps.



Hình 4.36 t clock to Q của DFF khi dữ lệu từ 1=>0

4.4 Đo hold time với dữ liệu chuyển từ mức 1 => 0

4.4.1 Nguyên lý đo Hold Time


Phép đo hold time sử dụng giá trị độ trễ t_{pCQ0} (đã xác định từ phép đo setup time trước đó) làm ngưỡng tham chiếu. Cạnh lên của xung nhịp (clock) tiếp tục được giữ cố định, trong khi thời điểm chuyển mức của ngõ vào D được quét (sweep) quanh cạnh clock với bước nhảy 1 ps.

Giá trị hold time được chốt tại điểm quét sớm nhất mà DFF vẫn giữ đúng được giá trị logic cũ (mức 0) và thỏa mãn điều kiện độ trễ $t_{CQ} < t_{pCQ0}$.

4.4.2 Thiết lập cấu hình nguồn tín hiệu


Nguồn Clock (CLK)

Tiếp tục được giữ cố định cạnh lên đi qua ngưỡng quanh mốc mục tiêu 60 ns như các phép đo trước.



Hình 4.37 Thiết lập cho CLK

Nguồn Dữ liệu (D)



Hình 4.38 Thiết lập cho D

Cấu hình nguồn D được đảo lại so với trường hợp mức 1: D chuyển mức từ 0 V lên 1,8 V (cạnh lên).

Giải thích: Việc tạo cạnh lên nhằm mục đích kiểm tra khả năng DFF giữ nguyên giá trị cũ (bằng 0) khi dữ liệu D thay đổi trạng thái ngay sát vùng cạnh clock. Do đó, cạnh D được quét trong phép đo này bắt buộc phải là cạnh lên (Rising).


Các tham số thời gian, bao gồm biến Delays gán cho trường Delay time, chu kỳ nguồn... hoàn toàn được giữ nguyên như nhánh mức 1.

Giải thích: Việc giữ nguyên các tham số này giúp đảm bảo hai kết quả đo (mức 1 và mức 0) chỉ khác nhau duy nhất ở trạng thái logic cần chốt giữ, từ đó tạo sự đồng bộ khi so sánh.

4.4.3 Thiết lập tham số trong Analog Design Environment (ADE)

Khai báo biến: Trong cửa sổ Design Variables, biến Delays tiếp tục được khai báo.

Chọn tín hiệu quan sát: Các tín hiệu CLK, D và Q được chọn để quan sát dạng sóng toàn chu kỳ nhằm kiểm tra xem xung D đã được đặt chính xác quanh mốc 60 ns hay chưa, và ngõ ra Q có duy trì đúng giá trị 0 hay không.




Hình 4.39 Chọn tín hiệu quan sát

Cấu hình Parametric Analysis:

Thiết lập công cụ Parametric Analysis để quét biến thời gian trễ Delays.


Quét Range Type From/To từ 1p đến 50p.

Step Mode chọn Linear Steps với Step Size là 1p.



Hình 4.40 Quét biến delays


Giải thích: Miền quét này dịch chuyển dần cạnh lên của D đi qua cạnh lên của CLK, và bước nhảy 1 ps tạo ra độ phân giải thời gian đủ mịn để so sánh chính xác sự thay đổi t_{CQ} giữa các điểm sweep lân cận ở vùng ranh giới.



Hình 4.41 Dạng sóng sau khi quét

4.4.4 Đọc và chốt kết quả trên đồ thị


Xác định cạnh đo t_{CQ}: Khi DFF chốt và giữ được giá trị cũ bằng 0, ngõ ra Q sẽ chuyển từ mức 1 xuống mức 0 sau cạnh clock. Do đó, độ trễ t_{CQ} trong trường hợp này sẽ được đo từ cạnh lên của CLK đến **cạnh xuống của Q**.



Hình 4.42 Kết quả quan sát sau khi quét

Tìm điểm quét thỏa mãn điều kiện ngưỡng:

Trên đồ thị mô phỏng (sau khi thu hẹp vùng thời gian để tìm mốc giới hạn), ta đem so sánh $\boldsymbol{t_{CQ}}$ của các điểm sweep với chuẩn $\boldsymbol{t_{pCQ0}} = 36.2569$ ps.




Hình 4.43 Điểm nhỏ hơn điểm chuẩn

Điểm giới hạn chấp nhận được là điểm ghi nhận $\boldsymbol{t_{CQ} = 35.814486}$ ps (nhỏ hơn chuẩn 36.2569 ps). Trong khi đó, điểm quét kề ngay trước đó (sớm hơn 1 ps) cho kết quả $\boldsymbol{t_{CQ} \approx 47,1046}$ ps, vượt quá mức chuẩn này.

Tính toán $\boldsymbol{t_{hold0}}$:

Tại đúng điểm quét thỏa mãn giới hạn ở trên, ta tiến hành đo khoảng thời gian từ cạnh ngõ vào D đến cạnh ngõ vào CLK.



Hình 4.44 Tính toán t hold

Cạnh D đi qua ngưỡng tại 60,0005 ns, trong khi cạnh CLK đi qua ngưỡng tại 60,01 ns.

Giá trị hold time được tính là: $\boldsymbol{t_{hold0} = 60,0005 - 60,01 = -0,0095}$ ns, tương đương **-9.5 ps**.


$$\boldsymbol{t_{hold0} = -9.5\,ps.}$$

4.5 Phân tích thêm các yếu tố ảnh hưởng đến delay của DFF

4.5.1 Chiều rộng kênh dẫn W ảnh hưởng lên set up time và hold time

Bảng 4.1 Bảng tổng hợp set up time và hold time thay đổi theo W

w (nm)	Setup LH (ps)	Setup HL (ps)	Hold HL (ps)	Hold LH (ps)
120	32	31	−21	−19
240	29	28	−19	−18
360	29	28	−19	−18
480	28	28	−19	−18
600	28	28	−19	−18
720	28	28	−19	−17
840	28	28	−19	−17
960	28	28	−19	−17
1080	28	28	−19	−17
1200	28	28	−19	−17



Hình 4.45 Set up time và hold time thay đổi theo W

Nhận xét

Khi chiều rộng kênh W tăng từ 120 nm lên 1200 nm, setup time có xu hướng giảm rồi ổn định. Cụ thể, setup LH giảm từ 32 ps xuống 28 ps và đạt mức này từ W = 480 nm; setup HL giảm từ 31 ps xuống 28 ps ngay tại W = 240 nm. Từ W = 480 nm trở lên, cả hai nhánh đều giữ giá trị 28 ps theo độ phân giải số liệu được trình bày.

Trong khi đó, hold HL tăng từ −21 ps lên −19 ps, còn hold LH tăng từ −19 ps lên −17 ps. Các giá trị này vẫn âm nhưng dịch dần về phía 0, nghĩa là dữ liệu được phép thay đổi trước cạnh clock với khoảng thời gian ngắn hơn. Như vậy, việc tăng W giúp

giảm yêu cầu về setup time, đồng thời làm yêu cầu hold time chặt hơn trong điều kiện khảo sát.

Giải thích

Khi chiều dài kênh và các điều kiện khác được giữ nguyên, tăng W thường làm tăng khả năng dẫn dòng và giảm điện trở dẫn của transistor. Nhờ đó, các nút trên đường dữ liệu có thể được nạp hoặc xả nhanh hơn, giúp trạng thái cần chốt được thiết lập sớm hơn tại khối Master và làm giảm setup time.


Tuy nhiên, tăng W cũng làm tăng điện dung cổng và điện dung khuếch tán, khiến các tầng phía trước phải điều khiển tải lớn hơn. Sự cạnh tranh giữa khả năng dẫn dòng và điện dung tăng thêm có thể giải thích xu hướng setup time dần ổn định. Ngoài ra, độ trễ của các tầng không được thay đổi kích thước và thời điểm đóng cổng truyền cũng có thể giới hạn mức cải thiện.

Xu hướng hold time ít âm hơn phù hợp với trường hợp dữ liệu mới truyền đến nút lưu nhanh hơn tương đối so với quá trình khóa khối Master. Khi đó, dữ liệu cần được duy trì lâu hơn tại ngõ vào để tránh ảnh hưởng đến giá trị đang chốt. Cơ chế cụ thể còn phụ thuộc vào những transistor được gán biến W và độ trễ của đường clock nội bộ.

4.5.2 Chiều rộng kênh dẫn W ảnh hưởng lên time clock to Q

Bảng 4.2 Bảng tổng hợp time clock to Q thay đổi theo W

w (nm)	**tCQ MAX (ps)**	**w (nm)**	**tCQ MAX (ps)**
120	38,24	720	36,90
240	36,97	840	36,90
360	36,94	960	36,89
480	36,92	1080	36,89
600	36,91	1200	36,88



Hình 4.46 time clock to Q thay đổi theo W

Nhận xét

Độ trễ tCQ,max giảm từ 38,24 ps tại W = 120 nm xuống 36,97 ps tại W = 240 nm, tương ứng mức giảm khoảng 3,32%. Khi tiếp tục tăng W từ 240 nm lên 1200 nm, độ trễ chỉ giảm thêm 0,09 ps, xuống 36,88 ps.

Kết quả cho thấy ảnh hưởng của W rõ nhất ở khoảng kích thước nhỏ; khi W lớn hơn, lợi ích về tốc độ giảm đáng kể. Giá trị 36,88 ps là mức thấp nhất trong các điểm đã khảo sát, nhưng chưa đủ cơ sở để xác định đây là kích thước tối ưu của mạch.

Giải thích

Việc tăng W giúp các transistor được điều chỉnh kích thước cung cấp dòng nạp và xả lớn hơn, qua đó rút ngắn thời gian truyền tín hiệu đến ngõ ra Q. Điều này giải thích mức giảm tương đối rõ khi W tăng từ 120 nm lên 240 nm.


Ở các giá trị W lớn hơn, điện dung tăng thêm làm hạn chế lợi ích của việc giảm điện trở dẫn. Đồng thời, những thành phần trễ khác trong khối Slave, đường điều khiển clock và tầng ngõ ra vẫn đóng góp vào tổng độ trễ. Vì vậy, tăng W tiếp tục chỉ tạo ra mức cải thiện nhỏ.

Xét đồng thời kết quả setup time và tCQ,max, khoảng W từ 240 nm đến 480 nm đã đạt được phần lớn mức cải thiện quan sát được. Việc lựa chọn kích thước cuối cùng cần được đánh giá thêm theo diện tích, công suất, điện dung ngõ vào và yêu cầu hold time.

4.5.3 Điện áp nguồn VDD ảnh hưởng lên set up time và hold time

Bảng 4.3 Bảng tổng hợp set up time và hold time thay đổi theo VDD

VDD (V)	Setup LH (ps)	Setup HL (ps)	Hold LH ps	Hold HL (ps)
0,6	86	125	−80	−48
0,8	53	73	−54	−30
1,0	40	53	−39	−24
1,2	35	43	−31	−21
1,4	32	36	−26	−19
1,6	30	32	−22	−18
1,8	29	28	−19	−18



Hình 4.47 set up time và hold time thay đổi theo VDD

Nhận xét

Khi VDD giảm từ 1,8 V xuống 0,6 V, setup time tăng ở cả hai chiều chuyển mức. Setup LH tăng từ 29 ps lên 86 ps, tương đương khoảng 2,97 lần; setup HL tăng từ 28 ps lên 125 ps, tương đương khoảng 4,46 lần. Mức chênh lệch giữa hai nhánh cũng lớn hơn ở điện áp thấp, đạt 39 ps tại VDD = 0,6 V.

Hold time có xu hướng âm hơn khi giảm nguồn. Cụ thể, hold LH thay đổi từ −19 ps xuống −80 ps, còn hold HL thay đổi từ −18 ps xuống −48 ps. Các kết quả này cho thấy điện áp nguồn làm thay đổi đồng thời tốc độ thiết lập dữ liệu và giới hạn thời điểm dữ liệu được phép chuyển trạng thái quanh cạnh clock.

Giải thích

Khi VDD giảm, khả năng dẫn dòng của transistor suy giảm, làm quá trình nạp, xả các nút nội bộ và phục hồi trạng thái trong vòng phản hồi diễn ra chậm hơn. Dữ liệu vì vậy cần xuất hiện sớm hơn trước khi khối Master khóa, dẫn đến setup time tăng. Mức tăng lớn ở vùng điện áp thấp phù hợp với sự phụ thuộc phi tuyến của dòng transistor vào điện áp điều khiển.

Sự khác biệt giữa hai nhánh LH và HL có thể liên quan đến khả năng kéo lên, kéo xuống, kích thước transistor và trạng thái của các nút trên đường truyền dữ liệu. Các số liệu hiện có phản ánh sự bất đối xứng của toàn đường truyền, chưa tách riêng được đóng góp của từng linh kiện.


Đối với hold time, yếu tố quyết định là tương quan giữa thời điểm khối Master được cách ly và thời điểm dữ liệu mới có thể ảnh hưởng đến nút lưu. Xu hướng hold âm hơn phù hợp với trường hợp đường dữ liệu bị chậm lại nhiều hơn tương đối so với quá trình cách ly. Khi đó, cạnh chuyển mức tại D có thể xuất hiện sớm hơn so với cạnh clock bên ngoài mà giá trị cần chốt vẫn được giữ đúng.

Tuy vậy, hold time âm hơn cần được đánh giá cùng với mức tăng của setup time. Trong khảo sát này, giảm nguồn làm yêu cầu thiết lập dữ liệu trước clock lớn hơn, nên không thể dùng riêng giá trị hold time để đánh giá tốc độ của DFF.

4.5.4 Điện áp nguồn VDD ảnh hưởng lên time clock to Q

Bảng 4.4 Bảng tổng hợp time clock to Q thay đổi theo W

VDD (V)	Output MAX lượt A (ps)	Output MAX lượt B (ps)
0,6	47,82	96,90
0,8	47,82	59,11
1,0	47,82	45,04
1,2	40,26	40,51
1,4	37,73	38,42
1,6	36,92	37,38
1,8	36,97	36,97



Hình 4.48 time clock to Q thay đổi theo VDD

Nhận xét

tCQmax giảm từ 96,90 ps xuống 36,97 ps khi VDD tăng từ 0,6 V lên 1,8 V, tương ứng mức giảm khoảng 61,85%. Độ trễ giảm mạnh trong vùng nguồn thấp, sau đó thay đổi ít hơn khi điện áp tăng. Chẳng hạn, tăng VDD từ 0,6 V lên 0,8 V làm độ trễ giảm 37,79 ps, trong khi tăng từ 1,6 V lên 1,8 V chỉ làm giảm 0,41 ps.

Tuy nhiên, kết quả lượt A chưa thống nhất với lượt B, đặc biệt trong khoảng 0,6–1,0 V, khi lượt A giữ nguyên giá trị 47,82 ps. Do đó, xu hướng và mức giảm nêu trên được xác định theo lượt B; hai lượt cần được đối chiếu lại trước khi lựa chọn bộ số liệu đặc trưng cho mạch.


Giải thích

Khi VDD tăng, transistor có khả năng cung cấp dòng lớn hơn, giúp các nút nội bộ và ngõ ra Q chuyển mức nhanh hơn sau cạnh kích hoạt của clock. Vì vậy, độ trễ clock-to-Q nhìn chung giảm. Ở vùng điện áp thấp, khả năng dẫn dòng nhạy hơn với sự thay đổi điện áp nguồn nên mức cải thiện độ trễ thường rõ hơn.

Sự khác biệt giữa hai lượt đo cần được kiểm tra từ cấu hình mô phỏng và biểu thức tính độ trễ. Khi quét VDD, ngưỡng đo phải được điều chỉnh theo 50% biên độ tín hiệu tương ứng; với tín hiệu toàn biên độ từ 0 đến VDD, ngưỡng này là VDD/2. Đồng thời, cần thống nhất biên độ D và CLK, cạnh chuyển mức, cửa sổ đo và điều kiện setup

của từng lần khảo sát. Các giá trị nằm ngang ở lượt A chưa đủ để xác định cơ chế giới hạn tốc độ của mạch.


4.5.5 Điện dung tải C_{load}



Hình 4.49 Tải Cload ngõ ra

Bảng 4.5 Bảng tổng hợp time clock to Q thay đổi theo W

CL (fF)	**0**	**5**	**10**	**15**	**20**	**25**	**30**
tCQ MAX (ps)	36,97	51,94	64,90	77,79	90,75	103,7	116,7



Hình 4.50 time clock to Q thay đổi theo Cload

Nhận xét

Khi điện dung tải CL tăng từ 0 fF lên 30 fF, tCQ,max tăng từ 36,97 ps lên 116,7 ps. Mức tăng là 79,73 ps, khiến độ trễ tại tải 30 fF lớn gấp khoảng 3,16 lần so với trường hợp không mắc thêm tụ tải ngoài.

Trong khoảng khảo sát, độ trễ tăng gần tuyến tính theo điện dung tải. Kết quả hồi quy được biểu diễn gần đúng bởi:

$$tCQ,max \approx 38,047 + 2,6326CL$$

Trong đó, tCQ,max tính bằng ps và CL tính bằng fF. Hệ số xác định $R^2 \approx 0,99955$ cho thấy mô hình tuyến tính mô tả sát các điểm số liệu. Hệ số góc tương ứng mức tăng khoảng 2,63 ps cho mỗi 1 fF tải bổ sung.

Giải thích

Tụ tải được nối tại ngõ ra Q nên tầng xuất phải nạp hoặc xả lượng điện tích lớn hơn khi CL tăng. Với kích thước transistor và điện áp nguồn giữ nguyên, khả năng cấp dòng của tầng xuất có giới hạn; vì vậy, ngõ ra cần nhiều thời gian hơn để đi qua ngưỡng đo, làm tăng độ trễ clock-to-Q.

Quan hệ gần tuyến tính phù hợp với mô hình trễ dựa trên điện trở dẫn tương đương của tầng xuất và tổng điện dung tại ngõ ra. Ngay cả khi CL = 0 fF, mạch vẫn có độ trễ 36,97 ps do thời gian truyền qua các tầng nội bộ và điện dung ký sinh sẵn có. Biểu thức hồi quy là mô hình xấp xỉ trong dải tải khảo sát; hệ số chặn không thay thế giá trị đo thực tế tại CL = 0 fF.


Kết quả cho thấy tải ngõ ra ảnh hưởng đáng kể đến tốc độ đáp ứng của DFF. Khi ghép mạch với các tầng logic tiếp theo, cần tính đến tổng điện dung của chân nhận và dây nối để đánh giá đúng độ trễ trong điều kiện sử dụng.

4.5.6 Clock clew


Bảng 4.6 Bảng tổng hợp set up time, hold time và time clock to Q thay đổi theo W

CLK Slew (ps)	Setup LH (ps)	Hold LH (ps)	tCQ LH (ps)
5	29,5	−17,5	35,74
10	29	−18	35,99
15	29,5	−18,5	36,43

20	29	−19	36,97
25	28,5	−19,5	37,57
30	29	−20	38,24
35	28,5	−20,5	38,86
40	30	−21	39,45



Hình 4.51 set up time và hold time thay đổi theo clock slew



Hình 4.52 time clock to Q thay đổi theo VDD

Nhận xét

Với VDD = 1,8 V và thời gian sườn lên, sườn xuống của dữ liệu D giữ ở 20 ps, khi thời gian chuyển mức của CLK tăng từ 5 ps lên 40 ps, setup LH dao động trong khoảng 28,5–30 ps. Giá trị nhỏ nhất là 28,5 ps tại slew CLK bằng 25 ps và 35 ps; giá trị

lớn nhất là 30 ps tại 40 ps. Mức chênh lệch toàn dải chỉ 1,5 ps và không thể hiện xu hướng tăng hoặc giảm đơn điệu.

Hold LH giảm đều từ −17,5 ps xuống −21 ps, tương ứng giảm 0,5 ps sau mỗi bước tăng slew CLK thêm 5 ps. Giá trị hold âm hơn cho thấy, trong điều kiện khảo sát, dữ liệu được phép thay đổi sớm hơn so với cạnh clock bên ngoài mà mạch vẫn thỏa mãn tiêu chí giữ dữ liệu.

Trong khi đó, độ trễ tCQ,LH tăng liên tục từ 35,74 ps lên 39,45 ps, tương ứng tăng 3,71 ps, khoảng 10,38%. Như vậy, cạnh clock chuyển mức chậm hơn làm ngõ ra Q đáp ứng chậm hơn ở nhánh LH, dù setup time chỉ thay đổi trong phạm vi nhỏ.

Giải thích

Trong khảo sát này, slew CLK được biểu diễn bằng thời gian chuyển mức: giá trị càng lớn thì cạnh clock càng thoải. Khi clock chuyển mức chậm, các transistor điều khiển cổng truyền cần khoảng thời gian dài hơn để chuyển giữa trạng thái dẫn và ngắt. Điều này làm thay đổi quá trình phối hợp giữa việc khóa khối Master và mở khối Slave. Xu hướng tCQ,LH tăng phù hợp với việc quá trình truyền dữ liệu từ nút lưu bên trong đến ngõ ra Q diễn ra chậm hơn so với mốc tham chiếu của clock.

Setup time phụ thuộc đồng thời vào tốc độ dữ liệu truyền đến nút lưu và thời điểm khối Master ngừng tiếp nhận dữ liệu. Thay đổi slew CLK tác động đến quá trình đóng cổng truyền và thiết lập phản hồi giữ trạng thái, trong khi sườn dữ liệu D được giữ nguyên. Sự tương tác giữa các quá trình này có thể tạo ra biến thiên nhỏ và không đơn điệu của setup time. Vì vậy, các điểm số liệu hiện có chưa cho thấy một quan hệ tăng hoặc giảm đều giữa setup LH và slew CLK.

Đối với hold time, cần xét tương quan giữa thời điểm dữ liệu mới đến nút lưu và thời điểm nút này được cách ly khỏi ngõ vào. Ngoài ra, khi độ dốc clock thay đổi, vị trí tương đối giữa mốc đo trên CLK và thời điểm đóng thực tế của cổng truyền cũng thay đổi. Xu hướng hold LH âm hơn phản ánh sự dịch chuyển của giới hạn giữ dữ liệu theo mốc clock bên ngoài; để xác định chính xác cơ chế chi phối cần quan sát thêm CLK, CLKB và nút lưu của khối Master.

Các kết quả trên chỉ mô tả nhánh LH. Do chưa có số liệu nhánh HL, chưa thể xác định độ trễ clock-to-Q lớn nhất hoặc đánh giá đầy đủ ảnh hưởng của slew CLK đối với cả hai chiều chuyển mức.

CHƯƠNG 5 KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN

5.1 Kết luận

Bảng 5.1 Bảng tổng hợp các giá trị delay của DFF sau khi đo

Delay của DFF	t_{setup}	t_{hold}	$\mathbf{T_{C-Q}}$
Giá trị khi D đi từ 0-1	32.9991ps	-11ps	40.6209ps
Giá trị khi D đi từ 1-0	31,1774ps	-9.5ps	36.2569ps

Ta tìm được các trường hợp có delay lớn nhất

$t_{setup} = \max(t_{setup0}, t_{setup}) = 32.9991$ ps

$t_{hold} = \max(t_{hold0}, t_{hold}) = -9.5$ ps

Ta tìm được các worst-case

Worst-case

Bảng 5.2 Bảng worst-case của DFF

t_{setup}	t_{hold}	$\mathbf{T_{C-Q}}$
32.9991ps	-9.5ps	40.6209ps

Nhận xét

Việc xác định giá trị worst-case (trường hợp xấu nhất) cho t_{setup} (32.9991 ps), t_{hold} (-9.5 ps) và T_{c-q} (40.6209 ps) là bước kiểm tra bắt buộc trong quy trình phân tích thời gian (Timing Analysis) để đảm bảo mạch luôn hoạt động ổn định ở mọi kịch bản chuyển mức logic của ngõ vào D.

Đặc tính Hold Time âm (Negative Hold Time): Kết quả t_{hold} đạt mức âm (-11 ps đối với sườn 0-1 và -9.5 ps đối với sườn 1-0) là một chỉ số thiết kế xuất sắc. Hiện tượng này xảy ra khi độ trễ truyền của tín hiệu Clock nội bộ lớn hơn độ trễ của đường truyền tín hiệu Data bên trong chốt Master. Về mặt vật lý, ngõ vào D được phép chuyển trạng thái sớm hơn 9.5 ps trước khi sườn Clock thực sự kích hoạt mà mạch vẫn chốt đúng mức logic cũ, tạo ra một biên an toàn (margin) cực kỳ tốt cho dữ liệu.

Miễn nhiễm với hiện tượng Race Condition: Để một hệ thống số đồng bộ (như Shift Register) hoạt động an toàn không bị trôi dữ liệu, mạch bắt buộc phải thỏa mãn điều kiện $\boldsymbol{T_{c-q} > t_{hold}}$. Với thiết kế này, ngõ ra cần 40.6209 ps để cập nhật dữ liệu mới, trong khi ngõ vào chỉ yêu cầu giữ dữ liệu đến -9.5 ps. Khoảng chênh lệch này rất lớn, giúp loại bỏ hoàn toàn nguy cơ vi phạm thời gian giữ (Hold Time Violation) khi ghép nối tiếp nhiều DFF.

Đánh giá tốc độ và hiệu năng: Dựa trên các thông số worst-case, chu kỳ xung nhịp tối thiểu lý tưởng mà mạch có thể chịu đựng được xác định bằng $\boldsymbol{T_{min} = T_{c-q} + t_{setup} = 40.6209 + 32.9991 = 73.62}$ ps. Mức tổng trễ thấp và cửa sổ dữ liệu hẹp chứng tỏ cấu trúc Transistor (W/L) đã được cân chỉnh tối ưu, đáp ứng tiêu chuẩn khắt khe của một Standard Cell dùng trong giai đoạn Physical Design cho các vi mạch hoạt động ở dải tần số cao.

5.2 Hướng phát triển

Mặc dù thiết kế sơ đồ nguyên lý (Schematic) đã đạt được các thông số kỹ thuật tối ưu, để đưa mạch vào ứng dụng thực tế hoặc quy trình sản xuất vi mạch thương mại, đồ án cần được tiếp tục mở rộng theo các hướng sau:

Mô phỏng hậu Layout (Post-Layout Simulation): Thực hiện trích xuất các phần tử ký sinh (RC Parasitic Extraction - PEX) sinh ra từ các lớp kim loại kết nối và cực nền của transistor. Sau đó, chạy lại Testbench để đánh giá sự suy giảm của các thông số $\boldsymbol{T_{C-Q}}$, $\boldsymbol{t_{setup}}$ và $\boldsymbol{t_{hold}}$ trong điều kiện hoạt động thực tế.

Tích hợp tính năng bất đồng bộ: Nâng cấp mạch bằng cách bổ sung thêm các chân thiết lập (Set) và xóa (Reset) bất đồng bộ. Điều này giúp D Flip-Flop trở nên linh hoạt hơn, đáp ứng yêu cầu khởi tạo trạng thái ban đầu của các hệ thống SoC (System on Chip) quy mô lớn.

Phân tích công suất tiêu thụ: Khảo sát và đo đạc công suất tĩnh (Static Power) và công suất động (Dynamic Power) của mạch, từ đó điều chỉnh lại kích thước transistor nhằm tìm ra điểm cân bằng tối ưu giữa tốc độ (Delay) và mức tiêu thụ năng lượng (Power-Delay Product).

TÀI LIỆU THAM KHẢO

[1] N. H. E. Weste and D. M. Harris, *CMOS VLSI Design: A Circuits and Systems Perspective*, 4th ed. Boston, MA, USA: Addison-Wesley, 2011.

[2] D. M. Harris and S. L. Harris, *Digital Design and Computer Architecture*, 2nd ed. Waltham, MA, USA: Morgan Kaufmann, 2012.