Báo cáo thực tập

Tuần	Ngày	Công việc
	07/07/2025	- Đọc tài liệu "SystemVerilog for Verifi cation" Mục 1,
		Verification Guidelines:
		 Quá trình kiểm thử
		 Lên kế hoạch kiểm thử
		Chuẩn kiểm thử UVM
		 Chức năng, thành phần và hiệu suất của Testbench
		Các phương pháp kiểm thử (Trực tiếp, ngẫu nhiên)
		Độ bao phủ chức năng (Functional coverage)
		Testbench phân tầng
1		
	09/07/2025	- Đọc tài liệu "SystemVerilog for Verifi cation" Mục 4,
		Connecting the Testbench and Design:
		Interface
		Modport
		Clocking block
		Race condition
		Program block
	14/07/2025	- Đọc tài liệu "SystemVerilog for Verification" Mục 6,
		Randomization:
		Randomization
		• Class
		Constraint và thứ tự rang buộc
		 Sử dụng randomize và kiểm tra kết quả
		Randcase và decision tree
2	15/07/2027	
	16/07/2025	Viết testbench kiểm thử module chuyển đổi với các chức năng
		sau:
		• Chuyển đổi tín hiệu dữ liệu 8-bit đầu vào thành tín hiệu
		dữ liệu 1-bit đầu ra (bộ chuyển đổi song song sang nối
		tiếp).
		• Tín hiệu dữ liệu 8-bit (DATA_IN[7:0]) chỉ hợp lệ khi tín
		hiệu VALID ở mức cao (High).

		 Tín hiệu đầu ra 1-bit có thể bao gồm một bit chẵn lẻ (parity bit) tùy theo cấu hình đầu vào
		PARITY_MODE[1:0].
		Testbench viết dựa trên các mục đã đọc ở trên
	21/07/2025	https://github.com/phamgiang24102003/Internship-report
3	21/07/2023	
	23/07/2025	
	20,0,,2020	
4	28/07/2025	
	30/07/2025	
5	04/08/2025	
	06/09/2025	
	06/08/2025	
	11/08/2025	
6	11/00/2023	
	13/08/2025	
	18/08/2025	
7		
	20/07/2025	
	25/00/2025	
8	25/08/2025	
8	27/07/2025	
	21/01/2023	
9	01/09/2025	
	03/09/2025	
10	08/09/2025	
	10/00/202	
	10/09/2025	
	15/00/2025	
11	15/09/2025	
11		

	17/09/2025	
	22/09/2025	
12		
	24/09/2025	