QORVO SCHOLARSHIP AND TRAINING PROGRAM



SPECTIFICATION

hms_timer

Author: Pham Truong Giang
Instructor: Nguyen Huu Quang

Ha Noi, 21/09/2026

MỤC LỤC

1. Design Overview....1
1.1. Tổng quan chức năng....1
1.2. Block Diagram....2
1.3. I/O Table....2
2. Architecture....3
2.1. Detail block diagram....3
2.2. Instance Table....3
3. Detailed Block Description....5
3.1. Block: input_cond (Input Conditioning)....5
3.1.1. Tổng quan....5
3.1.2. I/O Table....5
3.1.3. Logic hoạt động chi tiết....6
3.2. Block: sel_fsm (Select Field FSM)....11
3.2.1. Tổng quan....11
3.2.2. I/O Table....11
3.2.3. Logic hoạt động chi tiết....13
3.3. Block: freq_divider (Frequency Divider)....17
3.3.1. Tổng quan....17
3.3.2. I/O Table....17
3.3.3. Logic hoạt động chi tiết....17
3.4. Block: time_counter (Time Counter + Adjust)....19
3.4.1. Tổng quan....19
3.4.2. I/O Table....19
3.4.3. Logic hoạt động chi tiết....20

DANH MỤC HÌNH VẼ

Hình 1.1: Block Diagram khối hms_timer (khối top level).....2
Hình 2.1: Mô tả kiến trúc tổng quan cho module hms_timer 3
Hình 3.1: Block diagram module input_cond.....5
Hình 3.2: Mô tả chi tiết logic hoạt động của module input_cond.....6
Hình 3.3: Block diagram modue sel_fsm.....11
Hình 3.4: State diagram cho hoạt động của module sel_fms.....14
Hình 3.5: Block diagram module freq_divider 17
Hình 3.6: Block diagram module time_counter.....19
Hình 3.7: Mô tả chi tiết logic hoạt động bên trong khối time_counter . **Error! Bookmark not defined.**
Hình 3.8: Lưu đồ thuật toán phần counter và wrap logic cho second... **Error! Bookmark not defined.**

DANH MỤC BẢNG BIỂU

Bảng 1.1: Ttổng quan tín hiệu input và output khối hms_timer.....2
Bảng 2.1: Tên instance ứng với các module con trong project 3
Bảng 3.1: Tổng quan tín hiệu input và output khối input_cond.....5
Bảng 3.2: Tổng quan input/output cho tầng 1.....6
Bảng 3.3: Tổng quan input/output cho tầng debounce.....7
Bảng 3.4: Tổng quan input/output cho tầng Rising Edge Detector 8
Bảng 3.5: Tổng quan input/output module sel_fsm.....12
Bảng 3.6: Tổng quan input/output module freq_divider.....17
Bảng 3.7: Dữ liệu tính toán tham số.....**Error! Bookmark not defined.**
Bảng 3.8: Tổng quan input/output của module time_counter.....19
Bảng 3.9: Bảng tín hiệu nội bộ dùng trong module time_counter.....20
Bảng 3.10: Ví dụ về hành vi hoạt động khi đếm tăng.....**Error! Bookmark not defined.**
Bảng 3.11: Ví dụ về hành vi hoạt động khi đếm giảm.....**Error! Bookmark not defined.**

1. Design Overview

1.1. Tổng quan chức năng

Module **hms_timer** là bộ đếm thời gian thực hiển thị giờ - phút - giây, hoạt động ở tần số clock 1 MHz với reset bất đồng bộ tích cực mức thấp.

Module thực hiện hai chức năng chính:


Chế độ NORMAL (Free-run counting): Đồng hồ tự động đếm giây, phút, giờ theo thời gian thực. Mỗi giây, giá trị second tăng 1. Khi second đạt 59, nó quay về 0 và nhớ lên giá trị minute. Tương tự, minute nhớ lên hour. Hour wrap tại 23 về 0 (định dạng 24h). Các nút Up và Down không có tác dụng trong chế độ này.

Chế độ chỉnh giờ (Time adjustment): Người dùng giữ nút Select liên tục 3 giây để vào chế độ chỉnh. Khi vào chế độ chỉnh, đồng hồ dừng đếm. Thứ tự chỉnh các trường như sau: SEL_MIN → SEL_HOUR → SEL_SEC. Tại mỗi trường, nút Up tăng giá trị thêm 1, nút Down giảm giá trị đi 1. Khi Up và Down cùng xuất hiện trong 1 chu kỳ clock, Up được ưu tiên. Giá trị chỉ wrap trong trường đang chỉnh, không nhớ sang trường khác (ví dụ: tăng minute từ 59 sẽ wrap về 0 mà hour giữ nguyên).

Nhấn nút Select sẽ chuyển sang trường tiếp theo. Giá trị các trường chỉ được ghi nhận vào đồng hồ khi hoàn thành toàn bộ quy trình chỉnh (SEL_MIN → SEL_HOUR → SEL_SEC → NORMAL). Tại trường cuối cùng (SEL_SEC), nhấn nút Select sẽ xác nhận toàn bộ giá trị đã chỉnh và quay về chế độ NORMAL, đồng hồ đếm tiếp từ giá trị mới.

Nếu tại bất kỳ trạng thái chỉnh nào mà không có thao tác trong 5 giây (timeout), đồng hồ quay về chế độ NORMAL. Toàn bộ giá trị đã chỉnh tại tất cả các trường bị hủy bỏ, đồng hồ đếm tiếp từ giá trị giá trị trước khi vào chế độ chỉnh.

1.2. Block Diagram



Hình 1.1: Block Diagram module hms_timer (khối top level)

1.3. I/O Table


Bảng 1.1: Ttổng quan tín hiệu input và output khối hms_timer

Port	Chiều	Width	Mô tả
clk	Input	1	Tín hiệu clock hệ thống, tần số 1 MHz.
rstn	Input	1	Tín hiệu reset bất đồng bộ, tích cực mức thấp.
sel_in	Input	1	Tín hiệu chọn trường thời gian. Mỗi cạnh lên chuyển trường đang chọn: Hour → Minute → Second → Hour.
up_in	Input	1	Tín hiệu tăng giá trị. Mỗi cạnh lên tăng giá trị trường đang chọn thêm 1.
down_in	Input	1	Tín hiệu giảm giá trị. Mỗi cạnh lên giảm giá trị trường đang chọn đi 1.
h_out	Output	5	Giá trị giờ hiện tại, phạm vi 0–23.
m_out	Output	6	Giá trị phút hiện tại, phạm vi 0–59.
s_out	Output	6	Giá trị giây hiện tại, phạm vi 0–59.

2. Architecture

2.1. Detail block diagram

Module hms_timer gồm 7 sub-module, được instantiate thành 8 instance. Tín hiệu clk và rstn được chia sẻ cho tất cả 8 instance.



Hình 2.1: Tổng quan kiến trúc tổng quan cho module hms_timer

2.2. Instance Table

Bảng 2.1: Tên instance ứng với các module con trong project

Instance Name	Module Name	Mô tả
in_sel_cond	sel_cond	Xử lý tín hiệu nút Select: đồng bộ, debounce, tạo pulse
in_up_cond	up_down_cond	Xử lý tín hiệu nút Up: đồng bộ, debounce, tạo pulse
in_down_cond	up_down_cond	Xử lý tín hiệu nút Down: đồng bộ, debounce, tạo pulse

sel_fsm	sel_fsm	FSM chọn trường: HOUR/ MIN/ SEC
freq_divider	freq_divider	Chia tần 1 MHz → 1 Hz
main_counter	main_counter	Đếm giờ/phút/giây
shadow_counter	shadow_counter	Xử lý logic chế độ điều chỉnh thời gian bằng nút
control_mux	control_mux	Quyết định logic hiển thị ra ngoài giữa 2 bộ đếm main_counter và shadow_counter

Tổng quan về hoạt động của 7 sub-module:

Module **up_down_cond** (input button up/down conditioning) là khối xử lý tín hiệu đầu vào cho cả 3 nút, tương ứng với 3 instance mà ***Bảng 2.1*** đề cập. Tín hiệu nút bấm bản chất là bất đồng bộ với clock và bị rung cơ học (bouncing) hay nhiễu khi nhấn/nhả. Khối này giải quyết cả hai vấn đề thông qua pipeline 3 tầng:

- *Debounce Counter*: Chỉ công nhận sự thay đổi input khi nó giữ ổn định liên tục một thời gian N nhất định, loại bỏ các cạnh giả do rung động cơ học hoặc nhiễu. Trong thiết kế là 10 ms.
- *2-FF Synchronizer*: Đưa tín hiệu bất đồng bộ vào clock domain, giảm xác suất metastability.
- *Rising Edge Detector*: Chuyển tín hiệu dạng level thành 1 pulse đúng 1 chu kỳ clock tại thời điểm rising edge.

Module **sel_cond** về logic hoạt động và hành vi giống với module **up_down_cond** nhưng khác một điểm duy nhất là ngoài hoạt động đã liệt kê, khối còn đưa ra output xử lý việc giữ nút in_sel.

Module **sel_fsm** (Select FSM) là máy trạng thái quản lý trường thời gian đang được chọn để chỉnh. Mỗi khi nhận được sel_pulse, FSM chuyển sang trường tiếp theo.


Module **freq_divider** (Clock Divider): Bộ chia tần số, chuyển clock 1 MHz thành pulse real_time với tần số 1 Hz.

Module **main_counter** là khối xử lý việc đếm thời gian

3. Detailed Block Description

3.1. Block: up_down_cond (Input Button Up/Down Conditioning)

3.1.1. Tổng quan



Hình 3.1: Block diagram module up_down_cond

Module **up_down_cond** là khối xử lý tín hiệu đầu vào từ nút bấm. Tín hiệu nút bấm có 2 vấn đề cần giải quyết: bất đồng bộ với clock domain gây ra metastability và rung cơ học khi nhấn/nhả bouncing tạo nhiều cạnh giả.

Khối giải quyết cả hai vấn đề và chuyển đổi tín hiệu dạng level thành 1 pulse duy nhất mỗi lần nhấn, thông qua pipeline 3 tầng nối tiếp và được sử dụng cho các instance: *in_up_cond*, *in_down_cond*. Cả 2 instance có hành vi giống hệt nhau, chỉ khác kết nối I/O.

3.1.2. I/O Table


Bảng 3.1: Tổng quan tín hiệu input và output khối input_cond

Port	Chiều	Width	Mô tả
clk	Input	1	Clock hệ thống 1 MHz.
rstn	Input	1	Reset bất đồng bộ, tích cực thấp.
raw_in	Input	1	Tín hiệu từ nút bấm — bất đồng bộ với clock, chưa lọc nhiễu.
clk_en_10khz	Input	1	Clock enable 10 kHz từ freq_divider

pulse_out	Output	1	Pulse đã được biến đổi, high đúng 1 chu kỳ clock tại mỗi rising edge.

3.1.3. Logic hoạt động chi tiết

Để xử lý tín hiệu đầu vào cho cả 2 instance là raw_in từ bất đồng bộ với clock domain chuyển đổi tín hiệu dạng level thành 1 pulse duy nhất mỗi lần nhấn, thông qua pipeline 3 tầng nối tiếp:



Hình 3.2: Mô tả chi tiết logic hoạt động của module up_down_cond


Tầng 1: 2-FF Synchronizer

Bảng 3.2: Tổng quan input/output cho tầng 1

Tín hiệu	Chiều	Mô tả
clk	Input	Clock hệ thống
rstn	Input	Reset bất đồng bộ, tích cực thấp
raw_in	Input	Tín hiệu thô từ nút bấm, bất đồng bộ
synced	Output	Tín hiệu đã đồng bộ vào clock domain

Sử dụng 2 flip-flop mắc nối tiếp để đưa tín hiệu bất đồng bộ raw_in vào clock domain. FF1 sample trực tiếp raw_in. FF2 sample output của FF1 sau 1 chu kỳ clock chờ ổn định. Output synced phản ánh raw_in với delay 2 chu kỳ clock, đã an toàn trong clock domain.

Timing diagram của tầng 1:



Tầng 2: Debounce

Parameter:

Parameter	Type	Mặc định	Mô tả
DEBOUNCE	integer	100	Số chu kỳ clock 10kHz liên tục mà input phải giữ ổn định để được công nhận. Mặc định là 10ms.

Internal signals:

Bảng 3.3: Tổng quan input/output cho tầng debounce

Signal	Chiều	Mô tả
clk	Input	Clock hệ thống
rstn	Input	Reset bất đồng bộ, tích cực thấp
synced	Input	Tín hiệu đã đồng bộ từ tầng 1
stabled	Input	Giá trị ổn định hiện tại, đưa quay lại để so sánh với synced
stabled	Output	Giá trị ổn định sau khi debounce

Khối debounce so sánh synced với stabled (hồi tiếp từ chính output) mỗi chu kỳ clock:

Khi synced == stabled: Input chưa thay đổi hoặc đã ổn định. Counter nội bộ reset về 0. stabled giữ nguyên giá trị hiện tại.

Khi synced ≠ stabled: Input đang khác trạng thái ổn định. Counter đếm lên 1 mỗi chu kỳ clock. Nếu trong quá trình đếm mà synced quay lại bằng stabled (do bounce) thì counter bị reset, phải đếm lại từ đầu. Chỉ khi counter đếm đủ 100 chu kỳ clk_en_10khz liên tục thì stabled được cập nhật bằng giá trị synced hiện tại.

output: stabled là tín hiệu dạng level (lên 1 và giữ khi nhấn nút, về 0 và giữ khi nhả nút). Mỗi lần thay đổi trạng thái đều bị trễ 100 chu kì clk_en_10khz chu kì so với synced.

Tầng 3: Rising Edge Detector

Bảng 3.4: Tổng quan input/output cho tầng Rising Edge Detector


Signal	Chiều	Width	Mô tả
clk	Input	1	Clock hệ thống
rstn	Input	1	Reset bất đồng bộ, tích cực thấp.
stabled	Input	1	Tín hiệu ổn định từ tầng 2.
pulse_out	Output	1	Pulse 1 chu kỳ clock tại rising edge của stabled

Gồm 3 phần tử logic theo diagram:

- Flip-flop: Lấy mẫu stabled mỗi cạnh lên clock, tạo ra delay là bản sao stabled bị trễ 1 chu kỳ.
- NOT gate: Đảo delay thành ~delay.
- AND gate: Tổ hợp stabled & ~delay tạo pulse_out.


Kết quả: pulse_out chỉ lên mức high khi stabled = 1 và delay = 0 tức đúng 1 cycle tại thời điểm stabled chuyển từ 0 lên 1.

Timing tầng debounce và tầng rising detector:



3.2. Block: sel_cond (Select Button Conditioning)

3.2.1. Tổng quan



sel_cond là khối xử lý tín hiệu đầu vào từ nút Select. So với nút Up/Down, nút Select cần phân biệt được 2 loại thao tác: short press và long press (giữ 3 giây để vào chế độ chỉnh). Do đó khối này có 2 output: pulse_out cho short press và stable_out cho long press detect.

Được sử dụng 1 lần trong **hms_timer** với instance name: in_sel_cond.

3.2.2. I/O Table

Parameter:

Parameter	Type	Mặc định	Mô tả
DEBOUNCE	integer	100	Số chu kỳ clock 10kHz liên tục mà input phải giữ ổn định để được công nhận. Mặc định là 10ms.


Port:

Tín hiệu	Chiều	Width	Mô tả
clk	Input	1	Clock hệ thống
rstn	Input	1	Reset bất đồng bộ, tích cực thấp.
clk_en_1khz	Input	1	Clock enable 10 kHz từ module freq_divider. Enable cho tầng 2 và tầng 3.

raw_in	Input	1	Tín hiệu từ nút Select, bất đồng bộ và chưa lọc nhiễu.
pulse_out	Output	1	Pulse 1 chu kỳ clock tại rising edge của stabled
stable_out	Output	1	Tín hiệu level đã debounce. Dùng cho sel_fsm để đếm thời gian giữ nút.


3.2.1. Logic hoạt động chi tiết

Hành vi giống với 3 tầng của khối **up_down_cond,** chỉ thêm 1 đường output từ tầng 2 đi ra.




stable_out = stabled — tín hiệu dạng level, high khi giữ nút, low khi nhả.

Timing tầng 1:




Timing tầng debounce và tầng rising detector:



3.3. Block: sel_fsm (Select Field FSM)

3.3.1. Tổng quan



Hình 3.3: Block diagram modue sel_fsm

sel_fsm là máy trạng thái quản lý chế độ hoạt động của đồng hồ. Gồm 4 trạng thái với 2 cơ chế bảo vệ:

Long press detect: Từ NORMAL, phải giữ nút Select liên tục 3 giây mới vào chế độ chỉnh . Short press ở NORMAL bị bỏ qua.

Timeout: Trong chế độ chỉnh, nếu 5 giây không có bất kỳ thao tác nào (sel, up, down), tự động quay về NORMAL.

3.3.2. I/O Table

Parameter:

Parameter	Type	Mặc định	Mô tả
LONG_PRESS_THRESHOLD	integer	30_000	Số cycle 10 kHz giữ nút để vào chế độ chỉnh.
TIMEOUT_THRESHOLD	integer	50_000	Số cycle 10 kHz không hoạt động trước khi timeout.

Port:

Bảng 3.5: Tổng quan input/output module sel_fsm

Port	Chiều	Width	Kết nối	Mô tả
clk	In	1	← top	Clock hệ thống 1 MHz
rstn	In	1	← top	Reset bất đồng bộ, tích cực thấp
clk_en_10khz	In	1	← freq_divider	Clock enable 10 kHz
sel_pulse	In	1	← in_sel_cond	Short press Select — chuyển trường trong chế độ chỉnh
sel_stable	In	1	← in_sel_cond	Level giữ nút Select — đếm 3s long press
up_pulse	In	1	← in_up_cond	Reset timeout counter
down_pulse	In	1	← in_down_cond	Reset timeout counter
fsm_state	Out	2	→ shadow_counter, control_mux	00=NORMAL, 01=SEL_MIN, 10=SEL_HOUR, 11=SEL_SEC
fsm_adjust	Out	1	→ control_mux	Pulse 1 cycle khi chuyển NORMAL sang SEL_MIN. Trigger copy main sang shadow
fsm_confirm	Out	1	→ control_mux	Pulse 1 cycle khi SEL_SEC về NORMAL qua sel_pulse. Trigger load shadow về lại main
fsm_timeout	Out	1	→ control_mux	Pulse 1 cycle khi 5s không hoạt động. Chuyển hiển thị về main, gỡ shadow

Internal signals:

Signal	Width	Mô tả

state	2	Thanh ghi trạng thái hiện tại
counter	16	Counter dùng chung cho long press và timeout.
activity	1	Có hoạt động: sel_pulse

3.3.3. Logic hoạt động chi tiết

Khối sel_fsm hoạt động khi clk_en_10khz = 1. Và với tín hiệu *activity = sel_pulse | up_pulse | down_pulse.*

State encoding:


State	Decode	Mô tả
NORMAL	2'b00	Chế độ đếm bình thường
SEL_MIN	2'b01	Chế độ chỉnh phút
SEL_HOUR	2'b10	Chế độ chỉnh giờ
SEL_SEC	2'b11	Chế độ chỉnh giây

Moduel dùng chung bộ counter vì long press detect chỉ hoạt động ở NORMAL và timeout chỉ hoạt động ngoài NORMAL, 2 chức năng không bao giờ chạy đồng thời

State	Counter phục vụ	Threshold	Khi đạt threshold
NORMAL	Long press detect	30.000 (3s)	Chuyển sang SEL_MIN
SEL_MIN / SEL_HOUR / SEL_SEC	Timeout	50.000 (5s)	Chuyển sang NORMAL

Counter tự reset về 0 khi chuyển trạng thái, sẵn sàng đếm cho chức năng mới.

State diagram:



Hình 3.4: State diagram cho hoạt động của module sel_fms

State: NORMAL

Trạng thái mặc định sau reset, đồng hồ đếm bình thường. Bộ counter phục vụ cho đếm long press detect với THESHOLD = 30000.

Điều kiện	***Hành vi***
sel_stable == 0	counter <= 0 (nút chưa nhấn hoặc đã nhả)
sel_stable == 1 && counter < 29.999	counter <= counter + 1 (đang đếm)
sel_stable == 1 && counter == 29.999	state chuyển sang SEL_MIN, counter <= 0, Phát output fsm_adjust = 1 (1 cycle clk).
sel_pulse == 1	Không có tác dụng trong state này

State: SEL_MIN

Trạng thái báo hiệu vào chế độ chỉnh phút, khối counter phục vụ việc đếm timeout với THRESHOLD = 50000 (5s).

Điều kiện	***Hành vi***

activity == 1	counter <= 0 (có hoạt động, reset timeout)
activity == 0 && counter < 49.999	counter <= counter + 1
activity == 0 && counter == 49.999	state chuyển về NORMAL, counter bị reset
sel_pulse == 1	state chuyển sang SEL_HOUR, reset counter

Khi chuyển về trạng thái NORMAL thì đồng thời tín hiệu fsm_timeout = 1.

State: SEL_HOUR

Trạng thái chỉnh giờ, bộ counter tiếp tục vai trò đếm timeout với THRESHOLD = 50000 (5s).

Điều kiện	***Hành vi***
activity == 1	counter <= 0
activity == 0 && counter < 49.999	counter <= counter + 1
activity == 0 && counter == 49.999	state chuyển về NORMAL, counter bị reset,
sel_pulse == 1	state chuyển đến SEL_SEC, reset counter

Khi chuyển về trạng thái NORMAL thì đồng thời tín hiệu fsm_timeout = 1.

State: SEL_SEC


Trạng thái chỉnh giây, bộ counter tiếp tục vai trò đếm timeout với THRESHOLD = 50000 (5s).

Điều kiện	***Hành vi***
activity == 1	counter <= 0

activity == 0 && counter < 49.999	counter <= counter + 1
activity == 0 && counter == 49.999	state chuyển về NORMAL, counter bị reset,
sel_pulse == 1	state cũng chuyển về NORMAL, reset counter


Khi chuyển về trạng thái NORMAL với sel_pulse == 1 thì output ra khối là fsm_confirm = 1. Còn khi chuyển về trạng thái NORMAL với counter == 49999 (điều kiện timeout) thì output ra khỏi khối là fsm_timeout = 1.

Timing diagram:



3.4. Block: freq_divider (Frequency Divider)

3.4.1. Tổng quan



Hình 3.5: Block diagram module freq_divider

freq_divider là bộ chia tần số, chuyển clock hệ thống 1 MHz thành 2 tín hiệu enable cho các khối phía sau. Sử dụng kiến trúc 2-counter cascade: counter 1 tạo xung 10 kHz, xung này làm enable cho counter 2 tạo xung 1 Hz.

Được sử dụng 1 lần trong hms_timer với instance name: freq_divider.

3.4.2. I/O Table

Port:

Bảng 3.6: Tổng quan input/output module freq_divider

Port	Chiều	Width	Mô tả
clk	Input	1	Clock hệ thống 1 MHz
rstn	Input	1	Reset bất đồng bộ, tích cực thấp
clk_en_10khz	output	1	Pulse 1 cycle mỗi 100 µs
real_time	Output	1	Pulse 1 cycle clock mỗi 1s.

Internal signals:

Signal	Width (bit)	Mô tả
count_10khz	7	Counter 1, đếm 0 → 99.
count_1hz	14	Counter 2, đếm 0 → 9999

3.4.3. Logic hoạt động chi tiết

Counter_10khz: Tạo clk_en_10khz

Được cập nhật mỗi sườn dương của clock hệ thống (1 MHz)

Điều kiện	**Hành vi**
rstn = 0	count_10khz reset về 0
count_10khz == 99	count_10khz reset về 0 đồng thời clk_en_10khz <= 1
count_10khz < 99	count_10khz <= count_10khz + 1, clk_en_10khz <= 0

Counter_1hz: Tạo pulse_1hz

Chạy mỗi posedge clk nhưng chỉ đếm khi clk_en_10khz = 1 (enable từ counter 1).


Điều kiện	**Hành vi**
rstn = 0	count_1hz reset về 0
clk_en_10khz = 0	Giữ nguyên
clk_en_10khz = 1 và count_1hz == 9999	count_1hz <= 0, pulse_1hz <= 1
clk_en_10khz = 1 và count_1hz < 9999	count_1hz <= count_1hz + 1, pulse_1hz <= 0

Khi count_10khz == 9999 và clk_en_10khz == 1, cả pulse_1hz và clk_en_10khz đều active cùng cycle. Điều này đảm bảo main_counter (dùng clk_en_10khz làm enable) luôn bắt được pulse_1hz, không bao giờ miss.

Timing diagram:

3.5. Block: main_counter (Main Time Counter)

3.5.1. Tổng quan



Hình 3.6: Block diagram module mmain_counter

main_counter là bộ đếm thời gian chính của đồng hồ. Khối này phụ trách việc đếm và luôn chạy free-run, không bao giờ dừng, không nhận adjust từ nút bấm.

Chứa 3 thanh ghi nội bộ cho sec (0–59), min (0–59), hour (0–23) với carry chain: sec tràn 59 → carry lên min, min tràn 59 → carry lên hour, hour wrap tại 23 về 0.

Khối hỗ trợ load dữ liệu từ bên ngoài qua load_en và load_data khi user hoàn thành chỉnh giờ (confirm), control_mux nạp giá trị đã chỉnh từ shadow_counter vào main_counter, đồng hồ đếm tiếp từ giá trị mới.

Sử dụng clk_en_10khz làm clock enable. Được sử dụng 1 lần trong hms_timer với instance name: main_counter.

3.5.2. I/O Table

Bảng 3.7: Tổng quan input/output của module time_counter

Port	Chiều	Width	Mô tả
clk	In	1	Clock hệ thống 1 MHz
rstn	In	1	Reset bất đồng bộ, tích cực thấp
clk_en_10khz	In	1	Clock enable 10 kHz từ freq_divider. Logic đếm chỉ thực thi mỗi 100 µs

pulse_1hz	In	1	Pulse 1 Hz từ freq_divider. Trigger mỗi giây
load_en	In	1	Cho phép nạp dữ liệu từ control_mux. Pulse 1 cycle khi confirm
load_data	In	17	Dữ liệu nạp: {hour[4:0], min[5:0], sec[5:0]} từ control_mux
main_hour	Out	5	Giá trị giờ hiện tại (0–23) gửi đến control_mux
main_min	Out	6	Giá trị phút hiện tại (0–59) gửi đến control_mux
main_sec	Out	6	Giá trị giây hiện tại (0–59) gửi đến control_mux

3.5.3. Logic hoạt động chi tiết

Internal signals:

Bảng 3.8: Bảng tín hiệu nội bộ dùng trong module time_counter


Signal	Width	Mô tả
sec	6	Thanh ghi giây (0–59)
min	6	Thanh ghi phút (0–59)
hour	5	Thanh ghi giờ (0–23)
sec_carry	1	Carry từ sec lên min khi sec đạt 59 và có pulse_1hz
min_carry	1	Carry từ min lên hour khi min đạt 59 và có sec_carry

Toàn bộ logic của khối chạy khi có clk_en_10khz = 1. Mỗi cycle 10 kHz, xử lý theo priority:

Priority	Điều kiện	Hành vi
1	rstn = 0	Reset: sec <= 0, min <= 0, hour <= 0
2	load_en = 1	Load: nạp dữ liệu từ load_data
3	pulse_1hz = 1	Free-run: tăng sec, carry chain

4	Không có sự kiện	Giữ nguyên

Chú ý: Nếu load_en (priority 2) và pulse_1hz (piority 3) trùng cycle, load được ưu tiên.



Logic Hình mô tả hoạt động chi tiết của module main_counter theo 4 priority

Priority 1: Reset

Khi có điều kiện reset (rstn = 0), các thanh ghi sec, min, hour đều được reset về 0. Đồng hồ khởi tạo về 00:00:00.

Priority 2: Load

Khi load_en = 1 (module control_mux chỉ phát load_en = 1 trong đúng 1 cycle khi confirm), nạp trực tiếp giá trị mới từ load_data vào 3 thanh ghi:

Thanh ghi	Vị trí bit trong load_data
hour	load_data[16:12]
min	load_data[11:6]
sec	load_data[5:0]

Priority 3: Free-run counting

Khi pulse_1hz = 1 và load_en = 0, xử lý tuần tự 3 tầng:

Tầng 1 — Sec:

Tín hiệu pulse_1hz từ freq_divider là trigger duy nhất khiến sec tăng.

Điều kiện	sec (mới)	sec_carry	Ý nghĩa
sec < 59	sec + 1	0	Tăng bình thường
sec == 59	0	1	Tràn và wrap về 0, carry lên min

Tầng 2 — Min:

Min chỉ thay đổi khi nhận sec_carry = 1 từ tầng 1. Các cycle khác min giữ nguyên.

Điều kiện	min (mới)	min_carry	Ý nghĩa
sec_carry = 0	giữ nguyên	0	Không có carry => không đổi
sec_carry = 1 và min < 59	min + 1	0	Tăng bình thường
sec_carry = 1 và min == 59	0	1	Tràn → wrap về 0, carry lên hour

Tầng 3 — Hour:

Hour chỉ thay đổi khi nhận min_carry = 1 từ tầng 2. Hour wrap tại 23.

Điều kiện	hour (mới)	Ý nghĩa
min_carry = 0	giữ nguyên	Không có carry → không đổi
min_carry = 1 và hour < 23	hour + 1	Tăng bình thường

min_carry = 1 và hour == 23	0	Wrap → sang ngày mới

Priority 4: Không có sự kiện


Khi pulse_1hz = 0 và load_en = 0: cả 3 thanh ghi sec, min, hour giữ ngyên không thay đổi giá trị.

Output

Output là giá trị trực tiếp từ 3 thanh ghi tương ứng được đưa ra ngoài và đi đến module mux_control.

3.6. Block: shadow_counter (Shadow Time Counter)

3.6.1. Tổng quan



shadow_counter là bộ thanh ghi chỉnh giá trị thời gian. Khối này chỉ hoạt động khi đồng hồ ở chế độ chỉnh (fsm_state ≠ NORMAL), dừng khi NORMAL để tiết kiệm power.

shadow_counter không đếm, không nhận pulse_1hz. Khối chỉ thực hiện 2 việc:

Load: Khi vào chế độ chỉnh, nhận giá trị copy từ main_counter qua load_shd_data làm giá trị khởi tạo cho user chỉnh.

Adjust: Nhận up_pulse và down_pulse, tăng/giảm giá trị trường đang chọn (theo fsm_state). Giá trị chỉ wrap trong trường đang chỉnh, không carry/borrow sang trường khác.

Khi nhận được cờ fsm_confirm, khối control_mux lấy output của shadow_counter nạp vào main_counter. Khi nhận được cờ fsm_timeout, shadow_counter bị gỡ bỏ, main_counter tiếp tục hiển thị.

Sử dụng clk_en_10khz làm clock enable. Được sử dụng 1 lần trong hms_timer với instance name: shadow_counter.

3.6.2. I/O Table

Port	Chiều	Width	Kết nối	Mô tả
clk	In	1	← top	Clock hệ thống 1 MHz
rstn	In	1	← top	Reset bất đồng bộ, tích cực thấp
clk_en_10khz	In	1	← freq_divider	Clock enable 10 kHz
fsm_state	In	2	← sel_fsm	Trường đang chỉnh: 01=MIN, 10=HOUR, 11=SEC. Xác định Up/Down tác động trường nào
up_pulse	In	1	← in_up_cond	Tăng giá trị trường đang chọn. Chỉ có tác dụng khi cnt_en_shd = 1
down_pulse	In	1	← in_down_cond	Giảm giá trị trường đang chọn. Chỉ có tác dụng khi cnt_en_shd = 1
load_shd_en	In	1	← control_mux	Cho phép nạp dữ liệu. Pulse 1 cycle khi vào chế độ chỉnh
load_shd_data	In	17	← control_mux	Dữ liệu nạp: {hour[4:0], min[5:0], sec[5:0]} — copy từ main
shd_hour	Out	5	→ control_mux	Giá trị giờ (0–23)
shd_min	Out	6	→ control_mux	Giá trị phút (0–59)
shd_sec	Out	6	→ control_mux	Giá trị giây (0–59)


3.6.3. Logic hoạt động chi tiết

Internal signals:

Signal	Width	Dạng	Mô tả
sec	6	reg	Thanh ghi giây (0–59).
min	6	reg	Thanh ghi phút (0–59).
hour	5	reg	Thanh ghi giờ (0–23).
action	2	wire	Hành động chung từ Up/Down.
sec_adj	2	wire	Hành động cho sec sau khi route theo fsm_state. Chỉ ≠ 00 khi fsm_state = SEL_SEC
min_adj	2	wire	Hành động cho min. Chỉ ≠ 00 khi fsm_state = SEL_MIN
hour_adj	2	wire	Hành động cho hour. Chỉ ≠ 00 khi fsm_state = SEL_HOUR


Toàn bộ logic chạy khi clk_en_10khz = 1 và theo sơ đồ sau:

Priority	Điều kiện	Hành vi	Khi nào xảy ra
1	rstn = 0	Reset: sec <= 0, min <= 0, hour <= 0	Reset hệ thống
2	load_shd_en = 1	Load: nạp dữ liệu từ load_shd_data	Vào chế độ chỉnh
3	Fsm_state ≠ NORMAL và có up/down	Adjust: tăng/giảm trường đang chọn	Khi user nhấn nút
4	cnt_en_shd = 0 hoặc không có up/down	Giữ nguyên	Ở trạng thái NORMAL



Khối 1: fsm decoder

Khối tổ hợp đóng vai trò bộ định tuyến tín hiệu adjust. Dựa vào fsm_state, khối quyết định tín hiệu Up/Down tác động lên trường nào trong 3 trường sec/min/hour.



Khối fsm decoder xử lý theo 2 bước nối tiếp:

Bước 1: Tính toán action từ Up/Down

Do Up được ưu tiên khi cả 2 cùng xuất hiện nên output action sẽ đc mô tả bởi Bảng

up_pulse	down_pulse	action
0	0	00 (giữ)
1	0	01 (+1)
1	1	01 (+1) — Up ưu tiên
0	1	10 (−1)

Bước 2: Đưa tín hiệu action đến từng trường tương ứng theo fsm_state

Chỉ 1 trong 3 output có action, 2 output còn lại = 00

fsm_state	sec_adj	min_adj	hour_adj
NORMAL (00)	00	00	00
SEL_MIN (01)	00	action	00
SEL_HOUR (10)	00	00	action
SEL_SEC (11)	action	00	00

Khi fsm_state = NORMAL, cả 3 output = 00 → bỏ qua Up/Down tự động mà không cần tín hiệu enable riêng

Khối 2: priority mux

Khối tổ hợp đóng vai trò bộ điều khiển hành vi cho 3 thanh ghi sec/min/hour. Dựa vào các tín hiệu điều khiển, khối quyết định hành vi tiếp theo của từng thanh ghi theo thứ tự ưu tiên.

Priority 1: Reset

Khi rstn = 0: tất cả các thanh ghi bị sec/min/hour bị reset về 0.

Priority 2: Load

Khi load_shd_en = 1: Các thanh ghi sẽ nhận giá trị từ load_shd_data

Thanh ghi	**Giá trị**
sec	load_shd_data[5:0]
min	load_shd_data[11:6]
hour	load_shd_data[16:12]

Priority 3: Adjust

Khi không reset, không load, tính giá trị các thanh ghi dựa vào *_adj và giá trị hiện tại (hồi tiếp):

***_adj**	**Hành vi**
00 (giữ)	Các thanh ghi bằng giá trị hiện tại
01 (+1)	Tăng với wrap theo range từng trường
10 (−1)	Giảm với wrap theo range từng trường

Chi tiết wrap:

Trường	**Range**	**Up wrap**	**Down wrap**

sec	0–59	59 → 0	0 → 59
min	0–59	59 → 0	0 → 59
hour	0–23	23 → 0	0 → 23

Khối 3: sec / min / hour Register

Ba thanh ghi tuần tự lưu trữ giá trị thời gian. Mỗi khối lưu 1 trường, hoàn toàn độc lập, không trao đổi tín hiệu với nhau.

Output

Cả 3 output được lấy từ các thanh ghi tương ứng:

```
shd_sec = sec;


shd_min = min;

shd_hour = hour;
```

Chúng được gửi đến khối control_mux và được điều phối để đưa ra ngoài module hms_timer hoặc được cập nhật trở lại main_counter.

3.7. Block: control_mux (Control and Output MUX)

3.7.1. Tổng quan



control_mux là khối điều phối của hms_timer. Khối thực hiện 3 chức năng:

Điều phối load: Phát load_shd_en khi vào chế độ chỉnh (copy dữ liệu từ main sang shadow), phát load_en khi confirm (load dữ liệu shadow quay trở lại main).

Đóng gói dữ liệu: Gộp giá trị {hour, min, sec} từ main_counter thành load_shd_data 17-bit, và từ shadow_counter thành load_data 17-bit.

Chọn hiển thị: Dựa vào fsm_state để quyết định hiển thị main hay shadow ra output.

Khối là logic tổ hợp. Được sử dụng 1 lần trong hms_timer với instance name: control_mux.

3.7.2. I/O Table

Port	Chiều	Width	Kết nối	Mô tả
fsm_state	In	2	← sel_fsm	Trạng thái FSM. Quyết định hiển thị main hay shadow

fsm_adjust	In	1	← sel_fsm	Pulse 1 cycle khi NORMAL sang SEL_MIN. Trigger copy dữ liệu từ main sang shadow
fsm_confirm	In	1	← sel_fsm	Pulse 1 cycle khi hoàn thành chỉnh. Trigger load dữ liệu từ shadow về main
fsm_timeout	In	1	← sel_fsm	Pulse 1 cycle khi timeout. Chỉ chuyển hiển thị, không load (không dùng trong logic — chỉ để tham khảo)
main_hour	In	5	← main_counter	Giá trị giờ bộ chính
main_min	In	6	← main_counter	Giá trị phút bộ chính
main_sec	In	6	← main_counter	Giá trị giây bộ chính
shd_hour	In	5	← shadow_counter	Giá trị giờ đã chỉnh
shd_min	In	6	← shadow_counter	Giá trị phút đã chỉnh
shd_sec	In	6	← shadow_counter	Giá trị giây đã chỉnh
load_en	Out	1	→ main_counter	Enable load main. Pulse 1 cycle khi confirm
load_data	Out	17	→ main_counter	Dữ liệu nạp main = {shd_hour, shd_min, shd_sec}
load_shd_en	Out	1	→ shadow_counter	Enable load shadow. Pulse 1 cycle khi vào chế độ chỉnh
load_shd_data	Out	17	→ shadow_counter	Dữ liệu nạp shadow = {main_hour, main_min, main_sec}
h_out	Out	5	→ top	Hiển thị giờ: NORMAL = main, chỉnh = shadow

m_out	Out	6	→ top	Hiển thị phút
s_out	Out	6	→ top	Hiển thị giây