Summary: Verification Progress					Total Items:	55	Finished:	55	Progress Rate:	100,0%								
Module name		hms_timer (Top-Level Universal Architecture)																
Big item	No	Medium item	No	Small item	Planning Phase						Test Pattern/ SVA Implementation Phase		Execution Phase					
					Description	Expected	Number	Finished	Priority	PIC	Test/Checker File	Task Number/ SVA	Round 1			Round 2		
							55	55					Result	Date	Note	Result	Date	Note
Reset & Clock Management	1	reset_sync async assert behavior	1	1.1.1 Async reset propagation to internal FFs	Mục đích: Kiểm tra khả năng tác động tức thời (asynchronous assert) của reset_sync khi rstn kích hoạt mức thấp. Stimulus: DUT hoạt động bình thường, clk 1 MHz đang chạy; drive rstn = 0 tại thời điểm bất đồng bộ giữa 2 cạnh posedge clk; quét timing offset {0%, 25%, 50%, 75%, 99%} chu kỳ clk.	r_sync_stage1 = 0, r_sync_stage2 = 0, rstn_sync = 0 ngay lập tức mà không cần đợi cạnh posedge clk kế tiếp. Checker: assert property p_reset_state ngay tại chu kỳ sau assert.	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_timer_if.sv	run_tc1_reset_recovery / assert_reset_state	Pass	13/10/2026	Verified 100% async assert without clock dependency			
				1.1.2 Reset distribution to 8 submodules	Mục đích: Connectivity check - xác minh rstn_sync được phân phối đồng bộ tới đúng chân rstn của toàn bộ 8 module con. Stimulus: Đưa DUT về trạng thái khác 0 (s_cnt = 25, m_cnt = 40, h_cnt = 12, mode = ADJ_HOUR, debounce counters != 0); drive rstn = 0.	Toàn bộ 8 submodule nhận reset và đưa toàn bộ thanh ghi trạng thái về 0 ngay sau async assert. Checker: scoreboard snapshot tất cả registers, compare với 0.	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc1_reset_recovery / scoreboard.check_time(0,0,0)	Pass	13/10/2026	All 8 instances cleanly reset to zero			
		reset_sync Sync Deassert	2	1.2.1 2-cycle deassert delay	Mục đích: Xác minh cơ chế giải trừ reset đồng bộ (Synchronous Deassert) sau đúng 2 chu kỳ clock để triệt tiêu vi phạm recovery/removal. Stimulus: Giữ rstn = 0 trong 10 chu kỳ clk; tại thời điểm t cách posedge clk >= 1ns (thỏa setup time), chuyển rstn từ 0 lên 1.	Posedge clk thứ 1: r_sync_stage1 = 1, r_sync_stage2 = 0, rstn_sync = 0. Posedge clk thứ 2: r_sync_stage2 = 1, rstn_sync = 1. Toàn bộ downstream FFs giải trừ reset đồng loạt tại posedge thứ 2.	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv	run_tc1_reset_recovery / driver.reset_dut	Pass	13/10/2026	Exact 2-cycle latency verified			
				1.2.2 Metastability absorption at deassert	Mục đích: Kiểm tra tầng FF thứ 2 của reset_sync hấp thụ trạng thái siêu ổn định nếu cạnh lên rstn vi phạm setup/hold của FF1. Stimulus: Drive cạnh lên của rstn tại các thời điểm vi phạm setup time của FF1 (quét offset 0.1ns, 0.3ns, 0.5ns trước posedge clk).	Ngõ ra r_sync_stage2 (rstn_sync) tại posedge thứ 2 luôn là mức logic xác định {0, 1}, không bao giờ xuất hiện giá trị X hay glitch. Checker: monitor rstn_sync không xuất hiện giá trị X.	1	1	High	Ngo Thai Binh	tb/tb_hms_timer.sv	run_tc9_async_glitch_test	Pass	13/10/2026	Zero metastability escape to core logic			
		Initial state after reset	3	1.3.1 Display = 00:00:00	Mục đích: Xác minh các cổng ra hiển thị thời gian top-level đạt đúng giá trị 00:00:00 ngay sau reset. Stimulus: Kích hoạt rstn = 0 trong 10 chu kỳ clk, deassert rstn, chờ 2 chu kỳ đồng bộ hóa.	h_out == 5'd0, m_out == 6'd0, s_out == 6'd0 ngay sau khi rstn_sync lên 1 và duy trì ổn định đến xung sec_pulse đầu tiên. Checker: assert property p_reset_state.	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_timer_if.sv	run_tc1_reset_recovery / assert_reset_state	Pass	13/10/2026	Initial display 00:00:00 verified			
				1.3.2 FSM = MODE_RUN (2'b00)	Mục đích: Xác minh FSM của mode_controller luôn khởi tạo về trạng thái MODE_RUN (2'b00) sau reset bất kể trạng thái trước đó. Stimulus: Dẫn FSM vào các chế độ chỉnh giờ khác nhau (ADJ_SEC, ADJ_MIN, ADJ_HOUR), sau đó kích hoạt reset bất đồng bộ.	adj_mode == 2'b00 (MODE_RUN); MUX output_switch kết nối trực tiếp bộ đếm nền ra ngõ ra top-level. Checker: scoreboard.check_mode(MODE_RUN).	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc1_reset_recovery / scoreboard.check_mode	Pass	13/10/2026	FSM always resets to MODE_RUN			
				1.3.3 All internal counters = 0	Mục đích: Xác minh tất cả các bộ đếm nội (prescaler, debouncer, edit buffer, real-time counters) đồng loạt về 0. Stimulus: Đưa DUT vào trạng thái hoạt động có nhiều counter khác 0 (r_cnt_1khz=500, r_cnt_1hz=500, timeout_cnt=3, s_cnt=35, m_cnt=20, h_cnt=8); kích hoạt reset.	Toàn bộ thanh ghi bộ đếm nội bộ được xóa về 0 tuyệt đối ngay sau khi rstn_sync tác động. Checker: scoreboard snapshot so sánh toàn bộ counter = 0.	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc1_reset_recovery / scoreboard.check_time	Pass	13/10/2026	All internal counters cleared			
		Reset recovery during operation	4	1.4.1 Reset during free-run counting	Mục đích: Kiểm tra reset tác động khi hệ thống đang chạy đếm tự do thời gian thực không gây treo hay sai lệch chu kỳ kế tiếp. Stimulus: Cho DUT chạy tự do 10 giây; tại thời điểm ngẫu nhiên giữa 2 xung sec_pulse, kích hoạt rstn = 0 trong 100ns; deassert.	Ngõ ra về 00:00:00 ngay lập tức; sau deassert đếm lại từ 00:00:00; xung sec_pulse đầu tiên sau reset xuất hiện sau đúng 1 giây danh định. Checker: scoreboard verify natural progression.	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv	run_tc1_reset_recovery / run_tc2_normal_counting	Pass	13/10/2026	Free-run cleanly restarts from 00:00:00			
				1.4.2 Reset during adjust mode	Mục đích: Kiểm tra reset khi đang trong chế độ điều chỉnh sẽ hủy bỏ toàn bộ bộ đệm chỉnh sửa và không gây xung đột dữ liệu. Stimulus: Vào MODE_ADJ_HOUR, chỉnh buffer thành 12:40:25; bộ đếm nền đang chạy ngầm; kích hoạt rstn = 0.	Bộ đệm chỉnh giờ bị xóa hoàn toàn; FSM về MODE_RUN; hiển thị về 00:00:00; giá trị người dùng chỉnh bị hủy bỏ, không bị nạp vào counter. Checker: probe counter và FSM state.	1	1	High	Ngo Thai Binh	tb/tb_hms_timer.sv	run_tc1_reset_recovery / run_tc13_inactivity_timeout_rollback	Pass	13/10/2026	Uncommitted edit buffer safely discarded			
				1.4.3 Reset during carry chain propagation	Mục đích: Kiểm tra reset xảy ra đúng thời điểm cờ rollover đang kích hoạt không làm xuất hiện trạng thái nửa vời (half-update). Stimulus: Nạp thời gian 23:59:58; chờ đến thời điểm sec_rollover và min_rollover cùng tích cực (23:59:59 chuẩn bị wrap); kích hoạt reset đúng cạnh xung nhịp này.	Không xuất hiện trạng thái bất hợp lệ như [23:59:00] hoặc [hour=24]; toàn bộ 3 trường thời gian đồng loạt về 00:00:00 an toàn. Checker: monitor display mỗi chu kỳ clk.	1	1	High	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_timer_if.sv	run_tc10_midnight_cascade / assert_reset_state	Pass	13/10/2026	Zero carry glitch / half-update			
				1.4.4 Reset during button debounce hold	Mục đích: Kiểm tra reset khi nút bấm đang được giữ giữa chừng sẽ xóa bộ đếm lọc rung phím, không sinh xung sự kiện giả khi nhả reset. Stimulus: Giữ sel_in = 1 trong 15 chu kỳ mẫu (< 20 chu kỳ debounce); kích hoạt reset 10 chu kỳ; deassert reset trong khi vẫn giữ sel_in = 1.	Bộ đếm debouncer bị xóa về 0; sau deassert, hệ thống phải đếm lại đủ 20 chu kỳ mẫu mới phát xung; không sinh xung giả ngay sau reset. Checker: track thời điểm chuyển trạng thái FSM.	1	1	Medium	Ngo Thai Binh	tb/tb_hms_timer.sv	run_tc12_button_debouncer_and_autorepeat	Pass	13/10/2026	Debounce counter cleared cleanly			
				1.4.5 Reset glitch < 1 cycle clk	Mục đích: Xác minh đường reset bất đồng bộ bắt được và phản hồi chính xác với xung nhiễu reset hẹp < 1 chu kỳ clock (< 1 µs). Stimulus: DUT đang hoạt động; drive rstn = 0 trong thời gian {50ns, 100ns, 300ns, 500ns} (< 1000ns) rồi trả về 1.	Cả 2 FF trong reset_sync được clear về 0 ngay lập tức; hệ thống kích hoạt reset hợp lệ và phục hồi an toàn sau 2 chu kỳ clock. Checker: snapshot trước và sau glitch, verify reg = 0.	1	1	Medium	Ngo Thai Binh	tb/tb_hms_timer.sv	run_tc9_async_glitch_test	Pass	13/10/2026	Async clear catches narrow pulses safely			
		clk_prescaler pulse generation	5	1.5.1 Stage 1 1kHz pulse generation (pulse_1khz)	Mục đích: Xác minh bộ chia tần Modulo-1000 tầng 1 tạo xung Clock Enable pulse_1khz chu kỳ 1ms (1000 cycles) và độ rộng đúng 1 cycle clk (1 µs). Stimulus: Cung cấp clk 1 MHz liên tục; giám sát chân pulse_1khz trên giao tiếp nội bộ trong 10 chu kỳ ms.	pulse_1khz tích cực mức cao trong đúng 1 chu kỳ xung nhịp clk mỗi 1000 chu kỳ; tỷ lệ phân tần chính xác 1000:1. Checker: đo khoảng cách cycle giữa các xung liên tiếp.	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_timer_if.sv	run_tc2_normal_counting / vif.pulse_1khz	Pass	13/10/2026	Exact 1ms period, 1-cycle active high			
				1.5.2 Stage 2 1Hz pulse generation (sec_pulse)	Mục đích: Xác minh bộ chia tần Modulo-1000 tầng 2 (kích hoạt bởi pulse_1khz) tạo xung sec_pulse chuẩn 1 Hz với độ rộng đúng 1 cycle clk. Stimulus: Chạy mô phỏng qua nhiều chu kỳ giây; đo khoảng cách giữa các cạnh lên của sec_pulse.	sec_pulse phát xung đơn chu kỳ clk (1 µs) sau mỗi 1000 xung pulse_1khz (1,000,000 chu kỳ clk 1 MHz); độ lệch tần số 0 ppm. Checker: scoreboard cycle compare.	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_timer_if.sv	run_tc2_normal_counting / vif.sec_pulse	Pass	13/10/2026	Exact 1Hz timebase, zero ppm drift			
Button Processing & Debouncing	2	Mechanical Debounce Filtering (1kHz Sampling)	1	2.1.1 Short noise rejection (< 20ms / < 20 ticks)	Mục đích: Xác minh mạch lọc rung phím loại bỏ 100% các xung nhiễu bấm ngắn hơn ngưỡng lọc danh định (20ms ±10%). Stimulus: Bơm xung vào chân up_in với thời gian tích cực 19 chu kỳ mẫu (< 20 pulses threshold); sau đó nhả về 0.	Bộ đếm lọc rung tự động reset về 0 khi phím nhả; không có xung up_pulse nào được phát ra; giá trị thời gian không thay đổi. Checker: scoreboard.check_time(0,0,0).	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc12_button_debouncer_and_autorepeat	Pass	13/10/2026	19-cycle pulse strictly ignored			
				2.1.2 Nominal press acceptance (>= 20ms / 20 ticks)	Mục đích: Xác minh phím bấm giữ ổn định đủ ngưỡng 20ms sẽ được tiếp nhận và phát xung kích hoạt chuẩn xác. Stimulus: Nhấn phím up_in giữ liên tục trong đúng 20 chu kỳ xung mẫu; sau đó nhả phím.	Bộ đếm đạt ngưỡng 20; phát ra duy nhất 1 xung up_pulse tích cực mức cao trong đúng 1 chu kỳ clock 1 MHz; giá trị counter tăng thêm 1. Checker: scoreboard.check_time(0,0,1).	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc12_button_debouncer_and_autorepeat	Pass	13/10/2026	Nominal 20-cycle press accepted			
				2.1.3 Intermediate hold duration (25 ticks)	Mục đích: Kiểm tra thời gian giữ phím nằm giữa 1 và 2 chu kỳ debounce (25 chu kỳ mẫu) vẫn chỉ phát đúng 1 xung duy nhất. Stimulus: Giữ phím up_in trong 25 chu kỳ mẫu; sau đó nhả phím.	Phát đúng 1 xung sự kiện; không phát sinh xung thứ 2; giá trị tăng đúng 1 đơn vị. Checker: scoreboard.check_time(0,0,2).	1	1	High	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc12_button_debouncer_and_autorepeat	Pass	13/10/2026	Single event verified for 25-cycle hold			

				2.1.4 **Single-event long hold (60 ticks / No Auto-Repeat)**	Mục đích: Xác minh khi giữ phím liên tục trong thời gian dài (60 chu kỳ mẫu), hệ thống chỉ phát duy nhất 1 xung sự kiện đầu tiên. Stimulus: Giữ phím up_in liên tục trong 60 chu kỳ xung mẫu (gấp 3 lần ngưỡng debounce).	Chỉ có duy nhất 1 xung up_pulse được phát tại thời điểm đủ 20ms; các chu kỳ tiếp theo bị khóa cho đến khi nhả phím hoàn toàn; giá trị tăng đúng 1. Checker: scoreboard.check_time(0,0,3).	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc12_button_debouncer_and_autorepeat	Pass	13/10/2026	No auto-repeat, single event pulse verified			
		Asynchronous Glitch Immunity & Channel Isolation	2	**2.2.1** **Sub-cycle narrow glitch rejection (< 100ns)**	Mục đích: Xác minh tầng đồng bộ 2-FF ở ngõ vào các nút bấm triệt tiêu hoàn toàn các gai nhiễu điện từ hẹp bắt đồng bộ (< 1 chu kỳ clk). Stimulus: Bơm xung gai nhiễu độ rộng 50 ns (< 1 µs clk) vào chân up_in, sel_in, down_in.	Gai nhiễu bị lọc bỏ hoàn toàn bởi tầng FF đồng bộ hóa và bộ đếm 1kHz; không gây sai lệch trạng thái FSM hay thay đổi dữ liệu thời gian. Checker: scoreboard.check_mode.	1	1	High	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc9_async_glitch_test	Pass	13/10/2026	50ns glitch completely rejected			
				2.2.2 **Multi-channel button independent processing**	Mục đích: Xác minh 3 kênh nút bấm (sel_in, up_in, down_in) hoạt động độc lập, không gây hiện tượng xuyên kênh (cross-talk) logic. Stimulus: Tác động phím trên từng kênh riêng lẻ và xen kẽ nhau với các khoảng trễ ngẫu nhiên.	Mỗi kênh phát xung tương ứng (sel_pulse, up_pulse, down_pulse) độc lập, đúng chu kỳ clock và chuyển tới đúng khối nhận. Checker: monitor 3 xung điều khiển.	1	1	High	Ngo Thai Binh	tb/tb_hms_timer.sv	run_tc11_exhaustive_cross_stimulus	Pass	13/10/2026	Complete channel isolation verified			
Mode Controller FSM & Inactivity Management	3	**4-State Circular FSM Navigation**	1	**3.1.1** **Transition RUN (00) -> ADJ_SEC (01)**	Mục đích: Kiểm tra chuyển đổi từ chế độ chạy thời gian thực sang chế độ chỉnh Giây khi nhấn nút Select. Stimulus: DUT ở MODE_RUN; tác động 1 xung sel_pulse (nhấn phím sel_in đủ 20ms).	FSM chuyển sang MODE_ADJ_SEC (adj_mode == 2'b01); nạp giá trị thời gian thực hiện tại vào bộ đếm chỉnh giờ (r_adj_sec, r_adj_min, r_adj_hour). Checker: scoreboard.check_mode(MODE_ADJ_SEC).	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc3_fsm_navigation / scoreboard.check_mode	Pass	13/10/2026	Transition 00 -> 01 verified			
				3.1.2 **Transition ADJ_SEC (01) -> ADJ_MIN (10)**	Mục đích: Kiểm tra chuyển đổi từ chỉnh Giây sang chỉnh Phút khi nhấn nút Select. Stimulus: DUT ở MODE_ADJ_SEC; tác động 1 xung sel_pulse.	FSM chuyển sang MODE_ADJ_MIN (adj_mode == 2'b10); giữ nguyên giá trị đã chỉnh trong bộ đếm. Checker: scoreboard.check_mode(MODE_ADJ_MIN).	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc3_fsm_navigation / scoreboard.check_mode	Pass	13/10/2026	Transition 01 -> 10 verified			
				3.1.3 **Transition ADJ_MIN (10) -> ADJ_HOUR (11)**	Mục đích: Kiểm tra chuyển đổi từ chỉnh Phút sang chỉnh Giờ khi nhấn nút Select. Stimulus: DUT ở MODE_ADJ_MIN; tác động 1 xung sel_pulse.	FSM chuyển sang MODE_ADJ_HOUR (adj_mode == 2'b11); giữ nguyên giá trị đã chỉnh trong bộ đệm. Checker: scoreboard.check_mode(MODE_ADJ_HOUR).	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc3_fsm_navigation / scoreboard.check_mode	Pass	13/10/2026	Transition 10 -> 11 verified			
				3.1.4 **Transition ADJ_HOUR (11) -> RUN (00) & Load Commit**	Mục đích: Kiểm tra thoát khỏi chu trình điều chỉnh về MODE_RUN và phát xung nạp song song load_en để ghi nhận thời gian mới. Stimulus: DUT ở MODE_ADJ_HOUR; tác động 1 xung sel_pulse.	FSM chuyển về MODE_RUN (adj_mode == 2'b00); phát ra xung load_en đúng 1 chu kỳ clock; toàn bộ 3 counter nền nạp giá trị từ bộ đệm. Checker: scoreboard.check_mode(MODE_RUN) & check_time.	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc3_fsm_navigation / run_tc10_midnight_cascade	Pass	13/10/2026	Transition 11 -> 00 with load_en commit			
		Inactivity Timeout (5s) & Automatic Rollback	2	**3.2.1** **Inactivity timeout 5s trigger & discard buffer**	Mục đích: Kiểm tra tính năng tự động thoát chế độ chỉnh giờ và hủy bỏ thay đổi nếu không có thao tác phím sau 5 giây. Stimulus: Vào MODE_ADJ_SEC chỉnh giây 25; vào ADJ_MIN chỉnh phút 40; vào ADJ_HOUR chỉnh giờ 12; sau đó không bấm phím trong 5 giây thực.	Sau 5 giây đếm bởi sec_pulse, FSM tự động trở về MODE_RUN; load_en giữ ở mức 0; bộ hiển thị chuyển về bộ đếm nền; thay đổi bị hủy. Checker: scoreboard verify time = 00:00:41.	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc13_inactivity_timeout_rollback	Pass	13/10/2026	Auto-exit after 5s, edit buffer discarded			
				3.2.2 **Inactivity timeout keep-alive activity reset**	Mục đích: Xác minh mỗi khi người dùng thao tác phím (UP/DOWN/SEL) trong khoảng thời gian < 5s, bộ đếm timeout 5s sẽ được reset lại từ đầu. Stimulus: Vào MODE_ADJ_SEC, chỉnh giây lên 10; chờ 3 giây (< 5s); bấm nút UP để chỉnh giây lên 11; tiếp tục chờ thêm 3 giây (< 5s).	FSM vẫn duy trì ổn định ở MODE_ADJ_SEC; sau đó bấm tiếp SEL để commit, giá trị 11 giây được ghi nhận thành công vào bộ đếm nền. Checker: scoreboard.check_mode & check_time.	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc14_inactivity_keepalive	Pass	13/10/2026	Timeout timer reset on activity, state retained			
		Button Press Conflict & Inactive State Immunity	3	**3.3.1** **Simultaneous UP + DOWN conflict resolution**	Mục đích: Xác minh cơ chế xử lý xung đột khi người dùng nhấn đồng thời cả nút UP và DOWN trong chế độ chỉnh giờ. Stimulus: DUT ở MODE_ADJ_MIN (phút = 15); kích hoạt đồng thời cả up_in và down_in tại cùng chu kỳ clock.	Bộ đệm giữ nguyên giá trị hiện tại (phút = 15); không tăng, không giảm, không xuất hiện trạng thái race condition. Checker: scoreboard.check_time(0,15,0).	1	1	High	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc8_simultaneous_press	Pass	13/10/2026	Value held strictly at 15 upon conflict			
				3.3.2 **Inactive button immunity in MODE_RUN**	Mục đích: Xác minh các nút UP, DOWN và tổ hợp UP+DOWN bị vô hiệu hóa hoàn toàn khi hệ thống đang ở chế độ MODE_RUN. Stimulus: DUT ở MODE_RUN; bấm các nút up_in, down_in và up_in + down_in.	Hệ thống bỏ qua hoàn toàn các thao tác này; không gây ảnh hưởng tới quá trình đếm thời gian thực; FSM giữ nguyên MODE_RUN. Checker: scoreboard.check_mode(MODE_RUN).	1	1	High	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc11_exhaustive_cross_stimulus	Pass	13/10/2026	Buttons completely ignored in MODE_RUN			
Edit Buffers & Display Multiplexing	4	**Second Adjustment Buffer**	1	**4.1.1** **Second increment (Up) & wrap 59 -> 00**	Mục đích: Kiểm tra chức năng tăng giây và quay vòng (wrap-around) từ 59 về 00 trên bộ đệm r_adj_sec. Stimulus: Tại MODE_ADJ_SEC, giá trị ban đầu là 59; bấm nút UP.	adj_sec chuyển từ 59 về 00; s_out hiển thị 00. Checker: scoreboard.check_time(0,0,0).	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc4_second_adjustment	Pass	13/10/2026	Increment & wrap 59 -> 00 verified			
				4.1.2 **Second decrement (Down) & wrap 00 -> 59**	Mục đích: Kiểm tra chức năng giảm giây và quay vòng từ 00 về 59 trên bộ đệm r_adj_sec. Stimulus: Tại MODE_ADJ_SEC, giá trị ban đầu là 00; bấm nút DOWN.	adj_sec chuyển từ 00 về 59; s_out hiển thị 59. Checker: scoreboard.check_time(0,0,59).	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc4_second_adjustment	Pass	13/10/2026	Decrement & wrap 00 -> 59 verified			
		Minute Adjustment Buffer	2	**4.2.1** **Minute increment (Up) & wrap 59 -> 00**	Mục đích: Kiểm tra chức năng tăng phút và quay vòng từ 59 về 00 trên bộ đệm r_adj_min. Stimulus: Tại MODE_ADJ_MIN, giá trị ban đầu là 59; bấm nút UP.	adj_min chuyển từ 59 về 00; m_out hiển thị 00. Checker: scoreboard.check_time(0,0,0).	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc5_minute_adjustment	Pass	13/10/2026	Increment & wrap 59 -> 00 verified			
				4.2.2 **Minute decrement (Down) & wrap 00 -> 59**	Mục đích: Kiểm tra chức năng giảm phút và quay vòng từ 00 về 59 trên bộ đệm r_adj_min. Stimulus: Tại MODE_ADJ_MIN, giá trị ban đầu là 00; bấm nút DOWN.	adj_min chuyển từ 00 về 59; m_out hiển thị 59. Checker: scoreboard.check_time(0,59,0).	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc5_minute_adjustment	Pass	13/10/2026	Decrement & wrap 00 -> 59 verified			
		Hour Adjustment Buffer	3	**4.3.1** **Hour increment (Up) & wrap 23 -> 00**	Mục đích: Kiểm tra chức năng tăng giờ và quay vòng từ 23 về 00 trên bộ đệm r_adj_hour. Stimulus: Tại MODE_ADJ_HOUR, giá trị ban đầu là 23; bấm nút UP.	adj_hour chuyển từ 23 về 00; h_out hiển thị 00. Checker: scoreboard.check_time(0,0,0).	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc6_hour_adjustment	Pass	13/10/2026	Increment & wrap 23 -> 00 verified			
				4.3.2 **Hour decrement (Down) & wrap 00 -> 23**	Mục đích: Kiểm tra chức năng giảm giờ và quay vòng từ 00 về 23 trên bộ đệm r_adj_hour. Stimulus: Tại MODE_ADJ_HOUR, giá trị ban đầu là 00; bấm nút DOWN.	adj_hour chuyển từ 00 về 23; h_out hiển thị 23. Checker: scoreboard.check_time(23,0,0).	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc6_hour_adjustment	Pass	13/10/2026	Decrement & wrap 00 -> 23 verified			
		Adjustment Rollover Isolation Gating	4	**4.4.1** **Second wrap does not cascade to Minute buffer**	Mục đích: Xác minh khi điều chỉnh giây quay vòng 59 -> 00, cờ tràn bị khóa (gated), không làm tăng phút trong bộ đệm. Stimulus: Tại MODE_ADJ_SEC, chỉnh giây từ 59 sang 00; quan sát trường phút adj_min.	Trường phút giữ nguyên giá trị không đổi; cờ tràn bị cô lập 100%. Checker: scoreboard.check_time(0,0,0).	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc7_rollover_isolation	Pass	13/10/2026	Minute isolated during second wrap			
				4.4.2 **Minute wrap does not cascade to Hour buffer**	Mục đích: Xác minh khi điều chỉnh phút quay vòng 59 -> 00, không làm tăng giờ trong bộ đệm. Stimulus: Tại MODE_ADJ_MIN, chỉnh phút từ 59 sang 00; quan sát trường giờ adj_hour.	Trường giờ giữ nguyên giá trị không đổi; cờ tràn bị cô lập 100%. Checker: scoreboard.check_time(0,0,0).	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc7_rollover_isolation	Pass	13/10/2026	Hour isolated during minute wrap			

		Display Output Switch Multiplexing (output_switch)	5	**4.5.1** **Real-Time Display Routing in MODE_RUN**	Mục đích: Xác minh bộ ghép kênh output_switch kết nối trực tiếp các ngõ ra của bộ đếm nền thời gian thực (s_cnt, m_cnt, h_cnt) ra cổng ngoài. Stimulus: DUT ở MODE_RUN; quan sát ngõ ra khi các bộ đếm nền tăng.	h_out == h_cnt, m_out == m_cnt, s_out == s_cnt không có độ trễ chu kỳ xung nhịp. Checker: scoreboard so sánh h_out/m_out/s_out với golden reference.	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc2_normal_counting	Pass	13/10/2026	Background counters mapped to outputs			
				4.5.2 **Edit Buffer Display Routing in MODE_ADJ_***	Mục đích: Xác minh trong các chế độ chỉnh sửa, output_switch lập tức chuyển hướng hiển thị từ bộ đệm chỉnh giờ ra ngõ ngoài. Stimulus: DUT chuyển qua lại giữa các chế độ MODE_ADJ_SEC, MODE_ADJ_MIN, MODE_ADJ_HOUR; thay đổi giá trị bộ đệm.	Ngõ ra phản ánh ngay lập tức giá trị trong bộ đệm chỉnh sửa tương ứng; không bị trễ hay sinh xung nhiễu (glitch-free). Checker: probe output switch.	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc4_second_adjustment / run_tc5_minute_adjustment	Pass	13/10/2026	Instantaneous glitch-free MUX switching			
Real-Time Counters & Cascade Rollover	5	**Continuous Zero-Drift Counting**	1	**5.1.1** **Second counter natural progression (0..59)**	Mục đích: Xác minh bộ đếm giây Modulo-60 đếm tuần tự từ 0 đến 59 theo từng xung sec_pulse. Stimulus: Quan sát bộ đếm trong 10 xung giây liên tục ở chế độ MODE_RUN.	s_cnt tăng tuần tự +1 mỗi khi có xung sec_pulse; độ chính xác tuyệt đối. Checker: scoreboard.check_time mỗi giây.	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc2_normal_counting	Pass	13/10/2026	Modulo-60 natural progression verified			
				5.1.2 **Second-to-Minute Carry Cascade (sec_rollover)**	Mục đích: Xác minh cờ sec_rollover tích cực đúng 1 chu kỳ clock khi s_cnt == 59 và có xung sec_pulse, kích hoạt bộ đếm phút tăng 1. Stimulus: Cho bộ đếm giây đếm đến 59; cấp xung sec_pulse tiếp theo.	sec_rollover tích cực mức cao trong đúng 1 chu kỳ clk đồng thời với sec_pulse; s_cnt quay về 0; m_cnt tăng lên 1. Checker: assert_sec_rollover_sync.	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_timer_if.sv	run_tc2_normal_counting / assert_sec_rollover_sync	Pass	13/10/2026	Synchronous sec_rollover cascade verified			
				5.1.3 **Minute-to-Hour Carry Cascade (min_rollover)**	Mục đích: Xác minh cờ min_rollover tích cực đúng 1 chu kỳ clock khi m_cnt == 59 và có sec_rollover, kích hoạt bộ đếm giờ tăng 1. Stimulus: Nạp thời gian m_cnt = 59, s_cnt = 59; chờ xung sec_pulse tiếp theo.	min_rollover tích cực đúng 1 chu kỳ clk; m_cnt về 0; h_cnt tăng 1. Checker: assert_min_rollover_sync.	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_timer_if.sv	run_tc10_midnight_cascade / assert_min_rollover_sync	Pass	13/10/2026	Synchronous min_rollover cascade verified			
				5.1.4 **Zero-Drift persistence during adjustment menu**	Mục đích: Xác minh bộ đếm nền thời gian thực tiếp tục chạy ngầm chính xác trong khi người dùng đang ở trong menu chỉnh sửa mà không bị tạm dừng hay trôi thời gian. Stimulus: Vào chế độ chỉnh sửa trong 41 giây; sau đó để timeout tự hủy; kiểm tra thời gian hiển thị trở lại.	Sau 41 giây thao tác, khi trở về MODE_RUN, bộ đếm nền hiển thị chính xác 00:00:41; không bị mất bất kỳ giây nào. Checker: scoreboard verify time = 00:00:41.	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc13_inactivity_timeout _rollback	Pass	13/10/2026	Zero drift: background time perfectly tracked			
		Midnight 23:59:59 Full Cascade Rollover	2	**5.2.1** **23:59:59 to 00:00:00 full cascade wrap-around**	Mục đích: Xác minh chu trình tràn toàn phần qua nửa đêm từ 23:59:59 sang 00:00:00 của toàn bộ 3 tầng bộ đếm. Stimulus: Thiết lập thời gian ban đầu 23:59:58 qua bộ đệm; chuyển sang MODE_RUN; cấp 2 xung sec_pulse liên tiếp.	Xung 1: thời gian đạt 23:59:59. Xung 2: cả 3 bộ đếm cùng tràn và trở về đúng 00:00:00; không có bất kỳ trạng thái tràn sai như 24:00:00 hay glitch. Checker: scoreboard.check_time(0,0,0) & assert_h_out_range.	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_timer_if.sv	run_tc10_midnight_cascade / assert_h_out_range	Pass	13/10/2026	Midnight rollover 23:59:59 -> 00:00:00 passed			
		Synchronous Parallel Load & Commit (load_en)	3	**5.3.1** **Parallel load commit on all 3 counters**	Mục đích: Xác minh khi người dùng hoàn tất chỉnh sửa (ADJ_HOUR -> RUN), xung load_en được phát và nạp đồng thời toàn bộ 3 trường thời gian mới vào 3 counter nền. Stimulus: Chỉnh thời gian trong bộ đệm thành 23:59:58; bấm phím SEL để chuyển về RUN.	load_en tích cực đúng 1 chu kỳ clk; s_cnt nạp 58, m_cnt nạp 59, h_cnt nạp 23 đồng thời trong cùng 1 chu kỳ xung nhịp. Checker: scoreboard.check_time(23,59,58).	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv tb/hms_scoreboard.sv	run_tc10_midnight_cascade / run_tc14_inactivity_keepalive	Pass	13/10/2026	Simultaneous 3-counter parallel load verified			
				5.3.2 **Rollover inhibition during load_en**	Mục đích: Xác minh tín hiệu load_en khóa cờ tràn (sec_rollover = 0, min_rollover = 0) để tránh hiện tượng nạp đè gây cờ tràn giả mạo. Stimulus: Nạp thời gian có giây = 59 vào thời điểm có xung sec_pulse và load_en = 1.	Cờ sec_rollover bị khóa ở mức 0 nhờ điều kiện ~load_en; bộ đếm phút không bị tăng sai lệch. Checker: monitor sec_rollover khi load_en = 1.	1	1	High	Ngo Thai Binh	tb/tb_hms_timer.sv	run_tc10_midnight_cascade	Pass	13/10/2026	Rollover inhibited during load commit			
Top Integration & Formal SVA Verification	6	**Structural Harness & Clock Domain Integrity**	1	**6.1.1** **Pure structural interconnect verification (0 Glue Logic)**	Mục đích: Xác minh top-level module hms_timer.sv hoàn toàn là kết nối thuần túy (structural harness), không chứa logic rời rạc hay always gán giá trị. Stimulus: Kiểm tra cấu trúc RTL và netlist tổng hợp của hms_timer.sv.	0 câu lệnh always, 0 câu lệnh assign logic tính toán; 100% cổng kết nối trực tiếp giữa các module con. Checker: Verilator lint & RTL inspection.	1	1	High	Ngo Thai Binh	rtl/hms_timer.sv	lint / Structural Netlist Inspection	Pass	13/10/2026	Pure structural harness confirmed			
				6.1.2 **Single 1MHz master clock synchronous domain**	Mục đích: Xác minh thiết kế hoạt động trên một miền xung nhịp 1MHz duy nhất, triệt tiêu hoàn toàn nguy cơ Clock Domain Crossing (CDC). Stimulus: Kiểm tra cây xung nhịp và báo cáo phân tích thời gian tĩnh (STA) trong OpenLane 2.	Tất cả các thanh ghi chỉ nhận 1 nguồn clock clk; phân phối xung nhịp an toàn, zero hold violations. Checker: STA timing report.	1	1	Critical	Ngo Thai Binh	tb/tb_hms_timer.sv	run_tc1_reset_recovery / STA Timing Check	Pass	13/10/2026	Single clock domain, zero CDC risks			
		SystemVerilog Assertions (SVA) Formal Checks	2	**6.2.1** **Seconds Output Range SVA (assert_s_out_range)**	Mục đích: Xác minh cổng ra s_out luôn nằm trong dải hợp lệ 0..59 tại mọi chu kỳ clock sau reset. Stimulus: Toàn bộ 14 bài kiểm tra chức năng và kích thích ngẫu nhiên.	SVA assertion p_s_out_range luôn PASS (100%), không có vi phạm giá trị > 59. Checker: assert property (s_out <= 6'd59).	1	1	Critical	Ngo Thai Binh	tb/hms_timer_if.sv	assert_s_out_range	Pass	13/10/2026	100% SVA passed across all 14 TCs			
				6.2.2 **Minutes Output Range SVA (assert_m_out_range)**	Mục đích: Xác minh cổng ra m_out luôn nằm trong dải hợp lệ 0..59 tại mọi chu kỳ clock sau reset. Stimulus: Toàn bộ 14 bài kiểm tra chức năng.	SVA assertion p_m_out_range luôn PASS (100%), không có vi phạm giá trị > 59. Checker: assert property (m_out <= 6'd59).	1	1	Critical	Ngo Thai Binh	tb/hms_timer_if.sv	assert_m_out_range	Pass	13/10/2026	100% SVA passed across all 14 TCs			
				6.2.3 **Hours Output Range SVA (assert_h_out_range)**	Mục đích: Xác minh cổng ra h_out luôn nằm trong dải hợp lệ 0..23 tại mọi chu kỳ clock sau reset. Stimulus: Toàn bộ 14 bài kiểm tra chức năng.	SVA assertion p_h_out_range luôn PASS (100%), không có vi phạm giá trị > 23. Checker: assert property (h_out <= 5'd23).	1	1	Critical	Ngo Thai Binh	tb/hms_timer_if.sv	assert_h_out_range	Pass	13/10/2026	100% SVA passed across all 14 TCs			
				6.2.4 **Synchronous Reset State Clear SVA (assert_reset_state)**	Mục đích: Xác minh ngõ ra h_out, m_out, s_out đồng loạt bằng 0 ngay chu kỳ sau khi rstn_sync tích cực mức thấp. Stimulus: Tất cả các chuỗi kích hoạt reset trong mô phỏng.	SVA assertion p_reset_state luôn PASS (100%). Checker: assert property ((!rstn_sync) |=> (s_out==0 && m_out==0 && h_out==0)).	1	1	Critical	Ngo Thai Binh	tb/hms_timer_if.sv	assert_reset_state	Pass	13/10/2026	100% SVA passed across all resets			
				6.2.5 **Rollover Synchronization SVA (assert_sec/min_rollover_sync)**	Mục đích: Xác minh cờ sec_rollover chỉ được phép tích cực khi có sec_pulse, và min_rollover chỉ tích cực khi có sec_rollover. Stimulus: Các chu trình đếm và tràn cascade tự nhiên.	Cả hai SVA assertion luôn PASS (100%), loại bỏ hoàn toàn khả năng phát sinh cờ tràn giả mạo. Checker: assert_sec_rollover_sync & assert_min_rollover_sync.	1	1	Critical	Ngo Thai Binh	tb/hms_timer_if.sv	assert_sec_rollover_sync / assert_min_rollover_sync	Pass	13/10/2026	100% SVA passed, zero spurious carry			
		Functional Coverage Closure	3	**6.3.1** **FSM Modes & Transitions Coverage (100%)**	Mục đích: Đảm bảo độ bao phủ 100% tất cả 4 trạng thái FSM và toàn bộ các chuyển đổi trạng thái hợp lệ. Stimulus: Chạy trọn vẹn bộ test sequence TC1..TC14.	Coverage bin đạt 100.00% (4/4 states, 5/5 transitions). Checker: coverage.report_coverage().	1	1	High	Ngo Thai Binh	tb/hms_coverage.sv	fsm_mode_cg	Pass	13/10/2026	100.00% FSM Coverage reached			
				6.3.2 **Time Ranges & Boundary Values Coverage (100%)**	Mục đích: Đảm bảo độ bao phủ các giá trị biên (0, min, max, wrap) trên cả 3 trường Giờ, Phút, Giây. Stimulus: Chạy các bài kiểm tra TC4, TC5, TC6, TC10.	Coverage bin đạt 100.00% cho mọi miền giá trị. Checker: coverage.report_coverage().	1	1	High	Ngo Thai Binh	tb/hms_coverage.sv	time_boundary_cg	Pass	13/10/2026	100.00% Boundary Coverage reached			
				6.3.3 **Stimulus & Cross Coverage (>90%)**	Mục đích: Kiểm tra độ bao phủ chéo giữa trạng thái FSM và thao tác nút bấm ngoại vi. Stimulus: Chạy bài kiểm tra toàn diện TC11.	Cross coverage đạt trên 90% (thực tế đạt 90.18%). Checker: coverage.report_coverage().	1	1	Medium	Ngo Thai Binh	tb/hms_coverage.sv	stimulus_cross_cg	Pass	13/10/2026	90.18% Cross Coverage achieved			