

# Báo cáo TN KTS - Kỹ thuật số

Kỹ thuật lập trình (Trường Đại học Công nghệ Thành phố Hồ Chí Minh)

# ĐẠI HỌC BÁCH KHOA TP. HỒ CHÍ MINH TRƯỜNG ĐẠI HỌC BÁCH KHOA



# BÁO CÁO THÍ NGHIỆM KỸ THUẬT SỐ

GVHD: Nguyễn Phan Hải Phú

Lóp: L10

SVTH: Nguyễn Phúc Bảo Nguyên

MSSV: 2111876

Tp. Hồ Chí Minh, năm 2022.



# MỤC LỤC

# LAB 1: CÁC CỔNG LOGIC VÀ IC CHỨC NĂNG CƠ BẢN

Họ và tên: Nguyễn Phúc Bảo Nguyên	Lớp TN: L10
MSSV: 2111876	Ngày: 20/09/2022

#### I. MỤC TIÊU:

- Nắm được cách sử dụng kit thí nghiệm, phần mềm lập trình.
- Nắm được cách khảo sát và thiết kế hàm boolean sử dụng các cổng logic.
- Nắm được quy trình mô tả phần cứng trên FPGA.

## II. THÍ NGHIỆM:

#### THÍ NGHIỆM 1

Mục tiêu: Nắm được cách khảo sát hàm boolean sử dụng các cổng logic.


<u>Yêu cầu:</u> Sinh viên thực hiện khảo sát hoạt động của hàm  $f(x, y, z) = \overline{x}$ .  $y + y\overline{z}$  và điền các kết quả khảo sát vào **Bảng 1.1** theo hướng dẫn ở mục **Kiểm tra**.

		0	0	•	
X	у	Z	f	f <sub>Test</sub>	f <sub>nand</sub>
0	0	0	0	0	0
0	0	1	1	1	1
0	1	0	1	1	1
0	1	1	1	1	1
1	0	0	0	0	0
1	0	1	1	1	1
1	1	0	0	0	0
1	1	1	0	0	0


Bảng 1.1: Kết quả khảo sát hoạt động của hàm boolean.

#### Kiểm tra:


- ightharpoonup Sinh viên tiến hành thay các giá trị của x, y, z vào hàm  $f(x, y, z) = \overline{x}. y + \overline{yz}$  đã cho, điền kết quả vào cột **f** của **Bảng 1.1**.
- ➤ Sinh viên tiến hành vẽ sơ đồ nguyên lý của mạch cần thiết kế. Ghi rõ chân của IC.




ightharpoonup Sinh viên tiến hành lắp mạch và khảo sát hoạt động của hàm, ghi kết quả vào cột  $f_{Test}$  của **Bảng 1.1**.




➤ Thực hiện hàm boolean trên chỉ sử dụng cổng NAND 2 ngõ vào, cần sử dụng bao nhiêu cổng NAND? Tại sao?



➤ Sinh viên tiến hành vẽ sơ đồ nguyên lý của mạch cần thiết kế (toàn NAND).



ightharpoonup Sinh viên tiến hành lắp lại mạch và thực hiện với hàm chỉ sử dụng cổng NAND. Kết quả kiểm tra điền vào cột  $f_{nand}$  của **Bảng 1.1**.



#### THÍ NGHIỆM 2

Mục tiêu: Nắm được cách khảo sát hàm boolean sử dụng các cổng logic.

<u>Yêu cầu:</u> Sinh viên thực hiện khảo sát hoạt động của hàm được cho bởi **Bảng 1.2** và điền các kết quả khảo sát vào **Bảng 1.2** theo hướng dẫn ở mục **Kiểm tra**.


		,	$\mathcal{C}$		•
X	y	Z	f	$f_{Test}$	$f_{nor}$
0	0	0	0	0	0
0	0	1	1	1	1
0	1	0	0	0	0
0	1	1	1	1	1
1	0	0	0	0	0
1	0	1	0	0	0
1	1	0	1	1	1
1	1	1	0	0	0

Bảng 1.2: Kết quả khảo sát hoạt động của hàm boolean.


#### <u>Kiểm tra:</u>

- ightharpoonup Viết biểu thức ngỗ f theo các ngỗ vào x, y, z:  $f = \bar{x}z + xy\bar{z}$
- ➤ Sinh viên tiến hành vẽ sơ đồ nguyên lý của mạch cần thiết kế. Ghi rõ chân của IC.







ightharpoonup Sinh viên tiến hành lắp mạch và khảo sát hoạt động của hàm, ghi kết quả vào cột  $\mathbf{f}_{\mathsf{Test}}$  của **Bảng 1.2**.



- ➤ Thực hiện hàm boolean trên chỉ sử dụng cổng NOR 2 ngõ vào, cần sử dụng bao nhiêu cổng NOR? Tại sao?
- => Cần sử dụng 9 cổng NOR, trong đó có 3 cổng NOR có công dụng như cổng NOT
- ➤ Sinh viên tiến hành vẽ sơ đồ nguyên lý của mạch cần thiết kế (toàn NOR).




ightharpoonup Sinh viên tiến hành lắp lại mạch và thực hiện với hàm chỉ sử dụng cổng NOR. Kết quả kiểm tra điền vào cột  $\mathbf{f_{nor}}$  của **Bảng 1.2**.



#### THÍ NGHIỆM 3

Mục tiêu: Nắm được cách khảo sát hàm boolean sử dụng các cổng logic.

<u>Yêu cầu:</u> Sinh viên thực hiện khảo sát hoạt động của hàm được cho bởi Hình 3 và điền các kết quả khảo sát vào Bảng 3 theo hướng dẫn ở mục Kiểm tra.



Hình 1.14: Hàm Boolean của thí nghiệm 3.


X	у	Z	F1	F2
0	0	0	0	0
0	0	1	1	1
0	1	0	1	1
0	1	1	1	1
1	0	0	1	1
1	0	1	1	1
1	1	0	1	1
1	1	1	1	1

Bảng 1.3: Kết quả khảo sát.


## <u>Kiểm tra:</u>

- ➤ Sinh viên tiến hành lắp mạch và khảo sát hoạt động của hàm, ghi kết quả vào cột F1 của **Bảng 1.3**.
- ➤ Sinh viên tiến hành vẽ sơ đồ nguyên lý của mạch cần thiết kế. Ghi rõ chân của IC.






➤ Chèn hình chụp minh chứng sinh viên đã lắp xong mạch hoặc xác nhận của GVHD:




➤ Sinh viên tiến hành rút gọn hàm đã cho ở Hình 1.14 và vẽ lại mạch logic mô tả hàm boolean đã cho. Sinh viên tiến hành lắp mạch và khảo sát hoạt động của hàm, ghi kết quả vào cột F2 ở Bảng 1.3.


#### Rút gọn hàm:



Sinh viên tiến hành vẽ sơ đồ nguyên lý của mạch cần thiết kế. Ghi rõ các IC cần sử dụng.



> Chèn hình chụp minh chứng sinh viên đã lắp xong mạch hoặc xác nhận của GVHD:



➤ Từ kết quả thí nghiệm, sinh viên rút ra nhận xét.

#### THÍ NGHIỆM 4


<u>Muc tiêu:</u> Nắm được cách thức sử dụng các IC chức năng để thực hiện hàm boolean. <u>Yêu cầu:</u> Sinh viên thực hiện thiết kế hàm boolean  $f(x, y, z) = \sum (2,3,5,7)$  sử dụng IC chức năng 74LS151 và các cổng logic cần thiết. Kết quả khảo sát điền vào **Bảng 1.4** theo hướng dẫn ở mục **Kiểm tra**.

X	y	Z	f	$f_{Test}$
0	0	0	0	0
0	0	1	0	0
0	1	0	1	1
0	1	1	1	1
1	0	0	0	0
1	0	1	1	1
1	1	0	0	0
1	1	1	1	1

Bảng 1.4: Kết quả khảo sát hoạt động của hàm boolean.

Sơ đồ kết nối và bảng hoạt động của 74LS151:

#### **Connection Diagram**



#### **Function Table**

	1	Outp	outs		
	Select		Strobe	Y	w
C	В	Α	s	-	7.
X	×	×	н	L	Н
L	L	L	L	D0	DO
L	L	Н	L	D1	D1
L	H	L	L	D2	D2
L	н	н	L	D3	D3
Н	L	L	L	D4	D4
H	L	Н	L	D5	D5
Н	н	L	L	D6	D6
H	H	Н	L	D7	D7

H = High Level, L = Low Level, X = Don't Care


D0 thru D7 = the level of the respective D input

#### <u>Kiểm tra:</u>


➤ Sinh viên sử dụng IC 74LS151 và các cổng logic cần thiết để thiết kế mạch thực hiện hàm boolean đã cho.

Ta có: 
$$f = m_2 + m_3 + m_5 + m_7$$

➤ Vẽ sơ đồ nguyên lý của mạch đã thiết kế.




- $\blacktriangleright$  Lắp mạch thực tế và khảo sát mạch, điền kết quả vào cột  $\mathbf{f_{Test}}$  ở bảng 1.4
- ➤ Chèn hình chụp minh chứng sinh viên đã lắp xong mạch hoặc xác nhận của GVHD:



## THÍ NGHIỆM 5

<u>Muc tiêu:</u> Nắm được cách thức sử dụng các IC chức năng để thực hiện hàm boolean. <u>Yêu cầu:</u> Sinh viên thực hiện thiết kế hàm boolean  $f(x, y, z) = \sum (2,3,5,7)$  sử dụng IC chức năng 74LS138 và các cổng logic cần thiết. Kết quả khảo sát điền vào **Bảng 1.5** theo hướng dẫn ở mục **Kiểm tra**.

#### Sơ đồ chân của IC 74LS138:



X	y	Z	f	$f_{Test}$
0	0	0	0	0
0	0	1	0	0
0	1	0	1	1
0	1	1	1	1
1	0	0	0	0

1	0	1	1	1
1	1	0	0	0
1	1	1	1	1

Bảng 1.5: Kết quả khảo sát hoạt động của hàm boolean.

#### Bảng hoạt động của 74LS138:


	INPUTS								OUTP	UTS			
E0	E1	E2	A0	A1	A2	Q0	Q1	Q2	Q3	Q4	Q5	Q6	Q7
Н	х	х	х	х	х	Н	Н	Н	Н	Н	Н	Н	Н
X	Н	X	X	X	X	Н	Н	Н	Н	Н	Н	H	Н
X	х	L	X	X	x	Н	Н	Н	Н	Н	Н	Н	Н
L	L	Н	L	L	L	L	Н	Н	Н	Н	Н	Н	Н
L	L	Н	Н	L	L	Н	L	Н	Н	Н	Н	Н	Н
L	L	Н	L	Н	L	Н	Н	L	Н	Н	Н	Н	Н
L	L	Н	Н	Н	L	Н	Н	Н	L	Н	Н	Н	Н
L	L	Н	L	L	Н	Н	Н	Н	Н	L	Н	Н	Н
L	L	Н	Н	L	Н	Н	Н	Н	Н	Н	L	Н	Н
L	L	Н	L	Н	Н	Н	Н	Н	Н	Н	Н	L	Н
L	L	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	Н	L

H = High voltage level


L = Low voltage level X = Don't care

# <u>Kiểm tra:</u>


ightharpoonup Sinh viên sử dụng IC 74LS138 và các cổng logic cần thiết để thiết kế mạch thực hiện hàm boolean đã cho.



➤ Vẽ sơ đồ nguyên lý của mạch đã thiết kế.



# ightharpoonup Lắp mạch thực tế và khảo sát mạch, điền kết quả vào cột $\mathbf{f}_{\mathsf{Test}}$ ở bảng



# LAB 2: THỰC HIỆN CÁC IC CHỨC NĂNG CƠ BẨN TRÊN FPGA

Họ và tên: Nguyễn Phúc Bảo Nguyên	Lớp TN: L10
MSSV: 2111876	Ngày: 04/10/2022

#### I. MŲC TIÊU

- Nắm được cách sử dụng kit DE-2, FPGA Cyclone II
- Nắm được các kiến thức từ bài thí nghiệm 1 các IC chức năng cơ bản
- Nắm được quy trình mô tả phần cứng trên FPGA.

#### II. THÍ NGHIỆM

#### THÍ NGHIỆM 1

Mục tiêu: Thực hiện khảo sát hoạt động của hàm Boolean trên Kit DE 2


<u>Yêu cầu:</u> Sinh viên thực hiện khảo sát hoạt động của hàm  $f(x, y, z) = \overline{x}yz + \overline{xy}z + xy$  và điền các kết quả khảo sát vào **Bảng 2.1** theo hướng dẫn ở mục **Kiểm tra**.

X	y	Z	f	$f_{Sim}$	f <sub>Kit</sub>
0	0	0	0	0	0
0	0	1	1	1	1
0	1	0	0	0	0
0	1	1	1	1	1
1	0	0	0	0	0
1	0	1	1	1	1
1	1	0	1	1	1
1	1	1	1	1	1

Bảng 2.1: Kết quả khảo sát hoạt động của hàm boolean.


#### <u>Kiểm tra:</u>

- Sinh viên tiến hành thay các giá trị của x, y, z vào hàm  $f(x, y, z) = \overline{xy}z + x\overline{y}\overline{z} + xy$  đã cho, điền kết quả vào cột **f** của **Bảng 2.1**.
- ➤ Sinh viên tiến hành vẽ sơ đồ cổng logic của mạch cần thiết kế




Sinh viên viết đoạn mã SystemVerilog thực hiện hoạt động của hàm  $f(x, y, z) = \overline{xyz} + \overline{xy}z + xy$  như **hướng dẫn** từ Prelab với sơ đồ gán chân như sau: o Chân x, y, z gán tới SW2, SW1, SW0 và LEDR2, LEDR1, LEDR0 tương ứng o Chân f gán tới LEDG0

ightharpoonup Sinh viên tiến hành tổng hợp thiết kế System Verilog và khảo sát hoạt động của hàm trên mô phỏng, ghi kết quả vào cột  $\mathbf{f_{sim}}$  của **Bảng 2.1**.




➤ Sinh viên xem kết quả Netlist > RTL Viewer của mạch. Kết quả này có giống với sơ đồ cổng logic sinh viên đã vẽ không, tại sao? (Chèn hình chụp Netlist > RTL Viewer)





ightharpoonup Sinh viên thực hiện nạp đoạn mã lên Kit DE2, thiết kế có thực hiện chính xác như yêu cầu hay không? Ghi kết quả vào cột  $\mathbf{f}_{\mathbf{Kit}}$  của **Bảng 2.1**.



# THÍ NGHIỆM 2

Muc tiêu: Nắm được cách khảo sát hàm boolean sử dụng kit DE2.

<u>Yêu cầu:</u> Sinh viên thực hiện khảo sát hoạt động của hàm được cho bởi **Bảng 2.2** và điền các kết quả khảo sát vào **Bảng 2.2** theo hướng dẫn ở mục **Kiểm tra**.

X	y	Z	f	f <sub>Sim</sub>	f <sub>Kit</sub>
0	0	0	1	1	1
0	0	1	1	1	1
0	1	0	0	0	0
0	1	1	1	1	1
1	0	0	1	1	1
1	0	1	0	0	0
1	1	0	0	0	0
1	1	1	1	1	1


Bảng 2.2: Khảo sát hoạt động hàm Boolean.

#### Kiểm tra:

➤ Viết biểu thức ngõ f theo các ngõ vào x, y, z.

```
Ta có: f = \bar{x}\bar{y} + yz + \bar{y}\bar{z}
```


➤ Sinh viên tiến hành vẽ sơ đồ cổng logic của mạch cần thiết kế.



- ightharpoonup Sinh viên viết đoạn mã SystemVerilog thực hiện hoạt động của hàm f(x, y, z) như **hướng dẫn** từ Prelab với sơ đồ gán chân như sau:
- o Chân x, y, z gán tới SW2, SW1, SW0 và LEDR2, LEDR1, LEDR0 tương ứng o Chân f gán tới LEDG0


ightharpoonup Sinh viên tiến hành tổng hợp thiết kế System Verilog và khảo sát hoạt động của hàm trên mô phỏng, ghi kết quả vào cột  $\mathbf{f_{sim}}$  của **Bảng 2.2**.






➤ Sinh viên xem kết quả Netlist > RTL Viewer của mạch. Kết quả này có giống với sơ đồ cổng logic sinh viên đã vẽ không, tại sao?

(Chèn hình chụp Netlist > RTL Viewer)




ightharpoonup Sinh viên thực hiện nạp đoạn mã lên Kit DE2, thiết kế có thực hiện chính xác như yêu cầu hay không? Ghi kết quả vào cột  $\mathbf{f}_{\mathbf{Kit}}$  của **Bảng 2.2**.



# THÍ NGHIỆM 3

Mục tiêu: Nắm được cách khảo sát hàm boolean sử dụng kit DE2.

<u>Yêu cầu:</u> Sinh viên xem mạch được cho bởi **Hình 2.4** và điền các kết quả khảo sát vào **Bảng 2.3** theo hướng dẫn ở mục **Kiểm tra**.



Hình 2.4

X	y	Z	$f_{Sim}$	f <sub>Kit</sub>
0	0	0	0	0
0	0	1	0	0
0	1	0	0	0
0	1	1	0	0
1	0	0	1	1
1	0	1	1	1
1	1	0	0	0
1	1	1	0	0

Bảng 2.3: Kết quả khảo sát hoạt động của hàm Boolean – thí nghiệm 3.

## <u>Kiểm tra:</u>

➤ Sinh viên viết đoạn mã SystemVerilog thực hiện hoạt động của hàm F trên Hình
 2.4 như hướng dẫn từ Prelab với sơ đồ gán chân như sau:

o Chân x, y, z gán tới SW2, SW1, SW0 và LEDR2, LEDR1, LEDR0 tương ứng

o Chân f gán tớ<u>i LEDG</u>0

```
module design_1(
    input x,y,z,
    output f


4 );
5 assign f = ~(~(y&z|x) | ~(x & ~y));
6 endmodule : design_1
```




```
1 module wrapper (
2     input logic [2:0] SW,
3     output logic [2:0] LEDR,
4     output logic [0:0] LEDG
5 );
6 design_1 dut (
7     .x (SW[2]),
8     .y (SW[1]),
9     .z (SW[0]),
10     .f (LEDG)
11 );
12 assign LEDR = SW;
13 endmodule : wrapper
```

> Sinh viên xem kết quả Netlist > RTL Viewer của mạch. Kết quả này có giống với sơ đồ cổng logic trên **Hình 2.4** không, tại sao?


(Chèn hình chụp Netlist > RTL Viewer)



ightharpoonup Sinh viên tiến hành tổng hợp thiết kế System Verilog và khảo sát hoạt động của hàm trên mô phỏng, ghi kết quả vào cột  $\mathbf{f_{sim}}$  của **Bảng 2.3**.



ightharpoonup Sinh viên thực hiện nạp đoạn mã lên Kit DE2, thiết kế có thực hiện chính xác như yêu cầu hay không? Ghi kết quả vào cột  $\mathbf{f}_{\mathbf{Kit}}$  của **Bảng 2.3**.



# THÍ NGHIỆM 4

*Mục tiêu:* Nắm được cách thức thiết kế các IC chức năng bằng ngôn ngữ SystemVerilog và ứng dụng trên kit DE2

*Yêu cầu:* Sinh viên thực hiện thiết kế hàm boolean  $f(x, y, z) = \sum (1,2,4,7)$  sử dụng IC chức năng 74LS151 và các cổng logic cần thiết trên ngôn ngữ SystemVerilog. Kết quả khảo sát điền vào **Bảng 2.4** theo hướng dẫn ở mục **Kiểm tra**.


X	у	Z	f	f <sub>sim</sub>	f <sub>Kit</sub>
0	0	0	0	0	0
0	0	1	1	1	1
0	1	0	1	1	1
0	1	1	0	0	0
1	0	0	1	1	1
1	0	1	0	0	0
1	1	0	0	0	0
1	1	1	1	1	1

Bảng 2.4: Kết quả khảo sát hoạt động của hàm boolean – thí nghiệm 4.

#### <u>Kiểm tra:</u>

➤ Sinh viên sử dụng IC 74LS151 và các cổng logic cần thiết để thiết kế mạch thực hiện hàm boolean đã cho.






- Sinh viên viết đoạn mã SystemVerilog thực hiện hoạt động của hàm  $f(x, y, z) = \sum (1,2,4,7)$  như **hướng dẫn** từ Prelab với sơ đồ gán chân như sau: o Chân x, y, z gán tới SW2, SW1, SW0 và LEDR2, LEDR1, LEDR0 tương ứng o Chân f gán tới LEDG0
- o Trong đó, gọi IC 74LS151 như một module con

➤ Sinh viên xem kết quả Netlist > RTL Viewer của mạch. Kết quả này có giống với sơ đồ đã thiết kế hay không, tại sao?

(Chèn hình chụp Netlist > RTL Viewer)



ightharpoonup Sinh viên tiến hành tổng hợp thiết kế System Verilog và khảo sát hoạt động của hàm trên mô phỏng, ghi kết quả vào cột  $\mathbf{f_{sim}}$  của **Bảng 2.4**.





ightharpoonup Sinh viên thực hiện nạp đoạn mã lên Kit DE2, thiết kế có thực hiện chính xác như yêu cầu hay không? Ghi kết quả vào cột  $\mathbf{f}_{\mathbf{Kit}}$  của **Bảng 2.4**.



#### THÍ NGHIỆM 5

*Muc tiêu:* Nắm được cách thức thiết kế các IC chức năng bằng ngôn ngữ SystemVerilog và ứng dụng trên kit DE2


<u>Yêu cầu:</u> Sinh viên thực hiện thiết kế hàm boolean  $f(x, y, z, w) = \sum (2,5,7,9,12,13)$  sử dụng IC chức năng 74LS151 và các cổng logic cần thiết trên ngôn ngữ System Verilog. Kết quả khảo sát điền vào **bảng 2.5** theo hướng dẫn ở mục **Kiểm tra**.

X	у	Z	W	f	f <sub>Sim</sub>	f <sub>Kit</sub>
0	0	0	0	0	0	0
0	0	0	1	0	0	0
0	0	1	0	1	1	1
0	0	1	1	0	0	0
0	1	0	0	0	0	0
0	1	0	1	1	1	1
0	1	1	0	0	0	0
0	1	1	1	1	1	1
1	0	0	0	0	0	0
1	0	0	1	1	1	1
1	0	1	0	0	0	0
1	0	1	1	0	0	0
1	1	0	0	1	1	1
1	1	0	1	1	1	1
1	1	1	0	0	0	0
1	1	1	1	0	0	0

Bảng 2.5: Kết quả khảo sát hoạt động của hàm boolean – thí nghiệm 5.

#### Kiểm tra:


➤ Sinh viên sử dụng IC 74LS151 và các cổng logic cần thiết để thiết kế mạch thực hiện hàm boolean đã cho.




- ightharpoonup Sinh viên viết đoạn mã SystemVerilog thực hiện hoạt động của hàm f(x, y, z, w) như <u>hướng dẫn</u> từ Prelab với sơ đồ gán chân như sau:
- o Chân x, y, z, w gán tới SW3,SW2, SW1, SW0 và LEDR3, LEDR2, LEDR1, LEDR0 tương ứng
- o Chân f gán tới LEDG0
- o Trong đó, gọi IC 74LS151 như một module con

➤ Sinh viên xem kết quả Netlist > RTL Viewer của mạch. Kết quả này có giống với sơ đồ đã thiết kế hay không, tại sao?


(Chèn hình chụp Netlist > RTL Viewer)



ightharpoonup Sinh viên tiến hành tổng hợp thiết kế System Verilog và khảo sát hoạt động của hàm trên mô phỏng, ghi kết quả vào cột  $\mathbf{f_{sim}}$  của **Bảng 2.5**.



ightharpoonup Sinh viên thực hiện nạp đoạn mã lên Kit DE2, thiết kế có thực hiện chính xác như yêu cầu hay không? Ghi kết quả vào cột  $\mathbf{f}_{\mathbf{Kit}}$  của **Bảng 2.5**.



# THÍ NGHIỆM 6

*Muc tiêu:* Nắm được cách thức thiết kế các IC chức năng bằng ngôn ngữ SystemVerilog và ứng dụng trên kit DE2

<u>Yêu cầu:</u> Sinh viên thực hiện thiết kế hàm boolean  $f(x, y, z) = \sum (0,2,5,7)$  sử dụng IC chức năng 74LS138 và các cổng logic cần thiết trên ngôn ngữ SystemVerilog.. Kết quả khảo sát điền vào **Bảng 2.6** theo hướng dẫn ở mục **Kiểm tra**.


X	y	Z	f	$f_{Sim}$	f <sub>Kit</sub>
0	0	0	1	1	1
0	0	1	0	0	0
0	1	0	1	1	1
0	1	1	0	0	0
1	0	0	0	0	0
1	0	1	1	1	1
1	1	0	0	0	0
1	1	1	1	1	1



Bảng 2.6: Kết quả khảo sát hoạt động hàm Boolean – thí nghiệm 6.

#### Kiểm tra:

➤ Sinh viên sử dụng IC 74LS138 và các cổng logic cần thiết để thiết kế mạch thực hiện hàm boolean đã cho.




- ightharpoonup Sinh viên viết đoạn mã SystemVerilog thực hiện hoạt động của hàm f(x, y, z) như **hướng dẫn** từ Prelab với sơ đồ gán chân như sau:
- o Chân x, y, z gán tới SW2, SW1, SW0 và LEDR2, LEDR1, LEDR0 tương ứng o Chân f gán tới LEDG0
- o Trong đó, gọi IC 74LS138 như một module con

```
1 module ic74138 (
2     input logic A,B,C,
3     output logic Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7
4 );
5 assign Y0 = ~(~C & ~B & ~A);
6 assign Y1 = ~(~C & ~B & A);
7 assign Y2 = ~(~C & B & ~A);
8 assign Y3 = ~(~C & B & A);
9 assign Y4 = ~(C & ~B & A);
10 assign Y5 = ~(C & ~B & A);
11 assign Y6 = ~(C & B & ~A);
12 assign Y7 = ~(C & B & A);
13 endmodule : ic74138
```

➤ Sinh viên xem kết quả Netlist > RTL Viewer của mạch. Kết quả này có giống với sơ đồ đã thiết kế hay không, tại sao?

(Chèn hình chụp Netlist > RTL Viewer)



ightharpoonup Sinh viên tiến hành tổng hợp thiết kế System Verilog và khảo sát hoạt động của hàm trên mô phỏng, ghi kết quả vào cột  $\mathbf{f_{sim}}$  của **Bảng 2.6**.





ightharpoonup Sinh viên thực hiện nạp đoạn mã lên Kit DE2, thiết kế có thực hiện chính xác như yêu cầu hay không? Ghi kết quả vào cột  $\mathbf{f}_{\mathbf{Kit}}$  của **Bảng 2.6**.



# THÍ NGHIỆM 7

<u>Muc tiêu:</u> Nắm được cách thức thiết kế các IC chức năng bằng ngôn ngữ SystemVerilog và ứng dụng trên kit DE2


**<u>Yêu cầu:</u>** Sinh viên thực hiện thiết kế hàm boolean  $f(x, y, z, w) = \sum (1,3,5,7, 10, 12, 14)$  sử dụng IC chức năng 74LS138 và các cổng logic cần thiết trên ngôn ngữ SystemVerilog. Kết quả khảo sát điền vào **bảng 2.7** theo hướng dẫn ở mục **Kiểm tra**.

X	у	Z	W	f	$f_{Sim}$	f <sub>Kit</sub>
0	0	0	0	0	0	0
0	0	0	1	1	1	1
0	0	1	0	0	0	0
0	0	1	1	1	1	1
0	1	0	0	0	0	0
0	1	0	1	1	1	1
0	1	1	0	0	0	0
0	1	1	1	1	1	1
1	0	0	0	0	0	0
1	0	0	1	0	0	0
1	0	1	0	1	1	1
1	0	1	1	0	0	0
1	1	0	0	1	1	1
1	1	0	1	0	0	0
1	1	1	0	1	1	1
1	1	1	1	0	0	0

Bảng 2.7: Kết quả khảo sát hoạt động của hàm Boolean – thí nghiệm 7.

#### Kiểm tra:

➤ Sinh viên sử dụng IC 74LS138 và các cổng logic cần thiết để thiết kế mạch thực hiện hàm boolean đã cho.




- ightharpoonup Sinh viên viết đoạn mã SystemVerilog thực hiện hoạt động của hàm f(x, y, z, w) như <u>hướng dẫn</u> từ Prelab với sơ đồ gán chân như sau:
- o Chân x, y, z, w gán tới SW3,SW2, SW1, SW0 và LEDR3, LEDR2, LEDR1, LEDR0 tương ứng
- o Chân f gán tới LEDG0
- o Trong đó, gọi IC 74LS138 như một module con


```
1 module ic74138 (
2     input logic A,B,C,
3     output logic Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7
4 );
5 assign Y0 = ~(~C & ~B & ~A);
6 assign Y1 = ~(~C & ~B & A);
7 assign Y2 = ~(~C & B & ~A);
8 assign Y3 = ~(~C & B & A);
9 assign Y4 = ~(C & ~B & A);
10 assign Y5 = ~(C & ~B & A);
11 assign Y6 = ~(C & B & ~A);
12 assign Y7 = ~(C & B & A);
13 endmodule : ic74138
```

➤ Sinh viên xem kết quả Netlist > RTL Viewer của mạch. Kết quả này có giống với sơ đồ đã thiết kế hay không, tại sao?

(Chèn hình chụp Netlist > RTL Viewer)




ightharpoonup Sinh viên tiến hành tổng hợp thiết kế System Verilog và khảo sát hoạt động của hàm trên mô phỏng, ghi kết quả vào cột  $\mathbf{f_{sim}}$  của **Bảng 2.7**.



➤ Sinh viên thực hiện nạp đoạn mã lên Kit DE2, thiết kế có thực hiện chính xác như yêu cầu hay không? Ghi kết quả vào cột fKit của Bảng 2.7.

(Chèn hình chụp minh chứng sinh viên đã nạp lên Kit hoạt động)



# LAB 3: THIẾT KẾ HỆ TỔ HỢP THIẾT KẾ HỆ TUẦN TỰ

Họ và tên: Nguyễn Phúc Bảo Nguyên	Lớp TN: L10
MSSV: 2111876	Ngày: 01/11/2022

#### I. MUC TIÊU

- ➤ Sử dụng vi mạch cộng để thực hiện phép toán cộng/trừ 2 số nhị phân.
- ➤ Thiết kế hệ tuần tự tổng quát.

#### II. THÍ NGHIỆM

#### THÍ NGHIỆM 1

Mục tiêu: Sử dụng cổng logic để thiết kế mạch tổ hợp.


Yêu cầu: Thiết kế mạch cộng toàn phần Full Adder.

#### Thiết bị:


- IC 74LS08, 74LS32, 74LS86.
- LEDs, điện trở, DIP switch, bộ dây nối.
- Breadboard, nguồn 5V DC.

#### Sơ đồ thiết kế:

➤ Sơ đồ mạch:



➤ Sơ đồ kết nối IC:



#### Kết quả thí nghiệm:

Thay đổi các tín hiệu ngõ vào và ghi nhận giá trị ngõ ra vào bảng 3.3:

INPUTS			OUTPUTS		
A	В	Ci	S	Co	
0	0	0	0	0	
0	1	0	1	0	
1	0	0	1	0	
1	1	0	0	1	
0	0	1	1	0	
0	1	1	0	1	
1	0	1	0	1	
1	1	1	1	1	

Bång 3.3

### THÍ NGHIỆM 2

Muc tiêu: Sử dụng IC cộng 74LS283 để thiết kế mạch cộng/trừ hai số nhị phân.

<u>Yêu cầu:</u> Thiết kế mạch có các ngõ vào S (1bit), A (4bit) và B (4bit) thực hiện chức năng:

- Khi S = 0, mạch thực hiện A + B
- Khi S = 1, mạch thực hiện A B


## Thiết bị:

- IC 74LS283, 74LS86.
- LEDs, điện trở, DIP switch, bộ dây nối.
- Breadboard, nguồn 5V DC.


#### Sơ đồ thiết kế:



# ➤ Sơ đồ mạch:



# ➤ Sơ đồ kết nối IC:



# Kết quả thí nghiệm:

Thay đổi các tín hiệu ngõ vào và ghi nhận giá trị ngõ ra vào bảng 3.4:

	A		Số	Α			Số B		В	Ngõ ra						
S	(base 10)	A4	A3	A2	A1	B4	В3	B2	B1	(base 10)	Cout	S4	S3	S2	S1	(base 10)
0	10	1	0	1	0	1	0	1	1	11	1	0	1	0	1	21

0	14	1	1	1	0	1	0	1	0	10	1	1	0	0	0	24
0	12	1	1	0	0	0	1	0	0	4	1	0	0	0	0	16
0	5	0	1	0	1	0	0	1	1	3	0	1	0	0	0	8
0	4	0	1	0	0	0	1	0	1	5	0	1	0	0	1	9
0	13	1	1	0	1	1	1	0	1	13	1	1	0	1	0	26
0	6	0	1	1	0	1	0	0	1	9	0	1	1	1	1	15
0	2	0	0	1	0	1	0	0	0	8	0	1	0	1	0	10
0	1	0	0	0	1	0	0	1	0	2	0	0	0	1	1	3
0	7	0	1	1	1	0	0	0	1	1	0	1	0	0	0	8
0	15	1	1	1	1	0	1	1	0	6	1	0	1	0	1	21
0	9	1	0	0	1	1	1	1	1	15	1	1	0	0	0	24
1	10	1	0	1	0	1	0	1	1	11	0	1	1	1	1	-1
1	14	1	1	1	0	1	0	1	0	10	1	0	1	0	0	4
1	12	0	1	0	0	0	1	0	0	4	1	1	0	0	0	8
1	5	0	1	0	1	0	0	1	1	3	1	0	0	1	0	2
1	4	1	1	0	0	0	1	0	1	5	0	1	1	1	1	-1
1	13	0	1	0	1	1	1	0	1	13	1	0	0	0	0	0
1	6	0	1	1	0	1	0	0	1	9	0	1	1	0	1	-3
1	2	0	0	1	0	1	0	0	0	8	0	1	0	1	0	-6
1	1	0	0	0	1	0	0	1	0	2	0	1	1	1	1	-1
1	7	1	1	1	1	0	0	0	1	1	1	0	1	1	0	6
1	15	1	1	1	1	0	1	1	0	6	1	1	0	0	1	9
1	9	0	0	0	1	1	1	1	1	15	0	1	0	1	0	-6

Bång 3.4

# THÍ NGHIỆM 3

Muc tiêu: Kiểm chứng hoạt động của D Flipflop – IC 74LS74

**<u>Yêu cầu:</u>** Khảo sát hoạt động của D Flipflop – IC 74LS74: thay đổi giá trị các ngõ vào D, Preset, Clear, Clock và ghi nhận giá trị ngõ ra của Flipflop.


## Thiết bị:


- IC 74LS74.
- LEDs, điện trở, DIP switch, bộ dây nối.
- Breadboard, nguồn 5V DC.

# Sơ đồ thiết kế:


➤ Sơ đồ mạch:







➤ Sơ đồ kết nối IC:



# Kết quả thí nghiệm:

➤ Lần lượt thay đổi các giá trị Preset, Clear, D và Clock, ghi nhận giá trị ngõ ra của DFF và điền vào bảng 3.5:

#### Lưu ý:

• Ngõ ra chỉ thay đổi khi có cạnh lên của xung clock. Cạnh lên được tạo ra khi công tắc chuyển từ mức 0 sang mức 1.

• Ngõ vào D phải được thiết lập trước khi xuất hiện cạnh lên của xung clock.

ASYNCH INP	RONOUS UTS		RONOUS UTS	OUT	PUTS	COMMENT
PRESET	CLEAR	D	CLK	Q	Q'	
0	0	X	X	Q	Q'	Cả 2 chân Preset, Clear
1	0	X	X	0	1	Chân Preset tích cực nên
0	1	X	X	1	0	Chân Clear tích cực nên
1	1	0	0	0	1	
1	1	1	0	0	1	
1	1	0	1	0	1	
1	1	1	1	0	1	
1	1	0	$\downarrow$	0	1	
1	1	1	<b>↓</b>	1	0	Q không đổi do không có
1	1	0	1	0	1	Tích cực cạnh lên, $D = Q^+$
1	1	1	<b>↑</b>	1	0	Tích cực cạnh lên, $D = Q^+$

Bång 3.5

# THÍ NGHIỆM 4

*Muc tiêu:* Sử dụng D Flipflop – IC 74LS74 để thiết kế mạch đếm nối tiếp.

**Yêu cầu:** Thiết kế mạch đếm lên từ  $0 \rightarrow 7$  sử dụng D-FF, kết quả thể hiện lên LED đơn.


# Thiết bị:

- IC 74LS74.
- LEDs, điện trở, DIP switch, bộ dây nối.
- Breadboard, nguồn 5V DC, máy phát sóng.




### Sơ đồ thiết kế:

➤ Sơ đồ mạch:



➤ Sơ đồ kết nối IC:



## Kết quả thí nghiệm:

➤ Cấp tín hiệu Preset = 1, Clear = 0, ghi nhận kết quả ngõ ra:

Ta có: khi cấp tin hiếu Preser = 1, Clear = 0 thì được ngõ ra là:  $Q_2Q_1Q_0$  = 000

➤ Cấp tín hiệu Preset = 0, Clear = 1, ghi nhận kết quả ngõ ra:

Ta có: khi cấp tin hiếu Preser = 0, Clear = 1 thì được ngõ ra là:  $Q_2Q_1Q_0$  = 111

ightharpoonup Cấp tín hiệu Preset = Clear = 1. Sử dụng máy phát sóng, tạo tín hiệu xung vuông tuần hoàn có tần số f = 1 KHz, biên độ điện áp Vpp = 5V, Voffset = 2.5V; dùng xung này làm xung clock cho mạch đếm. Quan sát ngõ ra của mạch đếm và nhận xét.


## THÍ NGHIỆM 5

Mục tiêu: Thiết kế hệ tuần tự tổng quát.

**Yêu cầu:** Thiết kế hệ tuần tự có giản đồ trạng thái như hình 3.5:

# Thiết bị:


- IC 74LS74, 74LS08, 74LS32.
- LEDs, điện trở, DIP switch, bộ dây nối.
- Breadboard, nguồn 5V DC, máy phát sóng.




Hình 3.5

# Sơ đồ thiết kế:

➤ Sơ đồ mạch:



➤ Sơ đồ kết nối IC:





# Kết quả thí nghiệm:

- ightharpoonup Reset máy trạng thái để hệ bắt đầu hoạt động từ trạng thái A. Sử dụng máy phát sóng, tạo tín hiệu xung vuông tuần hoàn có tần số f=1 KHz, biên độ điện áp Vpp = 5V, V<sub>offset</sub> = 2.5V; dùng xung này làm xung clock cho mạch.
- ➤ Thay đổi giá trị ngõ vào và ghi nhận vào bảng sau.

Input		0	1	1	0	0	0	1
State	A	A	В	D	A	A	A	В

➤ So sánh kết quả ghi nhận được với giản đồ xung ở trên.

Kết quả của giản đồ xung với board mạch là giống nhau.

# LAB 4: THỰC HIỆN HỆ TỔ HỢP VÀ HỆ TUẦN TỰ CƠ BẢN TRÊN FPGA

Họ và tên: Nguyễn Phúc Bảo Nguyên	Lớp TN: L10
MSSV: 2111876	Ngày: 15/11/2022

# I. MŲC TIÊU

- Nắm được cách sử dụng kit thí nghiệm, phần mềm lập trình.
- Nắm được cách khảo sát và thiết kế hệ mạch đếm sử dụng các IC chức năng cơ bản.
- Nắm được quy trình mô tả phần cứng trên FPGA.

## II. THÍ NGHIỆM

## THÍ NGHIỆM 1

**Mục tiêu:** Nắm được các thức mô tả mạch tính giá trị tuyệt đối của một số 4 bit sử dụng ngôn ngữ systemverilog và thực hiện kiểm tra hoạt động trên kit FPGA.

<u>Yêu cầu:</u> Sinh viên thực hiện mô tả mạch tính giá trị tuyệt đối của một số 4 bit (số ngõ vào lần lượt là A, ngõ ra là S).

#### Kiểm tra:


- ➤ Sinh viên trình bày ý tưởng của thiết kế. (Sinh viên có thể vẽ sơ đồ khối và/hoặc diễn giải để giáo viên hiểu được ý tưởng của mình)
- Đầu tiên, ta lập bảng chân trị của 1 mạch lấy trị tuyệt đối của 1 số 4 bit.
- Sau đó, ta dung keyword always\_comb để thực hiện các statement liên tục là các case statement. Tiếp theo đó ta dựa vào bảng chân trị để điền giá trị vào các case.
- > Chương trình mô tả hoạt động của thiết kế.



➤ Kết quả mô phỏng dạng sóng.



➤ Kết quả RTL viewer.




➤ Sinh viên thực hiện gán chân theo yêu cầu và sau đó đổ lên kit FPGA DE2. Sau đó ghi nhận kết quả.

Gán chân theo mẫu sau:

Chân A[3:0] được nối với SW0-SW3

Chân S[3:0] được nối với LEDR[3:0]



# THÍ NGHIỆM 2

<u>Muc tiêu:</u> Nắm được các thức mô tả khối ALU (bộ tính toán) có chức năng đơn giản sử dụng systemverilog và thực hiện kiểm tra hoạt động trên kit FPGA.

<u>Yêu cầu:</u> Sinh viên thực hiện mô tả mạch cho mạch thực hiện bộ ALU tính toán 2 số 4 bit (hai số ngõ vào lần lượt là A và B, ngõ ra là S, cờ nhớ Ci và Co) thông qua ngõ vào điều khiển 2 bit Sel.

- Nếu Sel=00: S=A+B

- Nếu Sel=01: S=A-B

- Nếu Sel=10: S=A AND B

- Nếu Sel=11: S=A OR B

#### Kiểm tra:

➤ Sinh viên trình bày ý tưởng của thiết kế. (Sinh viên có thể vẽ sơ đồ khối và/hoặc diễn giải để giáo viên hiểu được ý tưởng của mình)


- Đầu tiên, ta dùng keyword always\_comb để thực hiện các statement liên tục là các case statement.
- Sau đó, ở mỗi case ta sử dụng các phép toán số và phép toán luận lý sao cho phù hợp với yêu cầu của đề.



➤ Chương trình mô tả hoạt động của thiết kế.

➤ Kết quả mô phỏng dạng sóng.

➤ Kết quả RTL viewer.



➤ Sinh viên thực hiện gán chân theo yêu cầu và sau đó đổ lên kit FPGA DE2. Sau đó ghi nhận kết quả.

Gán chân theo mẫu sau:


Chân A[3:0] được nối với SW0-SW3

Chân B[3:0] được nối với SW4-SW7

Chân Ci được nối với SW8

Chân S[3:0] được nối với LEDR[3:0]

Chân Co được nối với LEDR[4]



## THÍ NGHIỆM 3

*Muc tiêu:* Nắm được các thức mô tả mạch đếm đầy đủ sử dụng ngôn ngữ systemverilog và thực hiện kiểm tra hoạt động trên kit FPGA.

<u>Yêu cầu:</u> Sinh viên thực hiện thiết kế mô tả mạch đếm xuống 3 bit đầy đủ sử dụng ngôn ngữ system verilog. Giá trị đếm thay đổi sau mỗi 1s. Ngõ ra được kết nối với LED 7 đoạn loại anode chung. Ngoài ra, bộ đếm còn có chân RST (tích cực cao) dùng để reset trạng thái bộ đếm về 0.

#### Gơi ý:

- Tín hiệu clock được tạo từ bộ chia tần số từ 50MHz sang 1s.
- Sinh viên sử dụng chương trình chuyển từ mã BCD sang LED 7 đoạn trong PRELAB, kết nối ngõ ra của bộ đếm với ngõ vào của bộ chuyển đổi.

## Kiểm tra:


- ➤ Sinh viên trình bày ý tưởng của thiết kế. (Sinh viên có thể vẽ sơ đồ khối và/hoặc diễn giải để giáo viên hiểu được ý tưởng của mình)
- Đầu tiên, ta tạo module con có chức năng giảm tần số từ 50MHz xuống thành 1Hz.
- Tiếp theo, ta tạo 1 module con khác có tác dụng là 1 bộ đếm bất đồng bộ và đếm xuống từ 7 về 0, ngoài ra còn có chân reset để reset trạng thái bộ đếm về 0 khi được tích cực.
- Sau đó, ta xây dựng 1 module chuyển hệ từ số nhị phân sang mã led 7 đoạn.
- Cuối cùng, ta tạo 1 module to ở ngoài để xâu chuỗi các module nhỏ lại.





➤ Chương trình mô tả hoạt động của thiết kế.

➤ Kết quả mô phỏng dạng sóng.

➤ Kết quả RTL viewer.







➤ Sinh viên thực hiện gán chân theo yêu cầu và sau đó đổ lên kit FPGA DE2. Sau đó ghi nhận kết quả.

Gán chân theo mẫu sau:

LED 7 đoạn là HEX0.

Chân RST là SW0.

# THÍ NGHIỆM 4

*Muc tiêu:* Nắm được các thức mô tả mạch đếm đầy đủ sử dụng ngôn ngữ systemverilog và thực hiện kiểm tra hoạt động trên kit FPGA.

<u>Yêu cầu:</u> Sinh viên thực hiện thiết kế mô tả mạch đếm lên 4 bit từ 5 đến 14 sử dụng ngôn ngữ system verilog. Giá trị đếm thay đổi sau mỗi 1s. Ngõ ra 4 bit được kết nối với 2 LED 7 đoạn loại anode chung. Ngoài ra, bộ đếm còn có chân RST (tích cực cao) dùng để reset trạng thái bộ đếm về 0.



#### Gọi ý:

- Tín hiệu clock được tạo từ bộ chia tần số từ 50MHz sang 1s.
- Sinh viên sử dụng chương trình chuyển từ mã BCD sang LED 7 đoạn trong RELAB, kết nối ngõ ra của bộ đếm với ngõ vào của bộ chuyển đổi.
- Sinh viên cần viết thêm bộ chuyển đổi từ số 4 bit sang số BCD.


#### <u>Kiểm tra:</u>

- ➤ Sinh viên trình bày ý tưởng của thiết kế. (Sinh viên có thể vẽ sơ đồ khối và/hoặc diễn giải để giáo viên hiểu được ý tưởng của mình)
- Đầu tiên, ta tạo module con có chức năng giảm tần số từ 50MHz xuống thành 1Hz.
- Tiếp theo, ta tạo 1 module con khác có tác dụng là 1 bộ đếm bất đồng bộ và đếm xuống từ 7 về 0, ngoài ra còn có chân reset để reset trạng thái bộ đếm về 0 khi được tích cực.
- Sau đó, ta xây dựng 1 module chuyển hệ từ số nhị phân sang mã led 7 đoạn.
- Cuối cùng, ta tạo 1 module to ở ngoài để xâu chuỗi các module nhỏ lại.
- ➤ Chương trình mô tả hoạt động của thiết kế.

```
logic clk_i,
            logic reset,
             logic [6:0] out1,out2
      [3:0] temp1;
  giamtanso giamtanso0 (
      .clk(clk_i),
       .out(temp)
14 demlen demlen0 (
      .clk_i(temp),
      .reset(reset),
      .out(temp1)
20 chuyenhe chuyenhe0 (
      .i(temp1),
      .01(out1),
      .02(out2)
26 endmodule : ex04
```

➤ Kết quả mô phỏng dạng sóng.

➤ Kết quả RTL viewer.





➤ Sinh viên thực hiện gán chân theo yêu cầu và sau đó đổ lên kit FPGA DE2. Sau đó ghi nhận kết quả.

Gán chân theo mẫu sau:

Hai LED 7 đoạn là HEX1 (trọng số cao) và HEX0 (trọng số thấp).

Chân RST là SW0.

#### THÍ NGHIỆM 5

<u>Muc tiêu:</u> Nắm được các thức mô tả máy trạng thái sử dụng ngôn ngữ systemverilog và thực hiện kiểm tra hoạt động trên kit FPGA.

<u>Yêu cầu:</u> Sinh viên tiến hành mô tả hệ tuần tự sau bằng VHDL sau đó nạp chương trình xuống kit DE2 để kiểm tra hoạt động:

Hệ tuần tự có 1 ngõ vào (X) và 1 ngõ ra (Z). Ngõ ra Z = 1 nếu tổng số bit 1 nhận được chia hết cho 3 (quy ước  $0, 3, 6, 9, \dots$  là các số chia hết cho 3) và tổng số bit 0 nhận được là 1 số chẵn (lớn hơn 0).

*Ghi chú:* Sinh viên có thể lựa chọn thiết kế theo máy trạng thái kiểu Mealy hoặc Moore.

#### Gán chân theo mẫu sau:

Ngõ vào X được nối với SW0.

Tín hiệu CLK được nối với xung clock 1Hz (Trong bài PRELAB).


Ngõ ra Z được nối với LED0.

## <u>Kiểm tra:</u>

- ➤ Sinh viên trình bày ý tưởng của thiết kế. (Sinh viên có thể vẽ sơ đồ khối (máy trạng thái) và/hoặc diễn giải để giáo viên hiểu được ý tưởng của mình)
- Đầu tiên, ta từ đề bài lập 1 giản đồ trạng thái.
- Sau đó, ta sử dụng always@(posedge clk\_i) để khi xung clock vừa thay đổi thì trạng thái cũng sẽ thay đổi theo.
- Tiếp theo, ta dùng always@(pre\_state or x) để set case khi máy trạng thái vào 1 trạng thái nào đó thì khi nhận ngõ vào X là bao nhiều thì máy trạng thái sẽ được chuyển qua trạng thái tương ứng.
- Cuối cùng, ta dùng always@(\*) để xuất ngõ ra Z theo trạng thái hiện tại tương ứng.
- ➤ Chương trình mô tả hoạt động của thiết kế.

➤ Kết quả mô phỏng dạng sóng.

➤ Kết quả RTL viewer.



➤ Sinh viên thực hiện gán chân theo yêu cầu và sau đó đổ lên kit FPGA DE2. Sau đó



ghi nhận kết quả.

Lưu ý: Sinh viên nên nối clock 1Hz ra 1 LED để dễ quan sát tín hiệu clock.

#### THÍ NGHIÊM 6

Mục tiêu: Nắm được các thức mô tả máy trạng thái sử dụng ngôn ngữ systemverilog và thực hiện kiểm tra hoạt động trên kit FPGA.

Yêu cầu: Sinh viên tiến hành mô tả hệ tuần tự sau bằng VHDL sau đó nạp chương trình xuống kit DE2 để kiểm tra hoạt động:

Một hệ thống cung cấp thức ăn và nước uống tự động cho thú cưng gồm 2 ngõ vào là 2 nút nhấn

RED, BLUE; và 2 ngõ ra là tín hiệu FOOD, WATER để kích hoạt máy cung cấp thức ăn và nước uống

- Nút RED (tín hiệu R; khi nhấn nút R=1, ngược lại R=0): khi con vật đói muốn ăn thì cần nhấn nút RED 3 lần liến tiếp. Khi đó tín hiệu F (FOOD) = 1 để kích hoạt máy cung cấp thức ăn.
- Nút BLUE (tín hiệu B; khí nhấn nút B=1, ngược lại B=0): khi con vật khát muốn uống thì cần nhấn nút BLUE 2 lần liên tiếp. Khi đó tín hiệu W (WATER) = 1 để kích hoạt máy cung cấp nước uống.

Chú ý:

- Khi tín hiệu kích hoạt F hay W bằng 1, nếu nhấn 1 nút bất kỳ hệ thống sẽ trở lại trạng thái reset.
- Ở mỗi thời điểm, chỉ có 1 nút nhấn.
- Các nút nhấn cần phải được tác động liên tiếp, nếu có 1 nút sai trình tự, máy trạng thái sẽ quay trở về trạng thái ban đầu. (ví dụ: khi các nút nhấn được tác động theo trình tự (RED, RED, BLUE), máy trạng thái quay về trạng thái đầu reset).

Ghi chú: Sinh viên có thể lựa chọn thiết kế theo máy trạng thái kiểu Mealy hoặc Moore.

Gán chân theo mẫu sau:

Ngõ vào RED và BLUE lần lượt được nối với SW0 và SW1.

Tín hiệu CLK được nối với xung clok 1Hz (Trong bài PRELAB).

Ngõ ra FOOD và WATER lần lượt được nối với LED0 và LED1.

Kiểm tra:

➤ Sinh viên trình bày ý tưởng của thiết kế. (Sinh viên có thể vẽ sơ đồ khối (máy trạng thái) và/hoặc diễn dãi để giáo viên hiểu được ý tưởng của mình)

➤ Chương trình mô tả hoạt động của thiết kế.
➤ Kết quả mô phỏng dạng sóng.
➤ Kết quả RTL viewer.
➤ Sinh viên thực hiện gán chân theo yêu cầu và sau đó đổ lên kit FPGA DE2. Sau đó
ghi nhận kết quả.
Lưu ý: Sinh viên nên nối clock 1Hz ra 1 LED để dễ quan sát tín hiệu clock.

# LAB 5: BÀI TỔNG HỢP THỰC HIỆN MẠCH SỐ TRÊN BREADBOARD – GIAO TIẾP VỚI FPGA

Họ và tên: Nguyễn Phúc Bảo Nguyên	Lớp TN: L10
MSSV: 2111876	Ngày: 29/11/2022

#### I. MUC TIÊU

- Áp dụng lý thuyết vào thiết kế trong thực tế.
- Kết hợp kiến thức ngôn ngữ mô tả phần cứng và mạch kỹ thuật số.

## II. HƯỚNG DẪN THÍ NGHIỆM

#### THÍ NGHIÊM 1

Mục tiêu: Thiết kế hệ thống đèn giao thông điều khiển thủ công

Yêu cầu: Thiết kế một hệ thống đèn giao thông cho một ngã tư có các thông số sau:

Đầu vào (input):

- Các nút nhấn bao gồm:
- o 1 nút RESET. (Sử dụng nút Key0 trên Kit De 2)
- o 1 Switch thay đổi hướng xe được di chuyển (Sử dụng nút SW1 trên Kit De2)
- Ngõ ra (output):
- Sinh viên sử dụng ngõ ra Expansion Header trên Kit De 2 (dùng GPIO\_0) để kết nối tới các linh kiện sau:
- Hai bộ đèn (Hai bộ còn lại đối diện ở mỗi hướng là tùy chọn) bao gồm:
- o 1 Led 7 đoạn đếm giây
- o 1 Led Đỏ
- o 1 Led Xanh lá
- o 1 Led Vàng

#### Mô tả hoạt động:

- Sau khi RESET, hệ thống đèn giao thông tự động hoạt động theo chế độ
- Ở chế đô điều khiển:
- o Hướng xe được cho phép di chuyển sẽ sáng đèn xanh lá
- o Hướng còn lại sáng đèn đỏ
- o Tất cả đèn đếm hiển thị 9 giây và không thay đổi giá trị
- Khi hướng xe thay đổi (ở chế độ điều khiển)
- o Hướng xe được di chuyển trước đó chuyển từ đèn xanh lá sang đèn vàng, đèn đếm hiển thị 3 giây và đếm ngược xuống 0 rồi chuyển sang đèn đỏ

o Hướng còn lại giữ nguyên đèn đỏ cho đến khi hướng trước kia chuyển sang đèn đỏ, thời gian đếm ngược từ 3 giây đếm xuống 0.

o Lúc này, hướng được chuyển chuyển sang đèn xanh. Tất cả đèn đếm hiển thị 9 giây và không thay đổi giá trị

Kiểm tra:

Sinh viên sử dụng kit De 2 với ngôn ngữ mô tả phần cứng SystemVerilog cho mạch mô tả phần cứng hoạt động như trên, kết nối từ GPIO 0 đến breadboard để thể hiện hệ thống đèn. Hệ thống nút nhấn, switch sử dụng trên kit như yêu cầu đề bài.

o Sinh viên vẽ lại sơ đồ khối của thiết kế phần cứng
o Sinh viên vẽ lại sơ đồ nguyên lý mạch đã lắp (Từ GPIO đến các linh kiện trên
Breadboard)
o Sinh viên vẽ lại FSM của hệ thống điều khiển thủ công
o Viết lại đoạn mã SystemVerilog wrapper (top_level) của thiết kế
o Sinh viên trình bày kết quả hoạt động khi nạp lên Kit DE 2 (hình ảnh)

#### THÍ NGHIÊM 2

Mục tiêu: Thiết kế hệ thống đèn giao thông tự động, hai chế độ

Yêu cầu:

Thiết kế một hệ thống đèn giao thông cho một ngã tư có các thông số sau:

Đầu vào (input):

- Các nút nhấn bao gồm:
- o 1 nút RESET. (Sử dụng nút Key0 trên Kit De 2)
- o 1 Switch chuyển giữa chế độ tự động và điều khiển (Sử dụng SW0 trên Kit De2)
- o 1 Switch thay đổi hướng xe được di chuyển (Sử dụng nút SW1 trên Kit De2) Ngõ ra (output):
- Thay thế kết nối giữa GPIO\_0 Kit De 2 đến Led 7 đoạn thành Kết nối từ GPIO\_0 Kit De 2 đến IC 74LS47 đến Led 7 đoan.

Mô tả hoạt động:

- Sau khi RESET, hệ thống đèn giao thông tự động hoạt động theo chế độ cài ở SW0.



- Chế độ điều khiển như thí nghiệm 1
- Ở chế đô tư đông:
- o Mỗi hướng xe thay nhau di chuyển
- o Hướng được di chuyển có đèn xanh trong thời hạn 5 giây đếm xuống 0, chuyển sang đèn vàng và từ 2 giây đếm xuống 0. Lúc này hướng chuyển sang đèn đỏ, thời gian đếm ngược 9 đếm xuống 0.
- o Hướng còn lại hiển thị đèn đỏ và thời gian đếm ngược 9 đếm xuống 0 (Trùng thời điểm hướng còn lại vừa đèn đỏ được 1 giây) và chuyển sang đèn xanh trong thời hạn 5 giây đếm xuống 0, chuyển sang đèn vàng và từ 2 giây đếm xuống 0. Và cứ thế tiếp tục.

#### Lưu ý:

Thời gian trong yêu cầu có tính chất tham khảo, sinh viên sử dụng và áp dụng cách đếm sao cho hệ thống hoạt động hợp lý.

#### Kiểm tra:

Sinh viên sử dụng kit De 2 với ngôn ngữ mô tả phần cứng SystemVerilog cho mạch mô tả phần cứng hoạt động như trên, kết nối từ GPIO 0 đến breadboard để thể hiện hệ thống đèn. Hệ thống nút nhấn, switch sử dụng trên kit như yêu cầu đề bài.

o Sinh viên vẽ lại sơ đồ khối của thiết kế phần cứng
o Sinh viên vẽ lại sơ đồ nguyên lý mạch đã lắp (Từ GPIO đến các linh kiện trên
Breadboard)
o Sinh viên vẽ lại FSM của hệ thống điều khiển tự động
o Viết lại đoạn mã SystemVerilog wrapper (top_level) của thiết kế
o Sinh viên trình bày kết quả hoạt động khi nạp lên Kit DE 2 (hình ảnh)

## THÍ NGHIÊM 3

Mục tiêu: Thiết kế hệ thống đèn giao thông tự động, hai chế độ như trên sử dụng IC 74Ls47 kèm theo bảng quảng cáo LCD đặt ở góc ngã tư

#### Yêu cầu:

- Sinh viên kết nối đến module LCD 16 x 2 dùng GPIO\_1 tới breadboard, hiển thị đoạn quảng cáo "Thi Nghiem 5 KTS" ở hàng 1, "BM Dien Tu DHBK" ở hàng 2.



Hình 5.6: LCD 2x16

## Kiểm tra:

Sinh viên sử dụng kit De 2 với ngôn ngữ mô tả phần cứng SystemVerilog cho mạch mô tả phần cứng hoạt động như trên, kết nối từ GPIO 0 đến breadboard để thể hiện hệ thống đèn. Hệ thống nút nhấn, switch sử dụng trên kit như yêu cầu đề bài.

thong den. The thong hat midn, switch sa daing tren kit mid you out de out.
o Sinh viên vẽ lại sơ đồ khối của thiết kế phần cứng
o Sinh viên vẽ lại sơ đồ nguyên lý mạch đã lắp (Từ GPIO đến các linh kiện trên
Breadboard)
o Viết lại đoạn mã SystemVerilog wrapper (top_level) của thiết kế
o Giao tiếp LCD bằng phần cứng mô tả với SystemVerilog được thực hiện như thế nào? Viết lại đoan mã SystemVerilog giao tiếp LCD.
o Sinh viên trình bày kết quả hoạt động khi nạp lên Kit DE 2 (hình ảnh)