

第 13 章集成运算放大器及其应用习题 (20 题)

清华大学电机系电工学教研室 唐庆玉编

13.1 (晶体管差分放大器) Find the output voltages $V_{out\ rms}$ for each basic differential amplifier in Figure 13.1. What is their phase relationship with input? $R_C = 5k\Omega$, $R_E = 10k\Omega$,

$V = 12V$, $\beta_1 = \beta_2 = 60$, $V_{in1} = 10mV$, $V_{in2} = 6mV$.

(答案: (a) $-1000mV$; (b) $500\ mV$; (c) $-400mV$; (d) $-200mV$)




Figure 13.1

13.2 (晶体管差分放大器) 图 13.2 所示电路, $R_C = 4\ k\Omega$, 设晶体管 B-E 间的交流电阻 $r_{be1} = r_{be2} = 2\ k\Omega$, $\beta_1 = \beta_2 = 80$, $U_{I1} = 0.05\ V$, $U_{I2} = 0.03\ V$ 。电路在所示信号的作用下, 放大电路的共模输出电压 $U_{OC} = 0.01\ V$, 求所示电路的差模放大倍数 A_d , 共模放大倍数 A_c 及共模抑制比 K_{CMRR} 。(答案: $A_d = -160$, $A_c = 0.25$, $K_{CMRR} = 56dB$)




图 13.2

13.3 (晶体管差分放大器) 图 13.3 所示电路, 若要求负载 R_L 中有 $I_O=0.4\text{mA}$ 的电流, 该电路输入的差值电压 $U_{I1}-U_{I2}$ 应是多少? 晶体管 T_1 、 T_2 的 $\beta=50$ 。

(答案: $U_{I1}-U_{I2}=-0.168\text{V}$)




图 13.3

13.4 (深度负反馈放大器, 非深度负反馈放大器) Determine the closed-loop gain A_F of each amplifier in Figure 13.4 by using formulae $A_F \approx \frac{1}{F} = 1 + \frac{R_f}{R_i}$ and $A_F = \frac{A_o}{1 + FA_o}$.

Assume (a) $A_o=150000$, (b) $A_o=100$. What is your conclusion?

(Answer: (a) 101, 100.93; (b) 101, 50.25)




Figure 13.4

13.5 （运算放大器构成的负反馈放大器类型判断）判断图 13.5 所示各电路中反馈的极性和反馈的组态。对于负反馈的电路写出电压放大倍数的表达式。

（答案：（a）电压串联负反馈， $A_F = 1 + \frac{R_F}{R_f}$ ；（b）电流串联负反馈， $A_F = \frac{R_L}{R_e}$ ；（c）电

流并联负反馈， $A_F = -\frac{R_L}{R_f} \frac{R_F + R_{e2}}{R_{e2}}$ ；（d）电压并联负反馈， $A_F = -\frac{R_F}{R_f}$ ）




图 13.5

13.6 （反相求和、同相求和放大器）Find the value of R_F and R_4 necessary to produce an output $V_{OUT}=0V$ in Figure 13.6. (Answer: $R_F=60k\Omega$, $R_4=30k\Omega$)




Figure 13.6

13.7 （反相积分器）如图 13.7(a)所示反相积分器，输入波形 u_i 如图 13.7(b)所示。求

$t = 0 \sim \infty$ 时的输出电压 $u_o(t)$ 的表达式, 并画出 $u_o(t)$ 的波形。设 $t < 0$ 时电容上的电压为 0, 运放的 $U_{OM} = \pm 10V$ 。(答案: 当 $0 < t \leq 1ms$ 时, $u_o = -5tV$; 当 $1ms < t \leq 3ms$ 时, $u_o = -5 + 3(t-1)V$; 当 $3ms < t \leq 5.75ms$ 时, $u_o = 1 - 4(t-3)V$; 当 $t > 5.75ms$ 时, $u_o = -10V$)




图 13.7

13.8 (微分器) A triangular waveform is applied to the input of the circuit in Figure 13.8 as shown. Determine what the output should be and sketch its waveform in relation to the input. What is the magnitude of the capacitor current. The saturated output levels of the op-amp are $\pm 10V$.

(Answer: $t=0 \sim 5\mu s$, $u_o = -8V$; $t=5\mu s \sim 10\mu s$, $u_o = +8V$; $i_C = 1mA$)




Figure 13.8

13.9 (一阶低通有源滤波器) 某信号带宽 $10Hz \sim 1000 Hz$, 要求使用图 13.9 所示的一级一阶低通滤波器和一级一阶高通滤波器级联, 以滤除 $10 Hz$ 以下的直流信号、低频信号和滤除 $1000 Hz$ 以上的高频信号, 并要求每级通带电压放大倍数为 6。已知 $R = 10 k\Omega$, 求 R_F 、 R_1 和 C_1 、 C_2 的值。(提示: 两级的截止频率相差 10 倍以上时, 每级可以单独计算)

(答案: $R_1 = 12k\Omega$, $R_F = 60k\Omega$, $C_1 \approx 15.9nF$, $C_2 \approx 1.59\mu F$)




图 13.9

13.10 (单限电压比较器, 反馈回路稳压管限幅器)

如图 13.12 所示单限电压比较器, 已知: 输入电压信号 $u_i = 5\sin \alpha t \text{V}$, 参考电压 $U_R = 2\text{V}$, 稳压管稳压值 $U_{Z1} = 5\text{V}$, $U_{Z2} = 3\text{V}$, 稳压管正向压降 $U_F = 0.7\text{V}$, 运放饱和输出电压 $U_{OM} = \pm 13\text{V}$ 。




图 13.10

画出输出电压 u_o 的波形。

(答案: 输出 u_o 为方波, 当 $u_i > -2\text{V}$ 时, $u_o = -3.7\text{V}$; 当 $u_i < -2\text{V}$ 时, $u_o = 5.7\text{V}$)

13.11 (迟滞比较器, 输出端稳压管限幅器) 有一如图 13.11(a) 所示的周期性模拟电压信号 u_i , 欲用图 13.11(b) 的反相端输入迟滞比较器对其进行整形, 得到方波 u_o 。试自行确定上下限阈值电压 U_{TH} 和 U_{TL} , 并根据自己确定的 U_{TH} 和 U_{TL} 计算参考电压 U_R 和电阻 R_2 的值, 画出相对于 u_i 的 u_o 波形。

(答案: $R_2 = \frac{2R_1U_Z}{U_{TH} - U_{TL}} - R_1$, $U_R = \frac{(U_{TH} + U_{TL})(R_1 + R_2)}{2R_2}$)





图 13.11

13.12 (方波发生器) 图 13.12 所示电路, $R_f = 12 \text{ k}\Omega$, $R_F = 14 \text{ k}\Omega$, $R = 20 \text{ k}\Omega$, $R_1 = 30 \text{ k}\Omega$, $C = 0.01 \mu\text{F}$, $U_{OM} = \pm 10 \text{V}$ 。当电位器的滑动端分别置于图中 a、b、c 三个不同位置时 (b 为中点, a、c 为两 endpoint), 求输出电压 u_o 的频率 f , 并画出输出电压的波形。

(答案: (1) 滑动端位于 b 点时, $T_1 = T_2 = 0.5\text{ms}$, $f = 1000\text{Hz}$; (2) 滑动端位于 a 点时, $T_1 = 0.8\text{ms}$, $T_2 = 0.2\text{ms}$, $f = 1000\text{Hz}$; (2) 滑动端位于 c 点时, $T_1 = 0.2\text{ms}$, $T_2 = 0.8\text{ms}$, $f = 1000\text{Hz}$)




图 13.12

13.13 (窗口比较器) Sketch the output voltage waveform for the window comparator in Figure 13.13 with respect to the input. Show voltage levels. The diodes are silicon. The saturated output levels of the op-amp are $\pm 10\text{ V}$.

(答案: 当 $u_i > 4\text{V}$ 或 $u_i < 2\text{V}$ 时, $u_o = 9.3\text{V}$; 当 $2\text{V} < u_i < 4\text{V}$ 时, $u_o = 0\text{V}$)




Figure 13.13

13.14 (三角波、锯齿波发生器) 如图 13.14 三角波发生器, 画出未接入 D 和 R_7 支路时的 u_{o1} 和 u_o 的波形, 在波形图上标出特征点的坐标值, 并计算三角波的频率。如果与 R_5 并联再接入 D 和 R_7 支路, 再计算三角波的频率, 画出 u_{o1} 和 u_o 的波形。

(答案: (1) 未接入 D 和 R_7 支路时 $f = 50\text{Hz}$; (2) 接入 D 和 R_7 支路时 $f = 66.7\text{Hz}$)




图 13.14

13.15 (文氏桥正弦波发生器, 迟滞比较器综合题) 图 13.15 所示电路, $R = 3.183\text{ k}\Omega$, $C = 0.1\mu\text{F}$, 运放 $U_{OM} = \pm 10\text{ V}$ 。求电压 u_{o1} 的频率 f_1 , 并画出 u_{o1} 、 u_{o2} 的波形。

(答案: $f_1 = 500\text{Hz}$)




图 13.15

13.16 (LC 正弦波发生器) 试用瞬时极性判断法判断图 13.16 所示各 LC 正弦波振荡器电路能否满足自激振荡的相位条件 (设放大器的电压放大倍数已满足自激振荡的幅度条件)? 如不能, 请将线路作改动使其满足要求。注: 图中 $0.1\mu\text{F}$ 的电容为耦合电容或旁路电容, 470pF 的电容为振荡电容。

(答案: (a) 相位条件不满足; (b) 相位条件不满足; (c) 相位条件满足, 但晶体管的集电极通过电感与基极短路, 应在放大器输出端加一个耦合隔直电容)




图 13.16

13.17 (二阶有源滤波器) Determine the cutoff frequency f_c for each filter in Figure 13.17.

(提示: $\omega_0 = \frac{1}{RC}$ 称为二阶低通或高通滤波器的临界频率(critical frequency)。二阶低通或高通滤波器的截止频率 ω_c 定义为当 $|A_F(j\omega)| = \frac{A_{FP}}{\sqrt{2}}$ 时的 ω)




Figure 13.17

(答案: (a) 二阶低通, $f_0 \approx 7234\text{ Hz}$, $f_c \approx 9187\text{ Hz}$; (b) 二阶高通, $f_0 \approx 3386\text{ Hz}$,

$f_c \approx 2666 \text{ Hz}$)

13.18 (运算电路级联) 如图 13.8 所示各电路, 求输出电压与输入电压的关系式。

(答案: (a) $u_o = 2.5u_{i1} - 5u_{i2} + 11u_{i3}$; (b) $U_o = \frac{1}{11}(6U_1 + 3U_2 + 2U_3)$)




图 13.18

13.19 (仪表放大器) For the instrumentation amplifier in Figure 13.19, determine the output voltage U_o . (答案: $U_o = -1206 \text{ mV}$)




Figure 13.19

13.20 (复杂运算电路输入输出关系推导) 运算放大电路如图 13.20 所示, 求输出电压 U_o 与输入电压 U_1 、 U_2 的关系式。各运算放大器都视为理想的。

(答案: $U_o = \frac{R_2 R_4}{R_1 R_3}(U_1 - U_2)$)




图 13.20

第 14 章功率放大器习题（4 题）

清华大学电机系电工学教研室 唐庆玉编

14.1 （OTL 功率放大器）如图 14.1 所示 OTL 功放原理电路，设静态时二极管中的电流为 23.5mA ，二极管正向压降为 $U_D = 0.6\text{V}$ ，晶体管的 $|U_{BE}| = 0.6\text{V}$ ，晶体管饱和压降为 $|U_{CES}| = 2\text{V}$ 。

- （1）为使静态时电容 C_3 上的电压值为 $V_{CC}/2=10\text{V}$ ， R 应选用多大的电阻？
- （2）估算最大输出功率 P_{om} 和效率 η 。
- （3）估算集电极最大电流 I_{Cmax} 、最大管压降 U_{CEmax}
- （4）估算每个晶体管的最大功耗 P_{Tmax} 。（提示：仿照教材 P124 对于 OCL 电路最大集电极功耗的公式推导方法，推导 OTL 电路的最大集电极功耗公式，为 $P_{Tmax} = \frac{V_{CC}^2}{4\pi^2 R_L}$ ）

（答案：（1） $R = 0.4\text{k}\Omega$ ；（2） $P_{om} = 2\text{W}$ ， $\eta \approx 63\%$ ；（3） $I_{Cmax} = 0.5\text{A}$ ， $U_{CEmax} = 18\text{V}$ ；（4） $P_{Tmax} \approx 0.63\text{W}$ ）




图 14.1 习题 14.1 的图

14.2 （带三极管放大器驱动级的OCL功率放大器）图14.2所示OCL功放，设晶体管饱和压降 $|U_{CES}| = 2\text{V}$ 。求：

- （1）负载电阻 R_L 上电流的最大值 I_{om} ；
- （2）最大不失真输出电压 U_{om} ；
- （3）最大输出功率 P_{om} 、效率 η 及晶体管的最大集电极功耗 P_{Tmax} 。
- （4） R_6 和 R_7 可起短路保护作用。求当输出因故障短路时，晶体管的集电极最大电流

$I_{C_{\max}}$ 和最大功耗 $P_{T_{\max}}$ 。

(答案: (1) $I_{om} = 1.88 \text{ A}$; (2) $U_{om} = 15.04 \text{ V}$; (3) $P_{om} = 14.14 \text{ W}$, $\eta = 65.5\%$,
 $P_{T_{\max}} = 3.87 \text{ W}$; (4) $I_{C_{\max}} = 32 \text{ A}$, $P_{T_{\max}} = 65.72 \text{ W}$)




图 14.2 习题 14.2 的图

14.3 (带运放驱动级的 OTL 功率放大器) 图 14.3 所示电路。(1) 估计放大倍数; (2) 如果晶体管饱和压降为 2V , 忽略 0.5Ω 电阻上的压降, 估算负载 R_L 获得功率的最大值是多少瓦? (3) 电容 C_1 、 C_f 的作用是什么? 电阻 R_1 、 R_2 、 R_3 的作用是什么?

(答案: (1) $\dot{A}_u = 11$; (2) $P_{om} \approx 1.53 \text{ W}$)




图 14.3

14.4 (OCL power amplifier with an op-amp driver) Find the voltage gain and the maximum signal power achievable with the load resistor R_L of the power amplifier in Figure 14.4. Assume $V_{CES} = 2 \text{ V}$ and Neglect the voltage drop across 1Ω resistors.

(Answer: (1) $\dot{A}_u = -5$; (2) $P_{om} \approx 6.75 \text{ W}$)




Figure 14.4

第 15 章直流稳压电源习题（4 题）

清华大学电机系电工学教研室 唐庆玉编

15.1（单相桥式整流，电容滤波）图 15.1 所示电路，电源频率 $f = 50\text{Hz}$, $R_L = 40\Omega$ 。

(1) 要求输出电压 $U_{O(AV)} = 100\text{V}$ ，求变压器副边电压的有效值 U_2 ，并确定二极管的参数。

(2) 接入滤波电容 C （虚线处），若要求满足 $R_L C = 2.5T$ ，求 C 的值。若仍要求输出电压

$U_{O(AV)} = 100\text{V}$ ，求接入滤波电容后 U_2 。

（答案：(1) $U_2 \approx 111\text{V}$ ；(2) $C = 1250\mu\text{F}$ ， $U_2 \approx 83.3\text{V}$ ）




图 15.1

15.2（串联型稳压电源，晶体三极管作为比较放大器）图 15.2 所示稳压电路， $U_Z = 5\text{V}$ ， $R_1 = 5.1\text{k}\Omega$ ， $R_2 = 3\text{k}\Omega$ 。

(1) 若 T_2 管的 $U_{BE2} = 0.7\text{V}$ ，确定该电路输出电压 U_O ；

(2) 若调整管 T_1 的管压降最小值为 $U_{CE1} = 3\text{V}$ ，求电压 U_1 ；

(3) 若所示稳压电路输出电流 $I_O = 1.5\text{A}$ ，调整管 T_1 工作时消耗的功率 P_{T1} 为多少瓦（ U_{CE1} 取 3V ）

（答案：）(1) $U_O = 15.39\text{V}$ ；(2) $U_1 = 18.39\text{V}$ ；(3) $P_{T1} = 4.5\text{W}$ ）





图 15.2 习题 15.2 的图

15.3 （集成电路稳压块使用）题图 15.3 所示电路，图（a）电路欲得到输出电流（最大值）0.5 A、电压+18 V；图（b）电路欲得到输出电流（最大值）0.5 A、电压-5 V；图（c）电路欲得到输出电流（最大值）0.5 A、电压±15 V。选择三端集成稳压器的型号，并在图上标出管脚号。



15.4 （串联型稳压电源，运放作为比较放大器）Determine the value of the potentiometer resistance R_W and the value of the zener voltage U_Z for the series regulator in Figure 15.4, if the output voltage V_{OUT} can be regulated from 1.6V to 20.8V. (Answer: $R_W = 12\text{k}\Omega$, $U_Z = 1.3\text{V}$)




Figure 15.4

第 16 章晶闸管及可控整流习题（4 题）

清华大学电机系电工学教研室 唐庆玉编

16.1 （单相半波可控整流）图 16.1 所示电路，已知 $u_1 = 220\sqrt{2} \sin 100\pi t \text{ V}$ ，变压器变比为 2:1， $R_L = 1.5\Omega$ ，晶闸管控制角 $\alpha = 15^\circ \sim 180^\circ$ 时。求：（1） U_O 的调节范围；（2）选用晶闸管参数（晶闸管额定通态平均电流 I_T 选择要比 $I_{T(AV)}$ 大的一档，晶闸管反向峰值电压 U_{RRM} 选择要留二倍余量）；（3）画出当 $\alpha = 120^\circ$ 时的 u_2 、 u_O 、 i_O 和 u_T 的波形。

（答案：（1）0~48.7V；（2）晶闸管参数：50A，400V）




图 16.1

16.2 （单相桥式全波可控整流）图 16.2 所示电路，输入电压为 220V、50Hz 的交流电压，负载 R_L 是一根额定电压为 220V、额定功率为 2kW 的电炉丝，要求输出电压 U_O 调节范围为 0~180V，求控制角 α 的调节范围，并选择晶闸管参数（晶闸管额定通态平均电流 I_T 选择要比 $I_{T(AV)}$ 大的一档，晶闸管反向峰值电压 U_{RRM} 选择要留二倍余量）。

（答案： $\alpha = 35^\circ \sim 180^\circ$ ；晶闸管参数：5A，700V）




图 16.2

16.3 （双向晶闸管交流调压）图 16.3 所示双向晶闸管交流调压电路，已知输入电压有效值为 $U = 220 \text{ V}$ ，求控制角为 $\alpha = 45^\circ$ 和 $\alpha = 135^\circ$ 时的输出电压有效值 U_O ，并画出 $\alpha = 90^\circ$ 时输出电压 u_O 的波形。（答案：209.8V，66.3V）




图16.3

16.4 （单晶体管触发电路）图 16.4 所示单晶体管触发电路，已知单晶体管参数为： $R_{B1} = 5.8 \text{ k}\Omega$ ， $R_{B2} = 3.4 \text{ k}\Omega$ 。外围电路参数为 $V_S = 24 \text{ V}$ ， $R_1 = 100 \Omega$ ， $R_2 = 470 \Omega$ 。

求：（1）分压比 η ；（2）峰点电压 U_p 。设单晶体管发射结导通时的压降为 $U_D = 0.6 \text{ V}$ 。

（答案：（1） $\eta \approx 0.63$ ；（2） $U_p \approx 14.8 \text{ V}$ ）

（提示： $U_p = \eta U_{BB} + U_D$ ，其中 $U_{BB} = V_S \frac{R_{B2} + R_{B1}}{R_2 + R_{B2} + R_{B1} + R_1}$ ）




图16.4

第 17 章数字电路基础习题（7 题）

清华大学电机系电工学教研室 唐庆玉编

17.1（门电路功能）作用于各门电路输入端的信号波形如图 17.1（a）所示。画出图 17.1（b）（c）各电路输出端 Y 的波形图。




图 17.1

17.2（逻辑代数化简）Using Boolean algebra（布尔代数，逻辑代数） techniques, simplify the following expression as much as possible, and implement the logic circuit using gate circuits.

(a) $X = (AB + \overline{A}B + \overline{A}\overline{B})(A + B + D + \overline{A}\overline{B}D)$

(b) $X = \overline{A}\overline{B}C + \overline{A} + B + \overline{C} + \overline{A}\overline{B}C\overline{D}$

(答案: (a) $X = A + B$; (b) $X = \overline{A}\overline{B}C + \overline{A}\overline{B}D$)

17.3（卡诺图化简）Use a Karnaugh map（卡诺图） to simplify the following expression to a minimum SOP form (SOP form, sum-of-product form, 积和式，与或式), and implement the logic circuit using NAND gates.

(a) $Y = \overline{A}\overline{B} + \overline{A}\overline{B}C\overline{D} + CD + \overline{B}C\overline{D} + ABCD$

(b) $Y = AC + ABD + BC + BD$

(答案: (a) $Y = \overline{A}\overline{B} + \overline{B}D + \overline{C}D$; (b) $Y = \overline{A}\overline{C} + \overline{B}C + \overline{B}D$)

17.4（卡诺图化简）利用卡诺图化简

(a) $F(A, B, C) = \Sigma(2, 3, 4, 6)$

(b) $F(A, B, C, D) = \Sigma(0, 1, 2, 3, 4, 6, 8, 9, 10, 11, 12, 14)$

(答案: (a) $F = \overline{A}\overline{B} + \overline{A}\overline{C}$; (b) $F = \overline{B}D$)

17.5（卡诺图化简、逻辑代数化简综合）已知逻辑函数 F 的真值表如图 17.5 所示（未给出的项为任意项），先用卡诺图化简法并再进一步用逻辑代数化简法写出 F 的最简表达式，使 F 可以用尽量少的门电路实现。

A	B	C	D	F
0	0	1	1	0
0	1	0	0	0
0	1	0	1	1
0	1	1	0	0
0	1	1	1	1
1	0	0	0	1
1	0	0	1	1
1	0	1	0	1
1	0	1	1	0
1	1	0	0	0

图 17.5

（提示：不同的组合可能写出不同的表达式，都是最简式，但用门电路实现时，有的表达式用的门电路的个数多，有的就少。只有将所有可能的最简式都写出来进行比较，才能确定一个用门电路最少的。此题能写出 2 个最简式，有一个实现时用的门电路较少。）

(答案: $F = \overline{(B+C) \cdot (B \oplus D)}$, 可用一个或门、一个异或门、一个与非门实现)

17.6 （三态门）图 17.6 是用三态门构成的双向数据传输电路， A 与 B 代表数据发送端或接收端， $\overline{G}$ 和 $\overline{RD}$ 为控制端，其中 $\overline{G}$ 是使能信号， $\overline{RD}$ 是传输方向控制信号。分析其逻辑功能并填入表 17.6 中。




图 17.6 习题 17.6 的图

表 17.6

$\overline{G}$	$\overline{RD}$	传输方向
		$A \leftarrow B$, 即 $A=B$ $A \rightarrow B$, 即 $B=A$ $A、B$ 都处于高阻态

17.7 （OC 门）分析图 17.7 中的线与电路，分析当输入信号（ A 、 B 、 C 、 D 、 E ）为何值时，灯泡 L 会亮。KA 是微型直流继电器。




图 17.7 习题 17.7 的图

第 18 章组合逻辑电路习题（7 题）

清华大学电机系电工学教研室 唐庆玉编

18.1 （用门电路的组合逻辑电路设计）设计三变量的奇数检测逻辑电路（三变量中 1 的个数为奇数时，电路输出为 1），写出真值表，写出输出表达式并用逻辑代数化简，用异或门实现，画出电路图。

（答案： $Y = A \oplus B \oplus C$ ）

18.2 （用门电路的组合逻辑电路设计）设计出能判断 A 、 B 两数大小的比较电路。 A 、 B 都是 2 位二进制数，表示为 $A = a_1a_0$ ， $B = b_1b_0$ 。当 $A \geq B$ 时，电路输出 $Z=1$ ，否则输出 $Z=0$ 。写出真值表，并用卡诺图化简，写出化简后的表达式，并用门电路实现，画出电路图。

（答案： $Z = a_1a_0 + \overline{b_1}\overline{b_0} + a_1\overline{b_1} + a_0\overline{b_1} + a_1\overline{b_0}$ ）



18.3 （用门电路的组合逻辑电路设计）根据教材 P215 表 18.10 的七段数码管显示译码电路的真值表，设计输出 f 的逻辑电路，用与非门实现，画出逻辑电路图。（答案： $f = \overline{\overline{D} \cdot \overline{BA} \cdot \overline{CB} \cdot \overline{CA}}$ ）

18.4 （用集成电路的组合逻辑电路设计）用集成数据选择器 74LS153 从四个 8 位二进制数中选择其中一个输出，画出电路图。（提示：用 4 片 74LS153，共含有 8 个 4 选 1 数据选择器）

18.5 （用集成组合电路的组合逻辑电路设计）用 3-8 译码器 74LS138 和门电路产生如下多输出函数的逻辑电路：

$$X_1 = BC, \quad X_2 = AC + \overline{AB}, \quad X_3 = A + \overline{BC}$$

18.6 （用集成电路的组合逻辑电路设计）用 4 位全加器 74LS283、四 2 选 1 数据选择器 74LS157 及门电路设计一个加/减运算器。当控制信号 $M=0$ 时， $\Sigma = A + B$ ，而当 $M=1$ 时， $\Sigma = A - B$ ，其中 A 、 B 都是 4 位二进制数： $A = a_3a_2a_1a_0$ ， $B = b_3b_2b_1b_0$ 。（提示：将运算 $A - B$ 变为加法运算， $A - B$ 等于 A 加上 B 的按位求反，然后再加 1。即若 $B' = \overline{b_3b_2b_1b_0}$ ，则 $A - B = A + B' + 1$ ）

18.7 （用集成电路的组合逻辑电路设计）用 4 位数值比较器 74LS85 组成两个 14 位二进制数的比较电路，需要几片？画出电路原理图。

第 19 章 时序逻辑电路习题解答（14 题）

清华大学电机系电工学教研室 唐庆玉编

19.1 (基本 RS 锁存器)如图 19.1(a)所示电路，输入波形如图 19.1(b)所示，画出输出 Q 的波形。




图 19.1 习题 19.1 的图

19.2 (D 触发器, JK 触发器)如图 19.2 所示各电路，设触发器初始状态为 0，画出 Q_1 、 Q_2 的波形图（画 6 个 CP 周期）。




图 19.2 习题 19.2 的图

19.3 (移位寄存器)写出图 19.3 中各电路的状态图，设 $Q_1Q_2Q_3$ 的初态为 100。




图 19.3 习题 19.3 的图

19.4 (集成移位寄存器 74LS164) 移位寄存器 74LS164（图 19.4(a)）各输入端的波形如图 19.4(b)所示，写出每个 CP 后输出端 $Q_7 \sim Q_0$ 的状态。




图 19.4 习题 19.4 的图

19.5 (集成移位寄存器 74LS194)如图 19.5(a)所示电路，输入波形如图 19.5(b)所示，画出比较器 74LS85 输出 $Y_{A>B}$ 、 $Y_{A<B}$ 、 $Y_{A=B}$ 的波形。




图 19.5 习题 19.5 的图

19.6 (加法计数器)如图 19.6 所示计数器电路, 写出驱动方程和状态转换表, 判断是几进制计数器, 并判断能否自启动。设初始状态为 $Q_2Q_1Q_0 = 000$ 。(答案: 同步五进制加法计数器, 能自启动)




图 19.6 习题 19.6 的图

19.7 (加/减法计数器) 如图 19.7 所示各计数器电路, 写出状态转换表, 判断是什么类型的计数器, 能否自启动, 并画出波形图。设初始状态为 $Q_2Q_1Q_0 = 000$ 。如果将触发器的反相输出端 (即 $\overline{Q_0}$, $\overline{Q_1}$) 作为低位向高位的进位脉冲, 则变成什么类型的计数器? (答案: 异步二进制减法计数器, 能自启动; 变为异步二进制加法计数器)




图 19.7 习题 19.7 的图

19.8 (减法计数器) 如图 19.8 所示计数器电路, 写出状态转换表, 判断是什么类型的计数器, 能否自启动。设初始状态为 $Q_2Q_1Q_0 = 000$ (答案: 同步二进制减法计数器, 能自启动)




图 19.8 习题 19.8 的图

19.9 (非顺序码计数器) 如图 19.9 所示时序电路, 写出驱动方程, 写出状态转换表 (写一个循环), 几个 CP 脉冲一个循环? 判断能否自启动。。设初始状态为 $Q_2Q_1Q_0 = 000$ 。(答案: 同步非顺序码计数器, 七个 CP 一个循环, 能自启动)




图 19.9 习题 19.9 的图

19.10 (集成计数器构成的任意进制计数器分析) 分析图 19.10 各电路是多少进制的计数器。




图 19.10 习题 19.10 的图


19.11 (集成计数器 74LS290 构成任意进制计数器) 用两片 74LS290 构成下列模数的计数器, 要求每片 74LS290 的输出都是 8421-BCD 码。

(1) 80; (2) 56

19.12 (集成计数器 74LS161, 74LS163 构成任意进制计数器设计) 用两片 74LS161 级联并采用反馈清 0 法构成 247 进制计数器, 画出电路图。若换为 74LS163, 又如何接线?

19.13 (分频器分析) 如图 19.13 所示各电路, 求输出信号 u_o 的频率。

(答案: (a) 10kHz; (b) 1Hz)






图 19.13 习题 19.13 的图

19.14 (正弦波振荡器、迟滞比较器、JK 触发器综合题) 如图 19.14 所示电路, 设桥式振荡器处于稳定振荡状态, 最大幅度为 $\pm 10\text{V}$ 。运放 A_2 输出电压最大值 $U_{OM} = \pm 10\text{V}$ 。稳压管的稳压值 $U_Z = 5\text{V}$, 正向压降 $U_F = 0$ 。J-K 触发器输出初始状态 $Q = 0$ 。画出 u_{o1} 、 u_{o2} 及 Q 的波形, 并计算 Q 的频率。画图时要标出必要的纵坐标值。TTL 输出高电平为 3.4V , 低电平为 0.3V 。(答案: 796Hz)




图 19.14

第 20 章多谐振荡器和单稳态触发器习题（5 题）

清华大学电机系电工学教研组 唐庆玉编

20.1 （RC 耦合多谐振荡器）如图 20.1 的 RC 耦合多谐振荡器， $R_1 = R_2 = 1\text{k}\Omega$ ， $C_1 = C_2 = 1\mu\text{F}$ 。画出稳态时 u_2 、 u_B 、 u_{C2} 、 u_1 、 u_A 、 u_{C1} 的波形图，标出纵轴和横轴上特征点的坐标值。设 TTL 高电平为 3.4V，低电平为 0.3V，非门的翻转阈值电平 U_T 为 1.4V。（答案：振荡周期为 $T = 1.4\text{ms}$ ）




图 20.1 习题 20.1 的图

20.2 （集成单稳 74LS123）用集成单稳态触发器 74LS123 设计一个延时电路，要求从输入脉冲 u_i 的上升沿开始到输出 u_o 的上升沿之间的延时时间为 $T_d = 20\text{s}$ ，而且要求 u_o 的正脉冲宽度为 $T_{w2} = 0.1\text{s}$ 。已知 $R_{T1} = R_{T2} = 200\text{k}\Omega$ 。在图 20.2 上完成接线，并求电容 C_{T1} 、 C_{T2} 的值。74LS123 的初始状态为 0。（答案： $C_{T1} \approx 222\mu\text{F}$ ， $C_{T2} \approx 1.11\mu\text{F}$ ）




图 20.2

20.3 （555 多谐振荡器）设计如图 20.3 所示的 555 多谐振荡器，要求输出波形的频率为 100Hz，占空比为 0.6。已知 $R_1 = 1\text{k}\Omega$ ，求 R_2 和 C 之值。（答案： $2\text{k}\Omega$ ， $2.86\mu\text{F}$ ）




图 20.3

20.4 (晶振, 分频器综合题) 图 20.4 所示分频电路, 要求: (1) 将二片 74LS163 用“置数 0 法”构成 200 分频器, 直接在图 20.4 上画出未完成的连线, 门电路任意选用, 74LS163 未标出的输入引脚逻辑电平为 1; (2) 计算输出信号 u_{o3} 的频率。(答案: 10kHz)




图 20.4

20.5 (数字电路综合设计题) 设计一个电子表电路 (框图见图 20.5), 电路包括: 晶体振荡器 (晶振频率 32.768kHz), 分频器, 秒计数器, 分计数器, 小时计数器 (24 小时模式), 七段显示译码器, 七段数码管, 以及时、分设置逻辑电路 (用两个按钮分别调整小时计数器和分计数器, 使之设置为当前时间)。画出电路原理图, 并标上所用的集成电路型号。





图 20.5 习题 20.5 的图

第 21 章 A/D 转换器和 D/A 转换器习题 (4 题)

清华大学电机系电工学教研组 唐庆玉编

21.1 (T 型电阻网络 D/A 转换器) 图 21.1 所示 T 型电阻网络 D/A 转换电路, 若 $V_{REF} = -10V$, $R = 15k\Omega$, 当模拟开关 $S_3 \sim S_0$ 分别对应的 $D_3 \sim D_0 = 0111$ 及



$D_3 \sim D_0 = 1111$ 两种情况时，该电路的输出电压 U_o 是多少伏？（答案：4.375V，9.375V）

21.2 （全加器、D/A 转换器综合题）图 21.2(a)所示电路，D/A 转换器电路中的模拟开关 S 由输入二进制数字量控制，当输入数字量为 0 时开关 S 接地，当输入数字量为 1 时开关 S 接在运放反相输入端上。全加器 74LS283 的输出 $\Sigma_4 \sim \Sigma_1$ 作为 D/A 转换器的数字输入，全加器输入信号波形如图 21.2(b)所示，画出输出电压 u_o 的波形。（答案：1，2，3，4 各时间段 u_o 为：-4V，-2V，-5V，-6.5V）




图 21.2 习题 21.2 的图

21.3 （D/A 转换器分辨率计算）有一 10 位 D/A 转换器，参考电压为 $V_{REF} = 8V$ ，当输入数字量为 1CDH、3EFH 时，输出模拟电压分别是多少？若要得到 -1.8V、-4V 的输出电压，输入数字量分别是多少？

（答案：-3.60V，-7.87V；0E6H，200H）

21.4 （A/D 转换器分辨率计算）有一 8 位 A/D 转换器，输入模拟电压范围为 0~+5.12V，当输入 3.62V、4.77V 时，输出数字量分别是多少？若要得到 25H、80H 的输出数字量，输入模拟电压值分别是多少？

（答案：B5H，EEH；0.74V，2.56V）

第 22 章半导体存储器习题 (4 题)

清华大学电机系电工学教研组 唐庆玉 2008 年 3 月 3 日

22.1 (半导体存储器原理) 如图 22.1 所示由增强型 NMOS 管构成的 4×4 的掩模 ROM, 分析其各单元存储的数据是什么。字地址译码器的输出高电平有效。(注意: 存储数据以输出 $D_3 \sim D_0$ 为准)




图 22.1

22.2（存储器地址译码器分析）图 22.2 是由两片 EPROM2764 和一片 RAM6264 构成的 16KB 程序存储器和 8KB 数据存储器，地址译码器是由门电路组成。分析每片存储器的地址范围，有无地址重叠区？如要求无地址重叠区，地址译码器应如何修改？（地址重叠：同一片存储器的地址范围不唯一，即不同范围的地址码都可以选中同一片存储器）





图 22.2 习题 22.2 的图

22.3（存储器地址译码器设计）用两片 EPROM2716 和两片 RAM6116 组成 4KB 的程序存储器和 4KB 的数据存储器，EPROM 的起始地址是 8000H，要求两片 2716 的地址连续且无地址重叠区，RAM 的起始地址是 A000H，要求两片 6116 的地址连续且无地址重叠区。

地址线为 $A_{15} \sim A_0$ ，用一片 3-8 译码器 74LS138 进行片选地址译码，画出电路图。2716 和 6116 只画出地址线和片选线的连接，数据线、写入使能线及输出使能线均不画。

22.4（存储器、D/A 转换器综合题） 图 4(a)是一个用函数查找表法信号发生器的电路框图，欲产生如图 4(b)所示的输出电压 u_o 波形，EPROM2716 中应写入什么数据(用 16 进制数表示)，其排列规律是什么（即从第 0 单元开始，每个单元应存入什么数据）。



第 23 章可编程逻辑器件习题（4 题）

清华大学电机系电工学教研室 唐庆玉编

23.1 （PROM 阵列）用 PROM 阵列实现的电路如图 23.1 所示，试分析该电路的逻辑功能。（答案：2 选 1 数据选择器）




图 23.1 习题 23.1 的图

23.2 （GAL 阵列分析）Determine the output expression for the generic array logic (GAL) shown in Figure 23.2 and analysis its function. The $\times$ s represent an *on* cell. （提示：写出逻辑表达式，根据逻辑表达式写出真值表，再根据真值表判断其逻辑功能）（答案：比较器）




Figure 23.2

23.3 （GAL 阵列设计）设计能用 GAL 阵列实现的一位全加器，并将设计结果编程于图 23.3 的 GAL 阵列中。（提示：参考教材 P320 页 18.3.5 节全加器）




图 23.3

23.4 （GAL 的输出逻辑宏单元 OLMC 功能分析）图 23.4 所示电路是 GAL 的三个 OLMC 编程为寄存器输出方式后的简化电路，S 是外部输入的控制信号，S=0 或 S=1。写出该电路

的状态方程，根据状态方程写出状态转换图(设初始值 $Q_2Q_1Q_0=000$)，指出该电路的功能，并判断该电路能否自起动。(答案：移位寄存器， $Q_2Q_1Q_0$ 的有效循环是： $110 \rightarrow 011 \rightarrow 101 \rightarrow 110 \rightarrow \dots$ ，可以自起动)




图 23.4 习题 23.4 的图

第 9 章可编程控制器（PLC）习题（9 题）

清华大学电机系电工学教研室 唐庆玉编

9.1 （PLC 编程基础）写出如图 9.1 所示梯形图的语句表程序。




图 9.1




图 9.2

9.2 （PLC 编程基础）写出图 9.2 所示梯形图的语句表程序。

9.3 （PLC 编程基础）画出如图 9.3 所示语句表程序的梯形图。

9.4 （PLC 编程基础）画出如图 9.4 所示语句表程序的梯形图。

LD	I0.2
O	Q0.1
AN	I0.0
AN	I0.3
LDN	M0.1
OLD	
=	Q0.1

图 9.3

LD	I0.0
LDN	I0.1
O	I0.2
ALD	
O	Q0.1
=	Q0.0

LPS	
LD	I0.3
LDN	I0.4
AN	C5
OLD	
ALD	
=	Q0.1

LPP	
AN	T2
=	Q0.2

图 9.4

9.5 （给定时序图，画梯形图）如图 9.5(a)所示时序图，在按钮 I0.1 按下后过 5 秒 Q0.0 由 0 变为 1 状态并自保持，Q0.0 变为 1 后检测从 I1.1 输入的正脉冲，检测到 12 个脉冲后，Q0.1 由 0 变为 1 状态，停止检测 I1.1 输入的正脉冲，10 秒后 Q0.1 由 1 变为 0 状态，同时 Q0.0 也被复位。画出能实现该时序图的梯形图。






图 9.5

9.6 （给定梯形图，画时序图）如图 9.6(a)所示的 PLC 电路可产生一个报警信号，蜂鸣器接通电源即发出“嘟—”声，切断电源即停止发声。PLC 梯形图如图 5(b)所示，试分析在按下启动按钮 SB_0 后，报警声的变化规律，只用 $Q0.0$ 的波形图表示（画一个循环），不必文字描述，高电平表示蜂鸣器响，低电平表示不响，标出每段高电平和低电平的时间宽度。只画 $Q0.0$ 的时序图，其它寄存器的时序图不画。



9.7 （顺序控制设计题）有系统如图 9.7 所示。系统要求：按起动按钮， M_2 先起动，20 秒后 M_1 自动起动。停止时，按停止按钮， M_1 先停止，30 秒后 M_2 自动停止。还有一个紧急停车按钮，按下紧急停车按钮时两台电机都停止。还要求若其中一台电机因过载而停车，另一台也立即停车。电机主电路图、I/O 口及定时器分配如图 9.7(a)、(b)所示，试设计该系统的程序，画出 PLC 的外部接线图，画出梯形图，写出语句表程序清单。



9.8（行程控制设计题）如图 P8.6(a)所示，一台运料小车由三相异步电动机拖动，按起动按钮后，由 A 地向 B 地前进，到达 B 地后自动停止，在 B 地停留 2 分钟后自动返回 A 地，到达 A 地后自动停止，在 A 地停留 1 分钟后自动返回 B 地，如此周而复始。按下停止按钮可以在任意位置停车。主电路图、I/O 端口及定时器分配、PLC 外部接线图分别如图 9.8(b)、(c)、(d)所示，画出梯形图，并写出语句表。




图 9.8

9.9（传送和移位指令应用）利用 S7-200 PLC 上的输出 LED 指示灯 Q0.7~Q0.0（图 9.9），编一个循环右移显示程序，要求：按起动按键 S₁，Q0.7 位、Q0.6 位、Q0.3 位、Q0.2 位开始亮 4 个灯，亮持续时间 1 秒，之后循环右移一位，再亮 1 秒，周而复始。按停止按钮 S₂，循环停止，而且灯熄灭。试设计 PLC 程序，画出梯形图并写出语句表。




图 9.9

注：以上中文习题的图符采用我国国家标准，英文习题的图符采用美国标准。