

微纳制造与 IC 装备—实验专题七综合报告

基于薄膜晶体管的 LED 驱动电路及反相器电路设计与制造

潘洪浩 2023080041 机械 34

2026 年 5 月

一、实验目的

了解薄膜晶体管（TFT）工作原理、性能特点、常见的微纳加工技术及应用领域；了解和掌握光刻掩模版加工工艺的整体流程，理解并掌握基于激光直写的无掩膜光刻工艺与湿法刻蚀工艺；了解光刻工艺、薄膜沉积工艺、剥离工艺等微纳加工工艺制造微纳结构的原理及工艺流程；了解和掌握 LED 驱动电路及反相器逻辑电路设计，掌握 TFT 电学特性测试方法，进行电路制造与电学测试实验。

二、实验原理

2.1 薄膜晶体管（TFT）工作原理

薄膜晶体管（Thin Film Transistor, TFT）是一种场效应晶体管，基本结构包括栅极（Gate）、栅绝缘层（Gate Insulator）、半导体有源层（Active Layer）、源极（Source）和漏极（Drain）。当在栅极施加电压时，在半导体/绝缘层界面处感应出导电沟道，从而控制源漏电流的大小。本实验中使用 n 型氧化物半导体（氧化铟 InO_x ）作为沟道层材料，属于 n 型 TFT——栅极施加正电压时沟道导通，施加负电压时沟道关断。TFT 的主要性能参数包括阈值电压 V_{th} 、开关比（ I_{on}/I_{off} ）、亚阈值摆幅（SS）和场效应迁移率 μ_{FE} 。

2.2 光刻工艺原理

光刻是将掩模版上的图形通过光化学反应转移到衬底光刻胶上的工艺过程。光刻胶分为正胶和负胶：正胶的曝光区域发生降解反应变为可溶性，显影后曝光区域被去除；负胶的曝光区域发生交联反应变为不溶性，显影后保留曝光区域图形。本实验使用紫外曝光机（波长 365 nm）进行接触式曝光。

2.3 掩模版制作原理

掩模版采用激光直写技术制作。在涂有光刻胶的铬版上，使用 Heidelberg DWL 66+ 激光直写系统（405 nm 激光器）将设计图形直接写入光刻胶，经显影去除曝光区域后，再通过铬层刻蚀（硝酸铈铵溶液）去除裸露的铬层，最终得到带有图形的金属铬掩模版。

2.4 薄膜沉积原理

磁控溅射：在真空腔体中通入 Ar 气，在电场作用下 Ar 气电离形成等离子体，带正电的 Ar 离子在磁场约束下轰击靶材（如 Cu），溅射出的靶材原子沉积在基片上形成薄膜。

真空蒸镀：在真空环境中加热金属（如 Al）使其蒸发，蒸发的金属原子在基片表面凝结形成均匀的金属薄膜。

2.5 剥离（Lift-off）工艺原理

剥离工艺利用光刻胶的侧壁形貌实现图形化。在光刻胶图形化后沉积金属薄膜，随后将基片浸入丙酮中溶解光刻胶，光刻胶上方的金属随之剥离，仅保留直接沉积在衬底表面的金属图形。

三、实验步骤

3.1 第一次实验：掩模版制作

(1) **激光直写**—使用 Heidelberg DWL 66+ 激光直写仪（10 mm 读写头，最小线宽 $2\mu\text{m}$ ，405 nm 激光器），在涂覆 AZ1500 光刻胶（厚度约 500 nm）的铬版上进行图形直写。设备如图 1 所示。

(2) **显影**—将曝光后的铬版浸入 MF319 显影液 50~60 s，溶解曝光区域的光刻胶，露出底层铬层。操作如图 2 所示。

(3) **铬层刻蚀**—将显影后的铬版浸入硝酸铈铵刻蚀液 1 min 30 s，去除裸露的铬层，形成最终的掩模版图形。




图 1: Heidelberg DWL 66+ 激光直写系统



图 2: T8 显影台

3.2 第二次实验：硅片光刻

(1) **等离子体清洗**—使用等离子体清洗仪，通入氧气，功率 100 W，清洗 3 min，去除硅片表面有机污染物，提高光刻胶与衬底的附着力。

(2) **匀胶（旋涂光刻胶）**—使用匀胶机，先以低速 700 rpm 旋涂 9 s 使胶液均匀铺展，再以高速 3000 rpm 旋涂 40 s 形成均匀胶膜。正型光刻胶为 AZ GXR-601，负型光刻胶为 NR9-3000PY。

(3) **前烘**—将匀胶后的硅片在热板上前烘 1 min 30 s，去除胶层中残留溶剂。

(4) **紫外曝光**—使用紫外曝光机（波长 365 nm）进行接触式曝光。正胶曝光 10 s（曝光区域变为可溶），负胶曝光 15 s（曝光区域发生交联变为不溶）。

(5) **显影**—正胶使用 RZX-3038 显影液约 30 s，负胶使用 RD6 显影液约 25 s。

(6) **后烘**—负胶显影后需后烘 1 min 30 s，进一步增强胶膜与衬底的结合力及耐刻蚀性。正胶工艺无需后烘。

3.3 第三次实验：薄膜沉积与器件测试

(1) **磁控溅射沉积**—使用磁控溅射设备沉积铜薄膜作为源漏电极。溅射气氛为 Ar 气，工作气压约 0.5 Pa，Cu 靶材功率 100 W，溅射时间 2 min，基片旋转以保证薄膜均匀性。溅射设备如图 3 所示。

(2) **剥离工艺**—将溅射后的硅片浸于丙酮中溶解光刻胶，完成 lift-off 工艺（必要时使用超声辅助），得到图形化的金属电极。

(3) **真空蒸镀**—使用真空蒸镀设备沉积铝金属电极，厚度约 55 nm。

(4) **半导体沟道层制备**—器件沟道层半导体材料为氧化铟 (InO_x)。

(5) **电学特性测试**—使用 B1500A 半导体参数分析仪和探针台（图 4）对制备的 TFT 器件及电路进行测试：

- TFT 转移特性曲线测试 (I_D-V_{GS})：栅压从 -30 V 扫描至 $+30\text{ V}$ ， $V_{DS} = 30\text{ V}$ ；
- TFT 输出特性曲线测试 (I_D-V_{DS})：分别测试 $V_{GS} = 0\text{ V}$ 和 $V_{GS} = 10\text{ V}$ 条件；
- LED 驱动电路动态测试；
- 反相器静态传输特性测试 ($V_{out}-V_{in}$ ， $V_{DD} = 5\text{ V}$)；

- 反相器动态开关特性测试。



图 3: 薄膜沉积设备




图 4: 探针台测试系统

四、实验结果与分析

4.1 TFT 转移特性曲线分析

图 5展示了 TFT 器件的转移特性曲线 (I_D - V_{GS}), 测试条件为 $V_{DS} = 30\text{ V}$, 栅压 V_{GS} 从 -30 V 扫描至 $+30\text{ V}$ 。由图可见:

1. 器件表现出明显的 n 型传输特性——当 V_{GS} 为负值时, 器件处于关断态, 漏电流 I_D 约为 10^{-7} A 量级; 当 V_{GS} 增大为正值时, 沟道导通, I_D 迅速增大至 10^{-4} A 量级。
2. 器件开关比 (I_{on}/I_{off}) 约为 1.8×10^3 (约 3.3 个数量级)。开关比较低的原因可能是氧化铟沟道层中载流子浓度较高, 导致关态电流偏大。
3. 正向扫描与反向扫描曲线基本重合, 说明器件在测试过程中表现出较小的迟滞效应, 具有良好的稳定性。




图 5: TFT 转移特性曲线 ($V_{DS} = 30 \text{ V}$)

4.2 TFT 输出特性曲线分析

图 6展示了 TFT 在不同栅压下的输出特性曲线 (I_D - V_{DS})。

- $V_{GS} = 0 \text{ V}$ 时, 漏电流 I_D 较小, 随 V_{DS} 变化幅度有限, 器件处于关断/亚阈值区域。在 V_{DS} 从 -30 V 到 $+30 \text{ V}$ 的扫描中, I_D 最大值约 $35 \mu\text{A}$ 。
- $V_{GS} = 10 \text{ V}$ 时, I_D 显著增大, 最大值超过 $100 \mu\text{A}$, 表现出典型的场效应调制特性。在低 V_{DS} 区域, I_D 随 V_{DS} 近似线性增长 (线性区); 在高 V_{DS} 区域, I_D 趋于饱和 (饱和区), 符合 MOSFET 的输出特性规律。




图 6: TFT 输出特性曲线 (左: $V_{GS} = 0 \text{ V}$, 右: $V_{GS} = 10 \text{ V}$)

4.3 LED 驱动电路测试

4.3.1 LED 点亮测试

在 TFT 驱动的 LED 电路中, 当栅极施加足够的正电压时, TFT 导通, 漏极电流驱动 LED 发光。图 7为实验中 LED 成功点亮的照片。




图 7: LED 驱动电路点亮测试

4.3.2 LED 动态测试

图 8展示了 LED 动态测试结果。栅压在 $+30\text{ V}$ 与 -30 V 之间周期性切换，驱动 LED 的源极电流 I_S 随之变化：当 $V_{GS} = +30\text{ V}$ 时， $I_S \approx 280\text{ }\mu\text{A}$ ，LED 处于导通状态；当 $V_{GS} = -30\text{ V}$ 时， I_S 降至约 $0.85\text{ }\mu\text{A}$ ，LED 关断。开关切换时间在毫秒量级。




图 8: LED 驱动电路动态测试

4.4 反相器静态传输特性

4.4.1 贴片电阻负载反相器

图 9为贴片电阻负载反相器的静态传输特性曲线。测试条件为 $V_{DD} = 5\text{ V}$ ， V_{in} 从 -35 V 扫描至 $+30\text{ V}$ 。由图可见：

- 当 V_{in} 较低 ($< -10\text{ V}$) 时，TFT 关断， $V_{out} \approx V_{DD} = 5\text{ V}$ ，输出高电平；
- 当 V_{in} 较高 ($> 10\text{ V}$) 时，TFT 充分导通， V_{out} 降至约 0.2 V ，输出低电平；
- 转换区间的最大增益约为 0.54 V/V （位于 $V_{in} \approx -4.5\text{ V}$ 处）。增益较低的原因是贴片电阻值较大，导致 TFT 导通时 V_{out} 不能充分拉低至地，且转换区间较宽。




图 9: 贴片电阻负载反相器静态传输特性 ($V_{DD} = 5\text{ V}$)

4.4.2 n 型 TFT 负载反相器

图 10为 n 型 TFT 负载反相器的静态传输特性曲线。 V_{in} 从 -3 V 扫描至 $+3\text{ V}$, $V_{DD} = 5\text{ V}$ 。分析如下:

- V_{out} 的高电平约为 3.0 V (低于 $V_{DD} = 5\text{ V}$)，这是因为负载 TFT 存在阈值电压降，使得输出高电平 $V_{OH} = V_{DD} - V_{th_load}$ 。
- V_{out} 的低电平约为 0.19 V 。
- 转换区间的最大增益约为 23.2 V/V (位于 $V_{in} \approx 0.30\text{ V}$ 处)，远高于贴片电阻负载反相器，说明 n-TFT 负载反相器具有更好的逻辑切换特性。
- 反相器的逻辑阈值电压 ($V_{out} = V_{in}$ 点) 约在 0.3 V 附近。




图 10: n 型 TFT 负载反相器静态传输特性 ($V_{DD} = 5\text{ V}$)

4.5 反相器动态特性

4.5.1 贴片电阻负载反相器动态测试

图 11为贴片电阻负载反相器的动态开关测试结果。输入电压 V_{in} 在 $+30\text{ V}$ 与 -30 V 之间交替切换，输出电压 V_{out} 随之在约 0.2 V 与 5.0 V 之间切换。从图中可以看出，反相器能够正常实现逻辑反转功能。




图 11: 贴片电阻负载反相器动态测试

4.5.2 反相器 I/V-t 采样测试

图 12为反相器输出端电压随时间的连续采样结果（采样间隔 0.05 s，共 1000 个数据点）。输出电压基本稳定在约 0.20 V，波动范围极小（ ± 6 mV），说明器件在稳定工作点下具有良好的输出稳定性。




图 12: 反相器 I/V-t 连续采样测试

4.6 思考题

（1）薄膜晶体管（TFT）和 MOS 场效应晶体管的区别和联系是什么？

联系：TFT 和 MOSFET 都是场效应晶体管（FET），工作原理相同——通过栅极电压调控沟道中载流子浓度，从而控制源漏电流。两者都具有栅极、源极、漏极三段结构，且都利用栅绝缘层将栅极与沟道隔离。

区别：

1. **衬底材料：**MOSFET 以单晶硅为衬底，利用硅片本身作为沟道；TFT 在玻璃、柔性聚合物等绝缘衬底上通过薄膜沉积形成器件结构。
2. **半导体材料：**MOSFET 使用单晶硅，载流子迁移率高（ $\sim 1000 \text{ cm}^2/\text{Vs}$ ）；TFT 使用非晶或多晶薄膜（如 a-Si、LTPS、氧化物半导体 InOx 等），迁移率较低（ $\sim 1\sim 50 \text{ cm}^2/\text{Vs}$ ）。
3. **器件结构：**MOSFET 通常为平面或三维（FinFET 等）结构，制造在晶圆上；TFT 多为底栅顶接触或底接触结构，便于大面积制造。

4. **制造工艺：**MOSFET 使用晶圆级光刻、离子注入、热氧化等高温工艺；TFT 使用薄膜沉积（溅射、蒸镀）、低温光刻等工艺，工艺温度低。
5. **应用领域：**MOSFET 用于高性能集成电路（CPU、存储器等）；TFT 主要用于平板显示驱动（TFT-LCD、OLED）、柔性电子和传感器等领域。

（2）通过薄膜沉积工艺制备源漏电极时，为什么沉积铝，而不是其它金属？

选择铝作为电极材料主要有以下原因：

1. **功函数匹配：**铝的功函数约为 4.1~4.3 eV，与 n 型氧化物半导体（如 InO_x 的电子亲和能约 4.0~4.5 eV）匹配较好，有利于形成低势垒的欧姆接触，降低接触电阻。
2. **工艺可行性强：**铝的熔点较低（660°C），蒸镀工艺温度低，不会损伤光刻胶和底层的半导体薄膜。同时铝的蒸镀速率易于控制，可获得均匀致密的薄膜。
3. **良好的导电性：**铝的电阻率较低（ $2.65 \mu\Omega\cdot\text{cm}$ ），能满足电极的导电需求。
4. **成本优势：**铝为常见金属，价格低廉，适合教学实验和大规模应用。
5. **天然钝化保护：**铝在空气中表面会自发形成致密的 Al_2O_3 氧化层，对电极具有一定的钝化保护作用。

（3）能否用 n 型 TFT 设计更多类型的基本逻辑电路，比如“与门”、“或门”、“循环振荡器”等？

可以利用 n 型 TFT 设计多种基本逻辑电路：

与门（AND）：将两个 n 型 TFT 串联作为下拉网络，配合上拉负载（电阻或 TFT）。当且仅当两个输入均为高电平时，两个 TFT 同时导通，输出才为低电平——这实际上构成了与非门（NAND）。NAND 门再加一级反相器即可实现与门功能。

或门（OR）：将两个 n 型 TFT 并联作为下拉网络。当任一输入为高电平时，对应的 TFT 导通，输出变为低电平——这构成或非门（NOR）。再加一级反相器可实现或门功能。

环形振荡器（Ring Oscillator）：将奇数个（如 3 个、5 个）反相器首尾级联，形成正反馈环路。由于每级反相器存在传输延迟，环路中信号持续振荡，振荡频率由反相器级数和单级延迟决定。利用 n 型 TFT 负载反相器即可构建环形振荡器。

以上逻辑电路均可通过 n 型 TFT 的不同连接方式（串联、并联、级联）实现，这也是基于 TFT 的集成电路设计的基础。

五、总结

通过本次实验专题七的三次课程，我系统地体验了从掩模版制作、硅片光刻、薄膜沉积到器件测试的微纳加工完整流程。

在工艺方面，掩模版制作让我理解了激光直写技术如何将设计图形转移到铬版上；光刻实验让我亲身感受了正胶和负胶工艺的差异——正胶曝光后显影溶解曝光区域，负胶则相反，且负胶需要额外的后烘步骤增强胶膜结合力；磁控溅射和真空蒸镀两种薄膜沉积方式各有特点，溅射适合大面积均匀成膜，蒸镀则更适合低温快速沉积。

在测试方面，B1500A 半导体参数分析仪可以精确测量 TFT 的转移特性和输出特性。从实验数据来看，基于氧化铟的 TFT 表现出明显的 n 型传输特性，但开关比仅约 3 个数量级，可能与沟道层的载流子浓度有关。反相器测试中，n 型 TFT 负载反相器的增益（23.2 V/V）明显高于贴片电阻负载反相器（0.54 V/V），体现了有源负载在逻辑电路中的优势，但也注意到其输出高电平存在阈值电压降的问题。

这次实验让我深刻认识到微纳加工工艺中每个步骤的精确控制对最终器件性能的关键影响，也加深了对薄膜晶体管及其电路应用的理解。