


# Quản lý bộ nhớ

TH 106: Hệ điều hành  
Khoa CNTT  
ĐH KHTN

## Phân cấp bộ nhớ



Khái niệm cache  
Các đặc điểm chung  
Truy suất nhanh  
Giảm tần xuất truy cập bộ nhớ  
Tăng dung lượng phục vụ của bộ xử lý chính  
Tăng kích thước đơn vị dữ liệu

ĐH KHTN  
TpHCM

TH 106: Hệ điều hành


## Caches bộ nhớ

Ở gần processor hơn là bộ nhớ chính  
Nhỏ và nhanh hơn bộ nhớ chính  
Như là “bộ nhớ tạm”: chứa giá trị vùng nhớ trên bộ nhớ chính nơi mới vừa truy cập.  
Chuyển đổi dữ liệu giữa cache và bộ nhớ chính được tính theo đơn vị: blocks/lines  
Caches cũng chứa giá trị ô nhớ ở gần với ô nhớ vừa được truy xuất  
Ánh xạ giữa bộ nhớ và cache là ánh xạ **tĩnh (hầu hết)**  
Xử lý nhanh khi xảy ra lỗi trang  
Thông thường là có một cache chính và nhiều caches phụ (L1, L2, L3, ...)

ĐH KHTN  
TpHCM

TH 106: Hệ điều hành

## Các vấn đề trong thiết kế Cache




Kích thước cache và kích thước cache block  
Ánh xạ: physical/virtual caches  
Thuật toán thay thế

ĐH KHTN  
TpHCM

TH 106: Hệ điều hành

## Phân cấp bộ nhớ




**Câu hỏi:** Phải làm gì nếu ta muốn thực thi chương trình mà yêu cầu bộ nhớ lớn hơn bộ nhớ ta đang có sẵn?

ĐH KHTN  
TpHCM

TH 106: Hệ điều hành

## Phân cấp bộ nhớ




**Trả lời:** Giả lập như chúng ta có bộ nhớ lớn hơn:  
Bộ nhớ ảo

ĐH KHTN  
TpHCM

TH 106: Hệ điều hành

## Bộ nhớ ảo: phân trang

Một trang là một đơn vị của bộ nhớ ảo (cache được)  
HĐH quản lý việc ánh xạ giữa các trang của VM và bộ nhớ vật lý



ĐH KHTN  
TpHCM

TH 106: Hệ điều hành

## Hai quan điểm về bộ nhớ

Nhìn từ phần cứng – chia sẻ bộ nhớ vật lý  
Nhìn từ phần mềm – một tiến trình sẽ chỉ “thấy”: không gian địa chỉ ảo của nó  
Quản lý bộ nhớ của HĐH là kết hợp hai cách nhìn trên  
Bền vững (Consistency): các bộ nhớ vật lý trông “giống nhau”  
Cấp phát địa chỉ (Relocation): tiến trình có thể được nạp lên tại bất kì địa chỉ vật lý nào  
Bảo vệ (Protection): một tiến trình không thể truy cập vùng nhớ của tiến trình khác  
Chia sẻ (Sharing): cho phép chia sẻ bộ nhớ vật lý (phải cài đặt điều khiển)


ĐH KHTN  
TpHCM

TH 106: Hệ điều hành



Bộ nhớ bị phân mảnh

Vấn đề phân mảnh trong môi trường đa chương



Phân mảnh

**Phân mảnh ngoại vi (External Fragmentation)** – tổng bộ nhớ trống thỏa yêu cầu, nhưng không liên tục

**Phân mảnh nội vi (Internal Fragmentation)** – mỗi block được cấp phát lớn hơn yêu cầu bộ nhớ một ít

Giải pháp phân mảnh ngoại vi: **kết hợp**

Chuyển các vùng trống thành một khối bộ nhớ liên tục

Chỉ thực hiện được nếu HĐH hỗ trợ biên dịch địa chỉ trong thời gian thực thi

Bài toán cấp phát bộ nhớ động

Cấp phát bộ nhớ kích thước X được thực hiện như thế nào?

First-fit: cấp phát vùng trống đầu tiên đủ cho yêu cầu.

Best-fit: cấp phát vùng trống nhỏ nhất vừa đủ yêu cầu; phải duyệt toàn danh sách, nếu không sắp theo thứ tự. Sẽ tạo ra vùng nhớ trống dư ra nhỏ nhất.

Worst-fit: cấp phát vùng trống lớn nhất; phải duyệt toàn danh sách. Sẽ tạo những ô trống dư ra lớn nhất.

First-fit và best-fit tốt hơn worst-fit về mặt tốc độ và việc tận dụng bộ nhớ.

Bộ nhớ ảo

Bộ nhớ ảo là sự trừu tượng hóa của HĐH, nó cung cấp người lập trình một không gian địa chỉ lớn hơn không gian địa chỉ vật lý thật sự

Bộ nhớ ảo có thể được triển khai bằng cách phân trang hoặc phân đoạn, hiện tại phân trang thông dụng hơn


Mô hình kết hợp cũng thường được dùng, phân đoạn thường khá đơn giản (v.d., một số lượng xác định các đoạn cùng kích thước)

Hữu ích của bộ nhớ ảo:

Lập trình viên không lo lắng với việc các máy tính khác nhau có kích thước bộ nhớ vật lý khác nhau


Phân mảnh trong môi trường đa chương

Chuyển đổi địa chỉ



MMU: memory management unit

Phân đoạn



Phân đoạn

Các đoạn có kích thước khác nhau

Biên dịch địa chỉ dựa vào các thanh ghi (base, size, state) – bảng phân đoạn

Trạng thái (state): valid/invalid, access permission, reference bit, modified bit

Các đoạn có thể trực quan với lập trình viên và dễ tiện lợi, chia ra hai loại đoạn, dùng cho mã chương trình hay dữ liệu (nghĩa là code segment hoặc là data segments)

KIẾN TRÚC PHÂN ĐOẠN

- Địa chỉ ảo/logic là một bộ đôi:<segment, offset>
- Bảng phân đoạn (*segment table*) – ánh xạ địa chỉ vật lý 2 cấp; mỗi phần tử bảng có:
  - *base*: Địa chỉ vật lý bắt đầu của phân đoạn (segment)
  - *limit*: Độ dài của phân đoạn (segment).



## KIẾN TRÚC PHÂN ĐOẠN

- Định vị lại (relocation)
  - Động
  - Sử dụng bảng phân đoạn
- Dùng chung (sharing)
  - Có các phân đoạn dùng chung
  - Sử dụng cùng một số hiệu phân đoạn (segment number)
- Cấp phát (allocation)
  - first fit/best fit
  - Phân mảnh ngoài

## KIẾN TRÚC PHÂN ĐOẠN

- Bảo vệ bộ nhớ: Mỗi phân đoạn có:
  - Bit kiểm tra = 0  $\Rightarrow$  phân đoạn không hợp lệ
  - read/write/execute privileges
- Protection bits associated with segments; code sharing occurs at segment level.
- Do phân đoạn có cơ biến đổi  $\rightarrow$  Gặp vấn đề tương tự trong cấp phát bộ nhớ liên tục
- Kết hợp phân đoạn với phân trang để tăng hiệu quả sử dụng bộ nhớ, để cấp phát hơn (ví dụ: MULTICS, Intel 386)

## KIẾN TRÚC PHÂN ĐOẠN

- Thanh ghi cơ sở bảng phân đoạn (*Segment-table base register STBR*) trỏ đến base
- Thanh ghi độ dài bảng phân đoạn (*Segment-table length register - STLR*) chỉ ra số lượng phân đoạn được sử dụng trong tiến trình;
- Số hiệu phân đoạn  $s$  là hợp lệ nếu thỏa mãn điều kiện:  $s < STLR$ .


## Ví dụ về phân đoạn

Giả sử trong quá trình quản lý bộ nhớ ảo dạng phân đoạn, hệ điều hành duy trì Segment Table:

Segment	Base	Limit
0	300	700
1	1200	500
2	2000	600

Hãy tính địa chỉ vật lý cho mỗi địa chỉ lô-gic sau: (1, 200), (1, 0), (0, 700), (2, 0), (2, 600)

## Ví dụ về phân đoạn



## Ví dụ về phân đoạn



- $+ (1, 200) = 1200 + 200 = 1400$  (hợp lệ vì thuộc [1200:1700])
- $+ (1, 0) = 1200 + 0 = 1200$  (hợp lệ)
- $+ (0, 700) = 300 + 700 = 1000$  (hợp lệ)
- $+ (2, 0) = 2000 + 0 = 2000$  (hợp lệ)
- $+ (2, 600) = 2000 + 600 = 2600$  (hợp lệ)

## Bài tập

Trong mô hình cấp phát bộ nhớ liên tục, có năm phân mảnh bộ nhớ theo thứ tự với kích thước là 600KB, 500KB, 200KB, 300KB. Giả sử có 4 tiến trình đang chờ cấp phát bộ nhớ theo thứ tự P1, P2, P3, P4. Kích thước tương ứng của các tiến trình trên là: 212KB, 417KB, 112KB, 426KB. Hãy cấp phát bộ nhớ cho các tiến trình trên theo thuật toán First-fit, Best-first, Worst-fit.

## Bài tập

Segment	Base	Limit
0	219	600
1	2300	14
2	90	100
3	1327	580
4	1952	96

- Hãy cho biết địa chỉ vật lý tương ứng với các địa chỉ logic sau đây:
- a. 0, 430
  - b. 1, 10
  - c. 2, 500
  - d. 3, 400
  - e. 4, 112



Kết hợp phân trang và phân đoạn

Một vài MMU kết hợp phân trang và phân đoạn

Chuyển đổi địa chỉ phân đoạn trước

Địa chỉ đoạn lưu địa chỉ bảng trang cho đoạn đó

Bảng trang được đánh chỉ mục bằng phần page number trong địa chỉ ảo và ánh xạ tới page frame tương ứng


Ngày nay người ta không còn dùng phân đoạn nhiều nữa

UNIX sử dụng mô hình phân đoạn đơn giản nhưng không yêu cầu hỗ trợ của phần cứng


Phân trang

- Các trang có kích thước cố định
- Bộ nhớ vật lý tương ứng với trang gọi là page frame
- Chuyển đổi địa chỉ thông qua bảng trang, được đánh chỉ mục bằng page number
- Mỗi mục tin trong bảng trang lưu một con số đại diện page frame mà trang đó ánh xạ tới và trạng thái của trang trong bộ nhớ
- Trạng thái: valid/invalid, access permission, reference bit, modified bit, caching
- Việc phân trang là “trong suốt” với người lập trình

Phân trang hardware




Cơ chế phân trang




Cơ chế phân trang

- Địa chỉ luận lý gồm có:
  - Số hiệu trang (Page number)  $p$
  - Địa chỉ tương đối trong trang (Page offset)  $d$
- Nếu kích thước của không gian địa chỉ luận lý là  $2^m$ , và kích thước của trang là  $2^n$  (đơn vị là byte hay word tùy theo kiến trúc máy) thì




Bảng phân trang sẽ có tổng cộng  $2^m/2^n = 2^{m-n}$  mục (entry)


Chuyển đổi địa chỉ trong phân trang



Bảng trang 16-bit, Mỗi trang kích thước 4KB




Mô hình phân trang





Ví dụ phân trang



Bài tập

Một tiến trình được nạp vào bộ nhớ theo mô hình phân trang với kích thước trang là 1024 byte. Bảng trang như sau:

Hãy chuyển các địa chỉ logic sau thành địa chỉ vật lý:

a)1251;

b) 3249

1
5
3
6

Cài đặt bảng trang

- Bảng trang được lưu ở bộ nhớ trong *thanh ghi cơ sở bảng trang (page-table base register)* (PTBR) trỏ đến bảng trang
- *Thanh ghi độ dài bảng trang (page-table length register)* (PTLR) lưu cỡ bảng trang
- Sử dụng bảng trang, mọi thao tác truy cập dữ liệu/lệnh cần tới 2 lần truy cập bộ nhớ (1 cho bảng trang, 1 cho dữ liệu/lệnh )

Cài đặt bảng trang

- Truy cập bộ nhớ hai lần: → Giảm tốc độ
- Giải quyết vấn đề 2 lần truy cập bộ nhớ: Sử dụng phần cứng cache có tốc độ truy cập cao gọi là bộ nhớ kết hợp (associative memory) hoặc vùng đệm hỗ trợ chuyển đổi (translation look-aside buffers - TLB)
- Mỗi phần tử trong TLB có hai phần: khóa và giá trị
- Số lượng các phần tử của TLB thường từ 64 đến 1024

Translation Lookaside Buffer


Cache cho các mẫu tin trong bảng trang gọi là Translation Lookaside Buffer (TLB)

Thường là 64 mẫu tin


Mỗi mẫu tin của TLB chứa 1 page number và một mẫu tin của bảng trang tương ứng

Mỗi lần truy cập bộ nhớ, chúng ta tìm page number ⇒ frame được ánh xạ trong TLB bởi trang này

Translation Lookaside Buffer



Chuyển đổi địa chỉ dùng TLB



TLB Miss

Điều gì xảy ra nếu TLB không chứa thông tin bảng trang truy cập?

TLB miss

Thu hồi một mẫu tin trên TLB nếu không có mẫu tin đang rảnh

Chính sách thay thế?


Chép vào TLB mẫu tin thiếu từ bảng trang

TLB misses có thể được xử lý bằng phần cứng hoặc phần mềm

Phần mềm cho phép ứng dụng hỗ trợ quyết định thay thế



Chuyển đổi địa chỉ dùng TLB



Thời gian truy xuất hiệu dụng (EAT)

- Thời gian tìm kiếm ở thanh ghi kết hợp =  $\epsilon$  (đơn vị thời gian)
- Thời gian truy cập bộ nhớ là  $n$  đơn vị thời gian
- Hit ratio: Số phần trăm (%) địa chỉ trang được tìm thấy ở các thanh ghi kết hợp/TLB
- Hit ratio =  $\alpha$
- Thời gian truy cập hiệu dụng (EAT):
- $EAT = (n + \epsilon) \alpha + (2n + \epsilon)(1 - \alpha) = 2n + \epsilon - \alpha n$

Thời gian truy xuất hiệu dụng (EAT)

- ❑ Ví dụ 1: đơn vị thời gian nano giây

  - Associative lookup = 20
  - Memory access = 100
  - Hit ratio = 0.8
  - $EAT = (100 + 20) \times 0.8 + (200 + 20) \times 0.2 = 1.2 \times 100 + 20 = 140$
- ❑ Ví dụ 2

  - Associative lookup = 20
  - Memory access = 100
  - Hit ratio = 0.98
  - $EAT = (100 + 20) \times 0.98 + (200 + 20) \times 0.02 = 1.02 \times 100 + 20 = 122$

Ví dụ

Xét một hệ thống sử dụng kỹ thuật phân trang, với bảng trang được lưu trữ trong bộ nhớ chính.

a) Nếu thời gian cho một lần truy xuất bộ nhớ bình thường là 200 nanoseconds, thì mất bao nhiêu thời gian cho một thao tác truy xuất bộ nhớ trong hệ thống này ?

b) Nếu sử dụng TLBs với hit-ratio ( tỉ lệ tìm thấy) là 75%, thời gian để tìm trong TLBs xem như bằng 0, tính thời gian truy xuất bộ nhớ trong hệ thống ( effective memory reference time)

Lưu không gian địa chỉ ở đâu?


Không gian địa chỉ có thể lớn hơn bộ nhớ vật lý

Chúng ta lưu nó ở đâu?

Chúng ta lưu bảng trang ở đâu?


Lưu bảng trang ở đâu?

Trong bộ nhớ ...



- Điều thú vị là sử dụng bộ nhớ để mở rộng địa chỉ bộ nhớ, *kích thước bộ nhớ vật lý giảm*
- Trade-off (thay thế) như thế nào!
- Cần hiểu đặc tính của các ứng dụng
- Bảng trang có thể rất lớn! Giải pháp?

Bảng trang 2 cấp



Ví dụ bảng trang 2 cấp

Một địa chỉ logic (máy 32-bit kích thước trang 4K) được chia thành:

Page number: 20 bits.

Page offset: 12 bits.

Vì bảng trang lại được phân trang, page number lại được chia thành:

10-bit: page number.

10-bit: page offset.



Ví dụ bảng trang 2 cấp


Vậy, địa chỉ logic như sau:

page number		page offset
$p_1$	$p_2$	$d$
10	10	12

Với  $p_1$  là chỉ mục trong outer page table, và  $p_2$  là chỉ mục của một trang thuộc outer page table.

Lược đồ chuyển đổi địa chỉ

Lược đồ chuyển đổi địa chỉ của kiến trúc phân trang 2 cấp 32-bit



Hiệu quả thực thi hân trang đa cấp

Vì mỗi cấp được lưu như một bảng phân biệt trong bộ nhớ, chuyển đổi địa chỉ logic thành địa chỉ vật lý tốn tới 4 lần truy cập bộ nhớ.

Caching cho phép các tính toán này khả thi.

Cache đạt 98% hit thì:

$$\begin{aligned} \text{effective access time} &= 0.98 \times 120 + 0.02 \times 520 \\ &= 128 \text{ nanoseconds.} \end{aligned}$$

Bị chậm lại chỉ có 28% trong việc truy cập bộ nhớ.

128-100 = 28 nanoseconds. Giả sử 1 truy cập bộ nhớ là 100 ns, thời gian tìm trên TLB là 20 ns, nên nếu 1 hit trên LTB => tốn 120 ns. Còn nếu miss thì 4\*100 + 20(search trên TLB) + 100 truy cập frame = 520ns

Bảng trang nghịch đảo

- Mục tiêu của bảng trang là để tìm ra trang vật lý tương ứng của từng trang ảo
- Tuy nhiên, số lượng trang ảo rất lớn → kích thước bảng trang có thể chiếm một không gian lớn trên bộ nhớ
- Ví dụ hệ thống 64-bit địa chỉ, kích thước mỗi trang là 4KB, vậy bảng trang cần  $2^{52}$  mẫu tin. Nếu mỗi mẫu tin 8 bytes thì bảng trang chiếm 30 triệu GB.

Bảng trang nghịch đảo


Mỗi mẫu tin dành cho 1 trang thật (frame) trên bộ nhớ.

Mỗi mẫu tin gồm địa chỉ ảo của trang, cùng với thông tin về tiến trình đang dùng trang này. <pid, p>

Giảm bộ nhớ cần thiết để lưu mỗi trang, nhưng tăng thời gian để tìm bảng trang.

Sử dụng CTDL bảng băm (hash table) để tăng tốc độ tìm kiếm.

Kiến trúc bảng trang nghịch đảo



Giải quyết vấn đề địa chỉ ảo > địa chỉ VLý ntn?

Nếu không gian địa chỉ ảo của một tiến trình nhỏ hơn bộ nhớ vật lý thì không có vấn đề gì

Chỉ lo giải quyết vấn đề phân mảnh

Khi bộ nhớ ảo của một tiến trình lớn hơn bộ nhớ vật lý

Một phần lưu trên bộ nhớ

Một phần lưu trên đĩa


Giải quyết ntn?

Nạp trang theo yêu cầu

Để bắt đầu một tiến trình (chương trình), chỉ nạp trang chứa đoạn mã cho tiến trình bắt đầu thực thi


Khi tiến trình có yêu cầu tới vùng nhớ (chứa lệnh hay dữ liệu) nằm ngoài trang đã nạp, thì nạp trang đó lên

Làm sao biểu diễn một trang của máy ảo mà nó chưa nạp lên bộ nhớ?





Swapping



Lỗi trang

Điều gì xảy ra khi tiến trình yêu cầu một trang bị đánh dấu lỗi?

Trap *lỗi trang*

Kiểm tra có phải truy xuất hợp lệ (có trang vật lý đúng)

Tìm 1 frame bộ nhớ trống

Đọc trang cần thiết từ bộ nhớ phụ (ổ đĩa)

Đổi valid bit của trang thành v (hợp lệ)

Bắt đầu lại lệnh bị ngắt bởi trap

Nếu không có frame trống thì sao?

Lỗi trang (tt)

Các tình huống khi truy cập bộ nhớ?

Nếu TLB miss  $\Rightarrow$  đọc mẫu tin trong bảng trang

Và nếu, lỗi trang ( $\Rightarrow$  thay trang)

Và nếu, tất cả các frames đang dùng  $\Rightarrow$  cần thu hồi một trang  $\Rightarrow$  thay đổi giá trị trong bảng trang của tiến trình

Đọc trang cần thiết, cập nhật mẫu tin của bảng trang, cập nhật TLB

Chi phí xử lý lỗi trang

Trap, kiểm tra bảng trang, tìm frame trống (hoặc tìm trang thay thế) ... khoảng 200 - 600  $\mu$ s

Tìm và đọc trên đĩa ... khoảng 10 ms

Truy cập bộ nhớ ... khoảng 100 ns

Lỗi trang làm chậm thực thi khoảng  $\sim 100,000$  lần!!!!

Đó là chưa kể phát sinh có thể xảy ra trong các bước trên

Tốt nhất là không để xảy ra nhiều lỗi trang!

Nếu muốn sự ảnh hưởng ít hơn 10%, chỉ cho phép 1 lỗi trang trong 1,000,000 lần truy cập bộ nhớ

Chi phí xử lý lỗi trang

- Giả sử:
  - 1. Có lỗi xảy ra thì tốn 8ms để thay trang
  - 2. Nếu trang thay đổi nội dung thì tốn 20ms
  - Giả sử 70% trang có thay nội dung
  - Truy cập bộ nhớ tốn 100ns
- 
- Hỏi tỉ lệ lỗi trang bao nhiêu để đảm bảo EMAT không vượt quá 200ns

Chi phí xử lý lỗi trang

- $EAT (EMAT) = (1 - p) \times (\text{thời gian truy cập bộ nhớ}) + p ((\text{thời gian phát hiện lỗi}) + [\text{swap page out}] + \text{swap page in} + (\text{thời gian restart quá trình xử lý}))$

Thay trang

Không dễ dàng để tìm được chính sách thay thế trang tốt

Khi thu hồi một trang, làm sao chúng ta biết là trang tốt nhất có thể giảm thiểu lỗi trang sau này?

Có tồn tại thuật toán thay thế trang tối ưu?


Nếu có, thuật toán thay thế trang tối ưu là gì?

Xem ví dụ sau:

Giả sử chúng ta có 3 frames và chạy chương trình theo mẫu sau

7, 0, 1, 2, 0, 3, 0, 4, 2, 3

Giả sử chúng ta biết thứ tự yêu cầu trang





Thay trang

Giả sử chúng ta biết thứ tự yêu cầu trang như sau

7, 0, 1, 2, 0, 3, 0, 4, 2, 3

Thuật toán tối ưu là **thay thế trang sẽ không dùng lại lâu nhất**

Vấn đề của thuật toán này là gì?

Giải pháp thực tế là dự đoán tương lai(sẽ yêu cầu trang nào) bằng quá khứ

Có thể đúng vì tính cục bộ

FIFO

First-in, First-out

Công bằng, thời gian mỗi trang trên bộ nhớ gần như tương đương nhau


Có vấn đề gì không?

Có phù hợp với yêu cầu của một chương trình?

Có hiệu quả với ví dụ của chúng ta?



7, 0, 1, 2, 0, 3, 0, 4, 2, 3

Thay thế trang FIFO



Ví dụ khác FIFO

Reference string: 1, 2, 3, 4, 1, 2, 5, 1, 2, 3, 4, 5  
3 frames (3 trang có thể đồng thời trong bộ nhớ tại mỗi thời điểm)



Belady’s Anomaly: more frames => more page faults

LRU

Least Recently Used (ít sử dụng gần đây nhất)

Mỗi lần truy cập trang, dán nhãn thời gian lại  
Khi cần thu hồi một trang, chọn trang với nhãn thời gian lâu nhất

LRU có phải tối ưu nhất?

Trong thực tế, LRU là giải pháp tốt cho hầu hết chương trình

Có dễ dàng cài đặt?

Thay thế trang ít thường sử dụng nhất

Dùng 1 reference bit và bộ đếm cho mỗi trang (frame)

Mỗi ngắt đồng hồ, HĐH cộng reference bit vào biến counter rồi xóa reference bit (bật reference bit nếu trang được sử dụng)

Khi cần thay trang, chọn trang có số đếm ít nhất


Có vấn đề gì không?

Lưu vết tất cả, khó thu hồi trang đã dùng rất nhiều trong quá khứ, nhưng hiện tại không còn dùng nữa

Chi phí cao để quản lý counter, bởi vì bộ nhớ ngày càng lớn


Có thể cải tiến bằng lược đồ độ tuổi: counter được shift qua phải trước khi cộng reference bit và reference bit được cộng vào bit trái nhất

Ví dụ LRU



Thuật toán tối ưu (OPT)

- Ý tưởng:
  - Thay thế trang sẽ được lâu sử dụng nhất trong tương lai.
- Không khả thi về mặt thực tế
  - Làm sao dự đoán được chuỗi các trang truy xuất trong tương lai.





Clock (Cơ hội thứ hai)

Sắp xếp các trang thành vòng tròn, và dùng 1 đồng hồ  
Dùng 1 use bit cho mỗi frame. Bật use bit lên khi mà frame đó được dùng.

- Nếu use bit = 0, trang không sử dụng
- Khi lỗi trang:
  - Di chuyển kim đồng hồ
  - Kiểm tra use bit

If 1, mới sử dụng, xóa và tiếp tục  
If 0, chọn trang này để thay thế

Liệu chúng ta có thể luôn tìm được trang để thay thế?

Cơ hội thứ Nth

Tương tự ý tưởng trên nhưng,  
Dùng 1 counter và 1 *use bit*  
Khi lỗi trang:

- Dịch kim đồng hồ
- Kiểm tra *use bit*
  - If 1, xóa use bit và đặt counter = 0
  - If 0, tăng counter, if counter < N, tiếp tục, ngược lại chọn trang này để thay thế

Nhận xét  
N lớn  $\Rightarrow$  gần giống kết quả với LRU  
Nếu N quá lớn thì gặp vấn đề gì?

Tiếp cận khác của cơ hội thứ 2<sup>nd</sup>

Luôn giữ một danh sách n > 0 trang trống

- Khi lỗi trang, nếu danh sách trống có hơn n frames, chọn 1 frame từ danh sách trống
- Nếu danh sách trống chỉ có n frames, chọn 1 frame từ danh sách, rồi chọn một frame đang sử dụng để đặt vào danh sách trống

Khi lỗi trang, nếu trang lỗi là trong danh sách trống, không phải đọc lại trang đó lên bộ nhớ.

Triển khai trên VAX ... hiệu quả gần đạt LRU

Bài tập


Tìm số page fault tương ứng khi sử dụng **OPT**, **FIFO**, **LRU** để thay thế trang với chuỗi tham khảo **2, 3 ,2, 1, 5, 2, 4, 5, 3, 2, 5, 2 & frame=3.**

Môi trường đa chương

- Vì sao?
  - Tận dụng tốt hơn resource (CPU, disks, memory, etc.)
- Bài toán?
  - Caching – TLB?
  - Sự công bằng?
  - Bộ nhớ giới hạn

Các vấn đề có thể phát sinh?  
Mỗi tiến trình cần một tập các trang(*working set*) để thực thi  
Nếu quá nhiều tiến trình thực thi, có thể trì trệ vì thay trang (thrash)

Biểu đồ trì trệ hệ thống (Thrashing)




Trì trệ (thrashing): hệ thống chỉ bận rộn cho việc thay trang  
Khi nào xảy ra sự trì trệ?  
 $\Sigma$  kích thước working sets > tổng kích thước bộ nhớ

Hỗ trợ đa tiến trình


- Nhiều không gian địa chỉ tiến trình có thể được nạp lên bộ nhớ
- Thanh ghi trỏ tới bảng trang hiện tại
- HĐH phải cập nhật lại thanh ghi khi context switching giữa các tiểu trình khác tiến trình
- Đa số TLBs có thể cache nhiều bảng trang
  - Lưu thêm process id để phân biệt địa chỉ logic thuộc các tiến trình khác nhau
- Nếu TLB chỉ caches 1 bảng trang thì nó phải xóa hết bảng trang khi context switch.

Chia sẻ





Copy-on-Write



Tập trang thường trú (working set)

Một tiến trình nên nạp bao nhiêu trang lên bộ nhớ ?  
Số lượng trang thường trú này có thể cố định hoặc thay đổi  
Miền thay thế là cục bộ hay toàn cục  
Lược đồ hay được sử dụng:  
Thay trang toàn cục: đơn giản – kích thước tập trang thường trú của tiến trình thay đổi mỗi lần thay trang  
Thay trang cục bộ: phức tạp hơn – kích thước tập trang thường trú phải thay đổi xung quanh giá trị kích thước tập trang thường trú của tiến trình (working set size)

Working Set

Là một tập các trang được sử dụng trong khoảng thời gian gần đây nhất  
Kích thước của working set có thể thay đổi trong suốt quá trình thực thi của tiến trình  
Nếu số lượng trang được cấp nhiều hơn working set thì số lỗi trang sẽ nhỏ  
Chỉ điều phối cho tiến trình khi mà bộ nhớ đủ để nạp working set của nó  
Làm sao để xác định/(xấp xỉ) kích thước của working set?


Working-Set

$\Delta \equiv$  working-set window  $\equiv$  số trang được gọi  
Ví dụ:  $\Delta = 10,000$  lệnh  
 $WSS_i$  (working set của tiến trình  $P_i$ ) = tổng số trang được gọi trong khoảng tgian  $\Delta$  vừa rồi(có thể thay đổi)  
if  $\Delta$  quá nhỏ thì không đủ chứa tập trang thường trú.  
if  $\Delta$  quá lớn thì có thể chứa nhiều tập trang thường trú.  
if  $\Delta = \infty \Rightarrow$  sẽ chứa tập trang toàn chương trình.  
 $D = \sum WSS_i \equiv$  tổng trang được yêu cầu  
if  $D > m \Rightarrow$  Trì trệ (Thrashing)  
Chính sách if  $D > m$ , thì dừng một tiến trình.

Lưu vết Working Set

Xấp xỉ khoảng thời gian + dùng một reference bit  
Ví dụ:  $\Delta = 10,000$   
Đồng hồ ngắt sau mỗi 5000 đơn vị.  
Dùng 2 reference bit cho mỗi trang.  
Mỗi lần đồng hồ ngắt, thì lưu lại và gán lại giá trị 0 cho cả 2 reference bit.  
Nếu 1 bit = 1  $\Rightarrow$  trang trong working set.  
Tại sao không thật sự chính xác?  
Cải tiến = dùng 10 bits và ngắt mỗi 1000 đơn vị.

Biểu đồ tăng suất lỗi trang



Xác định tăng suất lỗi trang chấp nhận được.  
Nếu tỉ lệ lỗi trang nhỏ, tiến trình bỏ bớt frame.  
Nếu tỉ lệ lỗi trang cao, tiến trình cấp thêm frame.

Tăng suất lỗi trang

Một bộ đếm cho mỗi trang để đếm “thời gian” giữa các lỗi trang(“thời gian” = có thể là số lần trang được truy cập)  
Định nghĩa một ngưỡng trên cho biến “thời gian”  
Nếu thời gian giữa 2 lỗi trang nhỏ hơn ngưỡng trên, thì trang được thêm vào tập thường trú  
Và cũng cần một ngưỡng dưới để giảm bớt khung trang của tiến trình

Tăng suất lỗi trang

Cấu trúc chương trình  
Mảng  $A[1024, 1024]$  số nguyên  
Mỗi dòng lưu trên một trang  
Một frame  
Chương trình 1  
for  $j := 1$  to 1024 do  
for  $i := 1$  to 1024 do  
     $A[i, j] := 0;$   
1024 x 1024 lỗi trang  
Chương trình 2  
for  $i := 1$  to 1024 do  
for  $j := 1$  to 1024 do  
     $A[i, j] := 0;$   
1024 lỗi trang




Phân đoạn

Lược đồ quản lý bộ nhớ cho phép người dùng thấy được bộ nhớ.

Một chương trình là một tập các đoạn. Một đoạn là một đơn vị logic, như là:

- main program,
- procedure,
- function,
- local variables, global variables,
- common block,
- stack,
- symbol table, arrays

Sơ đồ logic của phân đoạn



Kiến trúc phân đoạn

Địa chỉ logic bao gồm 2 tham số: <segment-number, offset>

Segment table – ánh xạ địa chỉ vật lý; mỗi mục tin trên bảng lưu:

- base – lưu địa chỉ vật lý bắt đầu trên bộ nhớ.
- limit – xác định chiều dài của đoạn.

Segment-table base register (STBR) lưu vị trí của segment table trên bộ nhớ.

Segment-table length register (STLR) lưu số segment được sử dụng bởi người dùng; segment s là hợp lệ nếu s < STLR.

Kiến trúc phân đoạn (tt.)

Chia lại vùng nhớ.

- Động
- Thông qua segment table

Chia sẻ.

- Chia sẻ các đoạn
- Cùng số segment

Cấp phát.

- first fit/best fit
- Phân mảnh ngoài

Kiến trúc phân đoạn (tt.)


Bảo vệ. Mỗi mục tin trong segment table có thêm:

- validation bit = 0  $\Rightarrow$  segment không hợp lệ
- Quyền read/write/execute

Các bit bảo vệ gán với các segments

Bởi vì các đoạn độ dài khác nhau, cấp phát bộ nhớ là bài toán cấp phát vùng nhớ động.

Một ví dụ phân đoạn




Dùng phân trang để phân đoạn – MULTICS

The MULTICS giải quyết bài toán phân mảnh ngoài vi và tìm kiếm các đoạn bằng cách phân trang các đoạn.


Giải pháp là: mẫu tin của segment-table không lưu địa chỉ base của segment, mà lưu địa chỉ base của *page table* cho segment này.

Sơ đồ chuyển đổi địa chỉ của MULTICS





# Phân đoạn + phân trang Pentium 386



# Tóm tắt

Bộ nhớ ảo tạo thành một lớp riêng biệt trong mô hình bộ nhớ đa cấp của chúng ta, để biểu diễn đúng lượng bộ nhớ thật sự của hệ thống

Điều này rất quan trọng “dễ dàng để lập trình”

Hình dung bài toán, phải kiểm tra cụ thể về kích thước vật lý của bộ nhớ và quản lý nó cho mỗi chương trình cụ thể đang thực thi

Hữu dụng cho việc ngăn chặn phân mảnh trong môi trường đa chương

Có thể cài đặt bằng phân trang (phân đoạn, hoặc cả hai)

Lỗi trang chi phí khá lớn,

Cần có chính sách thay thế trang thật tốt

Phải cẩn thận vấn đề trì trệ hệ thống (thrashing)!!