

격자 기반 전자서명 HAETAE에 대한 오류주입공격과 감염형 무작위 검증 대응기법, IRV

Philip Johansson

2026

Abstract

양자 위협에 대응하여 제안된 격자 기반 Fiat-Shamir 서명 스킴 HAETAE는 수학적 안전성과 별개로 실제 구현 환경에서 오류주입공격(Fault Injection Attack, FIA)에 취약할 수 있다. 특히 서명의 응답 연산 $\mathbf{z} = \mathbf{y} + (-1)^b \mathbf{cs}_1$ 은 비밀키와 일회용 난수가 결합되는 유일한 지점으로, 이 연산의 무결성이 보장되지 않으면 비밀 정보가 직접 노출될 수 있다. 본 논문에서는 HAETAE의 서명 구조를 분석하여 응답 연산에 대한 세 가지 오류 지점(cs 스킵, +y 스킵, 거부 우회)을 도출하고, 그 중 +y 덧셈을 건너뛰는 경우 단 한 번의 오류만으로 비밀키 $\mathbf{s}_1$ 을 직접 복원할 수 있음을 보인다. ChipWhisperer-Husky · STM32F405 전체 서명 구현에서 (에뮬레이션된 단일 오류 모델 하에) 오류가 주입된 단일 서명으로부터 $\mathbf{s}_1$ 의 768개 계수 전부를 100% 복원함을 확인하였다. 나아가 실제 클럭 글리치로 동일 공격의 물리적 실현성을 조사한 결과, 레퍼런스의 융합 응답 덧셈($z_1[i] = y_1[i] + L_n(\mathbf{cs}_1)[i]$)을 계수마다 한 번에 계산 하에서는 본 실험 범위의 단일 글리치로 clean T2가 관측되지 않아(크래시 또는 다른 유효 서명만 유발), 오류 모델 하의 단일 트레이스 복원은 방어자 관점의 상한으로 해석됨을 밝힌다. 또한 본 논문은 연산 재계산 검증, 서명 경계 노름 재검사, 비밀키 무결성 검사를 비교(분기) 연산에 의존하지 않는 감염형 마스크로 통합한 경량 대응 기법 IRV(Infective Randomized Verification, 감염형 무작위 검증)를 제안한다. 제안 기법은 (i) 거부 우회를 포함한 7개 오류 지점을 모두 차단하고, (ii) 탐지 분기를 건너뛰는 2차 오류에 내성을 가지며, (iii) 전체 이중 연산 대비 절반 수준의 서명 시간(+14%; 코드·정적 RAM 은 이중 연산이 더 작음)으로 동작함을 실험적으로 입증한다.

Abstract

HAETAE, a lattice-based Fiat-Shamir signature scheme proposed for the post-quantum era, may be vulnerable to fault injection attacks (FIA) in real implementations regardless of its mathematical security. In particular, the response computation $\mathbf{z} = \mathbf{y} + (-1)^b \mathbf{cs}_1$ is the only step in which the secret key and the one-time nonce are combined; if its integrity is not guaranteed, secret information can be exposed directly. We analyze the HAETAE signing procedure and identify three fault points in the response computation (skipping cs, skipping +y, and rejection bypass). We show that skipping the +y addition enables the secret key $\mathbf{s}_1$ to be recovered directly from a *single* faulted signature. On a full-signature STM32F405 implementation with ChipWhisperer-Husky, under an **emulated single-fault model**, we recover all 768 coefficients of $\mathbf{s}_1$ with 100% success from one faulted signature, and the recovery pipeline is confirmed by a self-test. Investigating the physical realizability of the same attack with real clock glitches, we find that under the reference's *fused* response addition (computing $z_1[i] = y_1[i] + L_n(\mathbf{cs}_1)[i]$ per coefficient in a single step) a clean T2 leak is not observed with a single glitch within our sweep—yielding only crashes or a different valid signature. Hence the single-trace recovery obtained under the fault model should be read as a **defender's worst-case upper bound**, and the gap between the fault model and physical realizability is quantified. We further propose IRV (Infective Randomized Verification), a lightweight countermeasure that unifies recomputation-based verification, signing-boundary norm re-checking, and secret-key integrity checking into **branchless infective masking** that does not rely on comparison (branch) operations. Experimentally, IRV (i) blocks all seven fault points including rejection bypass, (ii) resists second-order faults that skip detection branches, and (iii) operates

at less than half the *signing time* of full double computation (+14% signing-time overhead), though it requires more code/RAM than double computation.

Keywords. Post-quantum cryptography; Lattice-based signature; HAETAE; Fault injection attack; Infective countermeasure; Single-trace key recovery.

1 서론

양자컴퓨팅 기술의 발전은 소인수분해 및 이산로그 문제에 기반한 기존 공개키 암호체계의 안전성을 근본적으로 위협하고 있다. 이에 따라 미국 국립표준기술연구소(NIST)는 2024년 양자내성암호(Post-Quantum Cryptography, PQC) 디지털 서명 표준으로 CRYSTALS-Dilithium(ML-DSA)을 선정하였으며 [12, 23, 24], 국내에서도 KpqC 공모를 통해 격자 기반 서명 HAETAE가 최종 후보로 선정되었다. HAETAE [8]는 Module-LWE 및 Module-SIS 문제에 안전성을 기반하는 Fiat-Shamir with Aborts 방식의 격자 서명이다. Gaussian 샘플링에 의존하던 기존 스킴과 달리, 서명 응답 벡터를 고차원 ℓ_2 -노름 공(hyperball) 상의 균등분포에 맞추어 거부 샘플링(rejection sampling)하고, 여기에 BLISS에서 도입된 *bimodal* 기법(부호 $b \in \{0, 1\}$ 로 응답의 방향을 뒤집어 거부율을 낮추는 기법)을 결합한다. 이 hyperball 균등 샘플링을 고정소수점(fixed-point) 산술로 구현함으로써, 서명 및 공개키 크기를 효과적으로 줄이면서도 구현 효율을 확보한 것이 특징이다.

그러나 암호 알고리즘의 수학적 안전성은 실제 하드웨어 구현 환경에서 그대로 보장되지 않는다. 성능 최적화와 구현 제약으로 인해 새로운 공격 표면이 발생할 수 있으며, 이는 클럭 글리치 [37], 전압 글리치 [25], 레이저 [33], 전자기파 [13] 등을 이용한 오류주입공격(Fault Injection Attack, FIA)에 취약해질 수 있다 [5, 1, 15]. 오류주입공격은 암호 연산의 흐름이나 내부 데이터를 왜곡하여 비밀 정보를 추출하는 강력한 능동적 공격이며, 단 한 번의 오류만으로도 전체 시스템의 안전성이 위협받을 수 있으므로 구현자는 이를 심각하게 고려하여야 한다 [28]. 이러한 위협은 RSA [19], 타원곡선 암호 [3, 10] 등 기존 공개키 암호 체계 전반에서 이미 확인된 바 있다. 실제로 Dilithium에 대해서도 단일 또는 소수의 오류로 비밀 키의 전부 또는 일부를 복구할 수 있음이 실험적으로 입증되었다 [29, 17, 14].

HAETAE의 서명에서 가장 핵심적인 연산은 챌린지 c 에 대한 응답 벡터를 계산하는 $\mathbf{z} = \mathbf{y} + (-1)^b \mathbf{cs}_1$ 이다. 여기서 $\mathbf{y}$ 는 일회용 난수, b 는 bimodal 부호, s_1 은 비밀키 벡터로, 이 식은 서명 과정에서 비밀키를 직접 사용하는 유일한 단계이므로 오류주입의 주된 표적이 된다. 그럼에도 HAETAE의 전체 서명 과정을 대상으로 한 응답 연산 오류 분석과 이에 대한 경량 대응 연구는 아직 충분히 보고되지 않았다.

이에 본 논문에서는 HAETAE의 결정론적 서명 구조를 분석하여 응답 연산에 대한 오류주입공격을 체계적으로 규명하고, 이를 효율적으로 방어하는 대응 기법을 제안한다. 본 논문의 기여는 다음과 같다.

- HAETAE 응답 연산에 대한 오류 분석을 제시하고, 결정론 격자 서명의 skip-addition 계열 공격 [29]을 HAETAE 응답에 특화하여 **+y 스킵이 단일 트레이스로 s_1 을 직접 복원시킴**을 수학적으로 보인다. 이를 STM32F405 전체 서명에서 소프트웨어 오류 주입(**에뮬레이션 단일 오류 모델**) 하에 실증한다(s_1 768계수 100% 복원(가역 챌린지 조건), 복구 파이프라인은 self-test로 검증).
- **오류 모델과 물리적 실현성의 간극**을 정량화한다. 동일 T2 공격을 실제 클럭 글리치로 시도한 결과, 레퍼런스의 융합 응답 덧셈 구현에서는 본 스왑 범위의 단일 글리치로 clean T2가 관측되지 않았다(크래시 또는 다른 유효 서명만 유발). 이는 소프트웨어 오류 모델의 단일 트레이스 복원이 **방어자 관점의 상한(worst case)**임을 뜻하며, 대응 기법은 이 상한을 방어해야 함을 시사한다. 물리적 성공률과 융합 대 비융합의 인과 규명은 향후 과제로 남긴다.
- 기존 격자 오류 대응이 모두 **탐지 후 중단(detect-and-abort)** 방식인 것과 달리, **비교(분기) 연산에 의존하지 않는 감염형 무결성 보호 원리**를 격자 서명에 확장한 대응 기법 **IRV**를 제

안한다(Seo 등의 RSA-Fermat 감염형 대응 [31]을 발전시킨 것). 이는 우리가 아는 한 격자 Fiat-Shamir 서명에 대한 최초의 무분기 감염형 대응이다.

- 단순한 서명 후 검증의 한계를 규명한다. HAETAE의 검증 경계 B_2 는 서명 경계 B_1/B_0 보다 느슨하여($B_1 < B_2$) 거부 우회 오류를 통과시키며, IRV의 서명 경계 재검사가 이 사각지대를 차단한다.
- 탐지 분기를 건너뛰는 2차 오류(탐지 분기 스킵 모델)에 대한 내성을 실험적으로 입증한다. 이중 연산과 서명 후 검증은 단일 분기 스킵으로 우회되나, 비교 연산이 없는 IRV는 무력화되지 않는다.
- 소프트웨어 라인 주입(대응 기법의 공정 비교)과 클럭 글리치(물리적 실현성)를 통해 커버리지, 누설 방출률, 오버헤드, 연산 시간을 정량적으로 비교한다.

본 논문의 구성은 다음과 같다. 2장에서는 HAETAE와 오류주입공격의 배경을 설명하고, 3장에서는 응답 연산의 오류 지점과 비밀키 복원 원리를 분석한다. 4장에서는 실제 환경에서의 공격 실현을, 5장에서는 제안 기법 IRV를 제시한다. 6장에서 실험적으로 평가하고, 7장에서 한계를, 8장에서 관련 연구를 논의한 뒤 9장에서 결론을 맺는다.

2 배경

2.1 HAETAE 서명과 Fiat-Shamir with Aborts

Shor 알고리즘 [32]에 의한 양자 위협으로 격자 기반 암호가 차세대 공개키 암호의 유력한 대안으로 부상하였으며 [27], 그 중 trapdoor 없는 Fiat-Shamir 격자 서명 [21]이 표준화의 중심에 있다. Fiat-Shamir with aborts [20]는 비밀키 s , 챌린지 c , 일회용 난수 y 로부터 응답 $z = y + cs$ 를 계산하고, z 가 비밀 정보를 노출할 위험이 있으면 해당 시도를 거부(abort)하고 새로운 난수로 서명을 재시도하는 거부 샘플링 구조를 사용한다. HAETAE [8]는 여기에 bimodal 부호 $b \in \{0, 1\}$ 로 $\pm cs$ 를 선택하고 초구균등 분포에서 난수를 샘플링하여 서명 크기를 줄인다 [11]. 다항식 연산은 $R_q = \mathbb{Z}_q[x]/(x^{256} + 1)$, $q = 64513$ 위에서 NTT로 수행되며, 본 논문은 보안 수준 120(MODE2: $L = 4$, 비밀 다항식 $M = 3$)을 기준으로 한다. 이때 거부 샘플링은 서명 경계 B_1 (및 보조 bimodal 경계 B_0)을 사용하는 반면, 검증은 별도의 경계 B_2 를 사용하며 $B_0, B_1 < B_2$ 가 성립한다. 이 경계 차이는 5장에서 단순 서명 후 검증의 한계를 설명하는 핵심 근거가 된다.

2.2 오류주입공격 모델

오류주입공격은 클럭/전압 글리치, 전자기파, 레이저 등을 통해 연산 중 디바이스의 상태를 일시적으로 교란하여, 출력된 오류 서명을 분석함으로써 비밀 정보를 복원하는 능동적 물리 공격이다. 오류 공격자 모델의 정형화는 이론과 실재를 잇는 관점에서 활발히 논의되어 왔다 [35, 34]. 본 논문은 단일 오류 모델을 가정하며, 그 효과를 (i) 명령어 스킵, (ii) 루프 조기 종료, (iii) 데이터 변조의 세 가지로 모델링한다. 이는 격자 서명 오류 분석에서 널리 채택되는 표준 모델이다 [15, 4, 28]. 공격자는 오류 상태에서 방출된 서명만 관찰할 수 있으며, 비밀키와 난수는 직접 관찰하지 못하고 챌린지 c 등 공개 정보만을 이용한다. 일부 분석에서는 대응 기법의 검사 분기를 무력화하기 위한 2차 오류까지 고려한다.

2.3 감염형 대응 기법의 종류

오류 검출의 통상적 방어는 출력 직전에 결과를 검사하는 것이나, Yen과 Joye [38]는 “출력 전 검사”만으로는 오류 기반 분석을 충분히 막지 못함을 보였다. 감염형(infective) 대응 기법은 오류를 탐지한 뒤 연산을 중단하는 대신, 오류의 잔차를 출력에 확산시켜 결과 자체를 무효화한다. 즉 “오류가

발생하면 중단한다”는 비교(분기) 연산을 두지 않으므로, 그 분기를 건너뛰는 2차 오류에 본질적으로 강하다. Seo 등 [31]은 Fermat 소정리를 이용하여 비교 연산 없이 적은 추가 연산만으로 RSA 오류를 검출하는 기법을 제안하였으며, 본 논문은 이 설계 철학을 격자 기반 Fiat–Shamir 서명으로 확장한다.

3 HAETAE 응답 연산의 오류 분석

3.1 공격 대상 및 위협 모델

본 논문이 주목하는 공격 대상은 거부 샘플링을 통과하여 실제로 방출되는 응답 벡터 $\mathbf{z} = \mathbf{y} + (-1)^b \mathbf{cs}_1$ 의 계산 과정이다. 공격자는 이 연산이 수행되는 시점에 단일 글리치 오류를 주입하고, 그 결과 출력된 서명을 관찰한다.

3.2 오류 지점의 도출

서명 경로를 분석하여 표 1의 7개 오류 지점을 도출하였다. 이 중 네 가지(샘플링 시드, 부호 비트, 공개 행렬 언패킹, LSB)는 선행 연구 [18]에서 제시된 지점이며, 세 가지(T1, T2, RB)는 응답 연산을 직접 겨냥하는 본 논문의 지점이다.

Table 1: HAETAE 서명의 오류 지점. † 표시는 본 논문에서 도출한 지점이다.

ID	오류 효과	누설 정보	출처
SEED	시드 0 고정 $\rightarrow$ 예측 가능한 $\mathbf{y}$	난수	[18]
SIGNBIT	부호 비트 b 반전	$\mathbf{s}_1$ (차분)	[18]
UNPACK	공개 행렬 $\mathbf{A}$ 변조	$\mathbf{s}_1$ (차분)	[18]
LSB	poly_lsb 스킵 $\rightarrow$ 다른 c	$\mathbf{s}_1$ (차분)	[18]
T1 (CS)†	cs 곱셈 스킵 $\rightarrow \mathbf{z} \approx \mathbf{y}$	난수	본 논문
T2 (ADDY)†	$+\mathbf{y}$ 스킵 $\rightarrow \mathbf{z} = (-1)^b \mathbf{cs}_1$	$\mathbf{s}_1$ 직접	본 논문
RB (REJECT)†	거부 판정 스킵 $\rightarrow$ 경계 초과 $\mathbf{z}$	통계적 키 정보	본 논문

응답 연산에서 덧셈이나 곱셈을 건너뛰는 skip-addition 오류는 결정론 격자 서명에 대해 이미 그 유효성이 보고된 바 있다 [29]. 본 논문이 주목하는 가장 치명적인 시나리오는 $+\mathbf{y}$ 덧셈이 누락되는 경우(T2)이다. 이때 출력되는 응답은 난수 $\mathbf{y}$ 가 제거된 채 $\mathbf{z} = (-1)^b \mathbf{cs}_1$ 형태가 되어, 비밀키가 챌린지를 통해서만 가려진 상태로 방출된다.

3.3 T2 오류를 통한 단일 트레이스 비밀키 복원

공격자는 다음 단계를 통해 단 한 번의 오류 서명만으로 비밀키 $\mathbf{s}_1$ 을 복원한다.¹

단계 1) 응답 계산 시점에 $+\mathbf{y}$ 덧셈을 건너뛰도록 오류를 주입한다. 내부 고정소수점 값은 $L_n(\mathbf{cs}_1)$ 이나, 서명에 방출되는 값은 반올림 $\tilde{\mathbf{z}} = \lfloor z_1 + L_n/2 \rfloor \gg 13 = \mathbf{cs}_1 \bmod q$ 이다($L_n = 2^{13}$). T2에서 z_1 은 L_n 의 정확한 배수이므로 이 반올림은 무손실이며, 공격자는 별도의 나눗셈 없이 $\mathbf{cs}_1 \bmod q$ 를 직접 관측한다.

단계 2) 챌린지 c 는 서명에 함께 방출되어 공개이다. NTT가 합성곱을 성분별 곱으로 보내므로, $\hat{c} = \text{NTT}(c)$ 의 성분이 0이 아니면 각 비밀 다항식 $\mathbf{s}_1^{(j)}$ ($j = 1, 2, 3$)을 다음과 같이 복원한다.

$$\hat{\mathbf{s}}_1^{(j)}[k] = \text{NTT}(\tilde{\mathbf{z}}^{(j)})[k] \cdot \hat{c}[k]^{-1} \pmod{q}, \quad (1)$$

¹복원 직관: (1) $+\mathbf{y}$ 스킵으로 방출값이 $\tilde{\mathbf{z}} = \mathbf{cs}_1 \bmod q$ 가 된다(L_n 의 정확한 배수라 반올림이 무손실). (2) 다항식 곱 $\mathbf{cs}_1$ 은 NTT에서 성분별 곱이 되어 $\text{NTT}(\tilde{\mathbf{z}})[k] = \hat{c}[k] \hat{\mathbf{s}}_1[k]$ 이다. (3) c 가 공개이므로 $\hat{c}[k]^{-1}$ 를 곱해 $\hat{\mathbf{s}}_1[k]$ 를 얻고 역NTT로 $\mathbf{s}_1$ 을 복원한다. (4) $\hat{c}[k] = 0$ 인 성분(서명당 $\approx 256/q$)은 정보가 사라지나, $\mathbf{s}_1$ 계수가 $\{-1, 0, 1\}$ 이라 나머지 성분으로 유일하게 결정하거나 두 번째 트레이스로 보완한다.

여기서 $\hat{c}[k]^{-1}$ 는 $\text{mod } q$ 곱셈 역원이다. $q = 64513$ 이 소수라도 $\hat{c}[k] = 0$ 인 성분이 존재할 수 있으며(c 는 비영 계수가 ± 1 인 고정 무게 다항식), 그 확률은 서명당 대략 $256/q \approx 0.4\%$ 이다. 해당 성분에서는 정보가 소멸하나, s_1 의 계수가 $\{-1, 0, 1\}$ 의 세 값만 가지므로($\eta = 1$) 나머지 성분의 평가값으로 계수영역에서 유일하게 결정하거나 두 번째 트레이스로 보완할 수 있다.

단계 3) 부호 $(-1)^b$ 와 “깨끗한 스킵” 여부는, 응답의 공개 성분(아래 참조)을 이용해 공격자가 스스로 판정한다.

응답 벡터의 구조. 레퍼런스에서 cs_1 은 길이 $L = 4$ 의 벡터로 계산되며, 그 0번째 성분은 c 자체 (비밀과 무관)이고 성분 1-3만이 $c \cdot s_1[0..2]$ 이다. 따라서 방출 응답 z_1 은 1024계수($= 4 \times 256$)이나 비밀은 768계수($= 3 \times 256$)에만 담긴다. 성분 0은 $\pm c$ 로 공개되므로 부호와 깨끗한 스킵(clean skip) 여부의 판정 기준이 되며, 이는 6.5절의 “채택된 오류가 1024계수 전부를 바꾸었다”(=다른 유효 서명)는 판정과도 직결된다.

식 (1)의 정확성은 HAETAE 레퍼런스 정수 산술(Montgomery/NTT)과 비트 단위로 일치함을 확인하였다(복구 파이프라인 self-test). 즉 가역 챌린지 조건 하에서 T2 오류는 다수의 서명 수집이나 통계적 분석 없이 단일 트레이스만으로 비밀키 전체를 결정한다.

4 공격의 실현

4.1 실험 환경

실험은 ChipWhisperer-Husky [26]와 CW308 보드에 장착한 **STM32F405**(Cortex-M4, 192 KB SRAM) 타겟에서 수행하였다. 코어는 외부 HSE 클럭 7.37 MHz로 직접 구동하여(PLL 미경유) 클럭 글리치가 코어에 그대로 전달되도록 하였으며, 이때 UART 통신은 정상 동작한다. 재현성을 위해 고정 시드 결정론 난수 발생기를 사용하여 동일한 키와 난수로 서명을 반복하였다(배포용이 아닌 실험용 설정이다). 전체 HAETAE-120 서명을 단일 펌웨어로 타겟에 탑재하였다.

오류는 두 가지 축으로 주입한다. (A) 하드웨어 클럭 글리치는 동일 T2 효과의 물리적 실현성을 조사하고, (B) -DFAULT_SIM 소프트웨어 라인 주입은 동일한 오류를 동일한 위치에 결정론적으로 주입하여 대응 기법을 공정하게 비교하기 위함이다. 후자는 단일 일시 오류의 논리적 효과를 분리함으로써, 확률적 하드웨어 글리치로는 보장할 수 없는 “모든 변형에 동일한 오류”이라는 조건을 성립시킨다.

4.2 T2 오류를 통한 비밀키 직접 복원

T2 오류로 방출된 응답 z 을 호스트로 수집하여 식 (1)를 적용하였다. 그 결과 s_1 의 768개 계수(3×256)가 진짜 비밀키와 $\text{mod } q$ 에서 100% 일치함을 확인하였으며, 공개 블록 일치를 통한 자가 판정도 성립하였다. 즉 단 한 번의 T2 오류로 비밀키가 완전히 결정된다.

4.3 오류 지점별 누설 방출률

각 오류 지점을 단일(one-shot) 오류로, 메시지를 바꿔 가며 결정론적으로 주입하여, 주입된 오류가 거부 샘플링을 통과해 누설 서명이 방출되는 비율(누설 방출률)을 측정하였다(3개 배치 평균, 표 2). 이 값은 물리적 글리치 재현성이 아니라 축 B(SW) 오류 모델에서 지점별 논리적 공격 난이도를 나타낸다.

Table 2: 오류 지점별 누설 방출률(축 B SW 오류 모델; 거부 샘플링 통과 비율 = 지점별 공격 난이도).

지점	누설 방출률	시도/누설	키 복원	특성
SEED, UNPACK	100%	~1.0	—	거부 무관
SIGNBIT, LSB, T1	~23%	~4.3	—	거부 의존
T2	83%	~1.2	100%	단일 트레이스 직접
RB	90%	~1.1	—	거부 판정 스킵

거부 의존 지점의 누설 방출률 ~23%는 선행 연구 [18]가 보고한 거부 1회 통과 확률 ~21%와, 거부 무관 지점의 100%와 각각 부합하여 본 실험 환경의 타당성을 교차 검증한다. T2는 83%의 시도에서 누설이 방출되고, 방출된 모든 경우에 비밀키 768계수가 100% 복원되어, 평균 1.2회의 오류만으로 완전한 단일 트레이스 키 복원이 가능함을 보인다(누설 방출률·복원은 축 B 오류 모델 하의 측정이다). 동일한 T2 효과의 물리적 실현성(실제 클럭 글리치)은 6.5절에서 별도로 다룬다.

5 제안 기법: IRV

5.1 설계 원리

이중 연산이나 서명 후 검증과 같은 기존 대응은 모두 “두 결과가 다르면 폐기한다” 또는 “검증에 실패하면 폐기한다”는 *비교(분기)* 연산에 의존한다. 그러나 이러한 비교 연산 자체가 오류주입공격에 취약하며, 단일 오류로 해당 분기를 건너뛰면 방어가 무력화된다 [38]. 제안하는 IRV는 비교 연산에 의존하지 않고, 여러 무결성 검사의 잔차를 단일 누산기 δ 에 누적한 뒤 이를 *분기 없이* 출력 서명에 확산(감염)시킨다. $\delta = 0$ 이면 서명은 그대로 유지되어 오탐이 없고, $\delta \neq 0$ 이면 서명이 난수화되어 무효가 된다. “오류가 발생하면 중단한다”는 조건 분기가 존재하지 않으므로, *탐지 분기를 건너뛰는* 2차 오류가 성립하지 않는다(감염 연산 자체를 표적으로 하는 2차 오류에 대한 논의와 위협 모델의 범위는 7장에서 다룬다).

5.2 구성 요소

제안 기법은 다음 검사들을 응답 $\mathbf{z}$ 이 확정된 직후 수행하고, 모든 잔차를 δ 에 누적한다 (알고리즘 1). 여기서 각 검사의 *잔차(residual)*란 재계산한 올바른 값과 실제 방출값의 불일치(XOR 또는 차)로, 오류가 없으면 0이고 오류가 있으면 0이 아니다. 이를 OR($\vee$)로 누적하므로 $\delta = 0$ 은 “모든 검사 통과”와 정확히 동치이며(정상 실행에서 항상 성립), 이 경우 서명은 변경되지 않는다.

- **M3** (비밀키 체크섬): 서명 전 비밀키의 영속적 변조를 검출한다.
- **M1** (cs 재계산): $\mathbf{z} = \mathbf{y} + (-1)^b cs_1$ 의 일관성을 재계산으로 검사한다 (XOR 누적). T1과 T2를 *비교 분기 없이* 차단한다.
- **M2** (노름 재검사): $\|\mathbf{z}\|$ 가 *서명 경계 B_1 과 bimodal 경계 B_0* 를 만족하는지 재검사하여 거부 우회(RB)를 차단한다.
- **M1b** (시드 정상성): 시드 버퍼가 0 또는 동일 패턴인지 검사하여 SEED를 차단한다.
- **M1c** (부호/난수 재유도): 채택된 시도의 $(\mathbf{y}, b)$ 를 재샘플링하여 비교함으로써 SIGNBIT를 차단한다.
- **M1'** (표준 검증): 방출 서명을 검증식으로 재구성하여, 자기 일관적이지만 무효한 서명(LSB, UNPACK)을 검출한다.

- **M4 (감염형 마스크):** $\delta \neq 0$ 일 때만 전체 비트가 1이 되는 마스크 m 를 분기 없이 생성하여², 서명에 $\text{PRF}(\text{비밀 시드} \parallel \delta \parallel \text{메시지}) \wedge m$ 를 XOR한다.

Algorithm 1 IRV 무결성 보호 (응답 $\mathbf{z}$ 확정 직후, 폭 w 비트 누산)

```

1:  $\delta \leftarrow 0$  ▷ 무부호 잔차 누산기
2:  $\delta \leftarrow \delta \mid \text{CHK}_{M3}(\mathbf{s} \text{ 체크섬})$ 
3:  $\delta \leftarrow \delta \mid \text{CHK}_{M1}(\mathbf{z} \stackrel{?}{=} \mathbf{y} + (-1)^b c s_1)$  ▷ T1/T2
4:  $\delta \leftarrow \delta \mid \text{CHK}_{M2}(\|\mathbf{z}\| \leq B_1 \wedge \text{bimodal } B_0)$  ▷ RB
5:  $\delta \leftarrow \delta \mid \text{CHK}_{M1b, M1c, M1'}(\text{시드} \cdot \text{부호} \cdot \text{표준검증})$ 
6:  $m \leftarrow -((\delta \mid (-\delta)) \gg (w-1))$  ▷  $\delta=0 \Rightarrow m=0$ , else 전비트 1 (무분기)
7:  $\sigma \leftarrow \sigma \oplus (\text{PRF}(\text{sk\_seed} \parallel \delta \parallel \text{msg}) \wedge m)$  ▷  $\delta=0$ 이면 무변경
8: return  $\sigma$ 

```

건전성과 잔존 위험. (i) *오탐 없음:* 무결함 시 모든 검사 잔차가 0이라 $\delta = 0, m = 0$ 이 되어 서명이 보존된다(6.2절의 동일 다이제스트로 확인). (ii) *마스크 신선도:* 감염 마스크를 PRF(비밀 시드 $\parallel \delta \parallel$ 메시지)로 유도하므로, 결정론 설정에서 동일 오류를 반복해도 메시지 결합으로 마스크가 신선하여 두 감염 출력의 XOR로 마스크가 상쇄되지 않는다. (iii) *우연 상쇄:* 서로 다른 오류가 동일 δ 를 유발할 확률은 누산 폭 w 에 대해 $\approx 2^{-w}$ 로 무시할 수 있다. (iv) *잔존 2차 위험:* 본 기법은 탐지 분기 스킵을 제거하나, 감염 적용(7행)이나 δ 누적(2-5행) 자체를 표적으로 하는 2차 오류는 여전히 단일 지점이며, 이에 대한 범위와 한계는 7장에서 논한다.

5.3 단순 서명 후 검증의 한계

직관적인 대응은 서명 후 표준 검증을 한 번 수행하는 것이다. 그러나 HAETAE의 검증 경계 B_2 는 서명 경계 B_1/B_0 보다 느슨하다($B_0, B_1 < B_2$). 거부 판정 스킵으로 생성된 경계 초과 응답은 B_1/B_0 는 위반하지만 B_2 는 만족할 수 있어, 표준 검증을 그대로 통과한다. 따라서 서명 후 검증은 거부 우회(RB)를 검출하지 못한다. 반면 제안 기법의 M2는 검증 경계가 아니라 서명 경계로 재검사하므로 이 사각지대를 차단한다. 즉 올바른 대응은 검증 경계가 아니라 서명 경계를 기준으로 재검사하여야 한다. 다만 서명 경로에는 B_0 bimodal 거부와 인코딩 상한(range coder)도 존재하여 경계 초과 응답의 일부는 인코딩 단계에서 재거부될 수 있으므로, RB 누설은 T2와 같은 즉각적 복원이 아니라 거부 샘플링 제거로 전사(transcript) 분포가 $\mathbf{s}_1$ 에 의존하게 되는 통계적 누설이다.

6 평가

본 장에서는 무방어 구현(baseline)과 세 가지 대응 기법—전체 이중 연산(double), 선행 연구 [18]의 대응을 재구현한 leeha, 그리고 제안 기법 IRV—을 동일한 조건에서 (i) 정확성, (ii) 커버리지, (iii) 2차 오류 내성, (iv) 구현 비용의 네 가지 측면에서 비교한다.

6.1 정확성

오류가 없는 경우 세 대응 기법은 모두 baseline과 동일한 서명(동일 다이제스트)을 방출한다. 특히 IRV는 잔차 $\delta = 0$ 이 보장되어 거짓 양성(오탐)이 발생하지 않는다.

² $m = -((\delta \mid (-\delta)) \gg (w-1))$: $\delta \neq 0$ 이면 δ 또는 $-\delta$ 의 최상위(부호) 비트가 1이라 $(w-1)$ 만큼 시프트하면 1, 음수화하면 전 비트가 1; $\delta = 0$ 이면 0이다. 즉 조건 분기 없이 “ δ 가 0인가”를 전-0/전-1 마스크로 변환한다. PRF에 서명별 값(메시지 또는 nonce)을 결합하는 것은 마스크 신선도를 위한 것으로, 동일 δ 가 여러 서명에서 반복되어도 마스크가 재사용되지 않게 한다.

6.2 커버리지

각 (오류, 변형) 쌍에 대해 오류를 주입하고, 방출된 서명의 다이제스트를 golden(무영향), LEAK(baseline과 동일하여 미차단), blocked(무효화)의 세 가지로 분류한다 (표 3).

Table 3: 오류 커버리지. blk=blocked, LEAK=미차단. † = 본 연구 도입 지점.

오류 지점	baseline	double	leeha	IRV
SEED / SIGNBIT / UNPACK / LSB	LEAK	blk	blk	blk
T1 (CS) [†] / T2 (ADDY) [†]	LEAK	blk	blk	blk
RB (REJECT) [†]	LEAK	blk	leak	blk
차단 합계 / 7	0	7	6	7

double과 IRV는 7개 지점을 모두 차단한 반면, leeha는 6개 지점을 차단하되 **거부 우회(RB)만 차단하지 못하였다**. RB는 본 논문의 위협 모델에 속하는 지점으로 선행 연구 [18]의 범위 밖이다. 따라서 이 결과는 해당 연구의 오류로 해석해서는 안 되며, “서명 후 검증 기법이 $B_1 < B_2$ 로 인해 RB를 구조적으로 놓친다”는 의미로 읽어야 한다 (5.3절). 한편 baseline의 T2 LEAK이 실제 비밀키 누설임은 4.2절에서 100% 키 복원으로 입증한 바 있다.

6.3 2차 오류 내성

1차 오류(T2, 누설 생성)과 2차 오류(대응 기법의 탐지 분기 스킵)을 함께 주입하여, 탐지 분기를 무력화하는 공격에 대한 내성을 평가한다(표 4).

Table 4: 2차 오류(T2 + 검사분기 스킵).

	baseline	double	leeha	IRV
결과	LEAK	leak(우회)	leak(우회)	차단

double의 결과 비교 분기와 leeha의 검증 분기는 모두 단일 스킵으로 우회되어, 누설 서명이 baseline과 동일하게 그대로 방출되었다. 반면 IRV는 응답 연산의 핵심 지점(T1/T2/RB)을 비교 분기 없이 감염형으로 처리하므로, 건너뛴 분기 자체가 존재하지 않아 차단을 유지하였다(상류 지점은 표준 검증으로 추가 보호된다). 다만 본 평가의 2차 오류는 탐지 분기 스킵 모델에 한하며, 감염 연산 자체(마스크 적용·잔차 누적)를 표적으로 하는 2차 오류는 7장에서 별도로 논한다.

6.4 비용

무결합 빌드의 코드/RAM(`arm-none-eabi-size`)과 서명 1회 사이클(DWT)을 측정한다 (표 5).

Table 5: 구현 비용(무결합 빌드). 시간은 baseline 대비 상대값.

변형	서명시간	코드(text)	정적 RAM
baseline	1.00×	24,556 B	31,168 B
double	2.00×	+0.7%	+0.6%
leeha	1.14×	+25.4%	+20.0%
IRV	1.14×	+26.3%	+20.7%

이중 연산은 서명 시간이 2배로 증가하는 반면, IRV와 leeha는 각각 약 1.14×에 그쳤다(표준 검증 1회와 상수 크기 검사를 포함). 코드 크기 증가 약 25%는 주로 연결된 검증 루틴(~6 KB)에서 비롯된다. 즉 **서명 시간 기준으로 IRV는 이중 연산의 60% 미만 비용으로 전면 커버리지와 거부 우회 차단**,

2차 오류 내성을 동시에 달성한다. 다만 코드/정적 RAM 측면에서는 이중 연산(코드 +0.7%, RAM +0.6%)이 IRV(+26.3%, +20.7%)보다 작으므로, IRV와 이중 연산은 (서명 시간·2차 오류 내성) 대 (코드·RAM)의 트레이드오프 관계로 이해해야 한다.

leeha 비용에 관한 주석. 공정한 비교를 위해 본 재구현의 leeha는 채택 이후 부분 이중 검사와 검증에 방출 서명당 한 번씩 수행하였으며, 이에 따라 +14%의 비용이 발생하였다. 원 논문 [18]은 더 가벼운 부분 이중 연산(+0.4%)과 서명 후 검증(+4.6%)을 보고하므로, 본 논문은 두 수치를 함께 제시한다. 다만 비용에 관한 핵심 결론은 이 세부 사항과 무관하다. 즉 IRV는 이중 연산의 절반 미만 비용으로 전면 커버리지와 거부 우회 차단, 2차 오류 내성을 모두 확보한다.

6.5 하드웨어 클럭 글리치의 물리적 실현성 (축 A)

축 B(소프트웨어 라인 주입)가 오류의 논리적 효과를 분리하여 대응 기법을 공정하게 비교하기 위한 것이라면, 축 A는 동일한 T2 효과가 실제 클럭 글리치로 물리적으로 실현되는지를 조사한다. 무방어 펌웨어에 HSE 직결 7.37 MHz와 clock_xor 글리치를 +y 구간 트리거(윈도우 $\approx 15,568$ 타겟 사이클)에 맞추어 지연·폭·오프셋을 스위치하며 주입하였다(서명 1회 ≈ 8 s).

복구 파이프라인 검증. 먼저 소프트웨어로 +y를 스킵시킨 응답에 대해 같은 서명에서 $\mathbf{z}, c, \mathbf{s}_1$ 을 수집하여 식 (1)를 적용하면, $\mathbf{s}_1$ 의 768계수가 100% 복원되고 공개 블록이 $\pm L_{nc}$ 와 일치함을 확인하였다(clean_T2 판정 성립; 그림 1에서 SW 100% 대 물리 0%). 즉 복구 절차 자체는 정상이며, 이후의 0% 복원은 복구 오류가 아니라 물리 결과이다.

물리 글리치 결과. 그러나 실제 클럭 글리치 캠페인(총 ~ 650 회)에서는 clean T2 누설이 한 번도 관찰되지 않았다(표 6). 결과는 무영향(golden)·크래시(mute)와 소수의 채택된 오류(other)으로 나뉘었으며, 후자는 응답의 전체 1024계수가 정상과 상이하였다(other 5건 모두 변경 계수 수가 1024개에 근접: 1024/1024/1023/1024/1024). 이는 오류가 +y의 일부 계수를 깨끗이 제거한 것이 아니라, 거부 샘플링/제어 흐름을 교란하여 다른 난수 $\mathbf{y}'$ 가 채택된 완전히 다른 (유효) 서명($\mathbf{z}' = \mathbf{y}' + (-1)^b c' \mathbf{s}_1$)임을 뜻한다. 따라서 같은 서명에 대한 복구는 $\mathbf{s}_1$ 을 복원하지 못한다(복원율 0%).

Table 6: 축 A 물리 클럭 글리치 결과(무방어 +y; 균일 스위치 대표 배치 $N = 300$, 전체 캠페인 ~ 650 회에서도 clean T2 0건 동일).

결과	수(비율)	의미
golden	274 (91.3%)	무영향 / 거부 샘플링이 오류를 마스킹
mute(crash)	21 (7.0%)	글리치가 코어에 도달(크래시)
other	5 (1.7%)	채택된 오류 = 다른 유효 서명(전 1024계수 상이)
clean T2	0 (0%)	y 제거 누설 없음




Figure 1: T2 단일 트레이스 s_1 복원을: 오류 모델(SW, +y 전체 스킵) 100% vs 물리 클럭 글리치 0%. 복구 절차는 SW 클린 누설에서 100%로 검증되었으므로, 물리 0%는 오류가 clean T2를 만들지 못함을 뜻한다.

원인: 융합 응답 덧셈. 레퍼런스 구현은 응답을 융합 연산으로 계산한다—계수마다 $z_1[i] = y_1[i] + L_n(cs_1)[i]$ 를 한 번에 기록한다. cs_1 이 z 에 단독으로 저장되는 순간이 없으므로, 이 덧셈을 글리치해도 $z_1[i]$ 는 $L_n(cs_1)[i]$ 가 되지 않고 잡값이 되거나 제어 흐름 교란으로 전체 서명이 달라진다. 다만 축 B의 라인 스킵은 모든 계수의 +y를 제거하는 반면 단일 물리 글리치는 국소적(기껏해야 소수 계수)이라는 점 또한 두 축의 간극에 기여한다. 따라서 본 관측은 “**융합 산술이 단일 글리치 clean T2를 어렵게 한다**”는 가설과 일치하나(consistent with), 이를 인과적으로 확정하려면 비용합(2단계) 구현에서 clean T2가 실제로 발생하는지에 대한 대조 실험이 필요하며 이는 향후 과제다(7장).

함의. 오류 모델(축 B)의 T2 단일 트레이스 복원은 **방어자 관점의 상한(worst case)**이며, 레퍼런스 융합 구현에 대한 본 스윙 범위에서는 물리 단일 글리치로 그 상한이 실현되지 않았다. 이는 대응 기법의 필요성을 약화시키지 않는다—오히려 오류 모델과 물리 실현성 사이의 간극을 정량화하고, 응답 연산의 무결성 보장이 왜 구현 세부(융합 여부)에 무관하게 요구되는지를 뒷받침한다. 본 음성 결과는 보고된 스윙 범위(폭·오프셋·지연)와 클럭 글리치라는 단일 주입 수단 하의 관측이므로, 파라미터 맵·캘리브레이션, 비용합 2단계 대조, loop-abort, 다중 오류·EM 주입을 통한 물리적 clean T2 실현과 T1 차분(2-트레이스)은 향후 과제로 남긴다.

음성 결과의 해석: 물리적 한계와 실험 구성. 무방어(baseline) 구현에서도 clean T2가 관측되지 않은 것은 두 층위의 한계가 겹친 결과다. 물리적으로는, 단일 클럭 글리치가 소수 사이클만 교란하므로 +y처럼 1024계수에 걸친 덧셈(또는 곱셈) 연산을 **통째로 깨끗이 스킵**하기 어렵다—글리치는 코어에 도달하여 크래시(mute)나 다른 유효 서명(faulty)을 유발하지만, 연산 전체의 clean skip은 재현되지 않았다. 실험 구성상으로는, 본 캠페인이 폭·오프셋·지연의 유한 스윙과 반복 1회의 단일 글리치에 한정되었으므로, 본 음성 결과는 “물리적으로 불가능”이 아니라 “본 탐색 범위에서 미관측”으로 해석해야 한다. 요컨대 이론과 소프트웨어 시뮬레이션(축 B)에서 결정론적으로 성립하는 T2가 실제 하드웨어에서는 연산 단위 스킵의 물리적 난이도와 탐색 공간·주입 수단의 제약이라는 현실 요인을 함께 고려해야 한다. 이를 보완하기 위해, 앞서 언급한 비용합 2단계 대조와 파라미터

맵 확대에 더하여, 여러 서명에 걸쳐 국소적으로 스킵된 계수를 누적해 cs_1 전 블록을 완성하는 다중 오류 누적 복구를 계획한다.

6.6 종합

	커버리지	RB	2차오류	비용(시간 ; 코드/RAM)
double	7/7	✓	우회	$2.0\times$; $+0.7\%/+0.6\%$
leeha	6/7	×	우회	$1.14\times$; $+25.4\%/+20.0\%$
IRV	7/7	✓	생존	$1.14\times$; $+26.3\%/+20.7\%$

IRV는 (1) 거부 우회를 포함한 7개 지점 전면 차단, (2) 2차 오류 생존, (3) 이중 연산 절반 수준의 서명 시간을 동시에 만족하는 유일한 변형이다. 즉 서명 시간과 안전성(RB·2차 오류) 측면에서는 IRV가 double(2차 오류 취약, 시간 $2\times$)과 leeha(RB·2차 오류 취약)보다 유리하나, 코드·정적 RAM에서는 double이 더 작아 IRV와 이중 연산은 트레이드오프 관계이다. leeha는 재구현 기준 IRV와 유사한 시간 비용이나 RB와 2차 오류를 놓친다(원 논문의 경량 구성은 6.4절 주석 참조).

7 논의 및 한계

본 절에서는 제안 기법과 실험의 한계를 명확히 하고, 이를 둘러싼 해석상의 주의점을 정리한다.

- **선행 기법의 차용.** IRV의 표준 검증(M1'), 부분 이중 검사(M1c), 정상성 검사(M1b)는 선행 연구 [18]와 탐지 원리를 공유한다. 본 논문의 기여는 새로운 탐지 항목을 제시한 데 있지 않고, 이들을 비교 연산 없는 감염형으로 통합하여 2차 오류 내성을 부여하고, 서명 경계 재검사로 거부 우회를 차단하며, 단일 트레이스 T2 공격을 오류 모델 하에서 실증하고 그 물리적 실현성을 실제 클럭 글리치로 규명한 데 있다.
- **거부 우회의 범위.** RB의 LEAK은 “서명 경계를 위반한 응답이 검증을 통과한다”는 의미이며, T2와 같은 즉각적 키 복원이 아니라 통계적 누설에 해당한다.
- **leeha 비용.** 6.4절의 수치는 공정 비교를 위한 재구현 결과이며, 원 논문의 보고치와 함께 제시하였다.
- **오류 모델의 현실성과 물리적 실현성.** 본 논문이 가정한 명령어 스킵은 32비트 마이크로컨트롤러에서 물리적으로 실증된 표준 모델이다 [22]. 소프트웨어 라인 주입은 “깨끗한 스킵”(오류 모델의 상한)을 재현한다. 다만 실제 클럭 글리치(6.5절)에서는 레퍼런스의 융합 응답 덧셈($z_1[i] = y_1[i] + L_n(cs_1)[i]$)을 한 번에 계산) 하에서 본 스왑 범위의 단일 글리치는 clean T2를 만들지 못하고 크래시 또는 다른 유효 서명만 유발하였다(라인 스킵이 전 계수를 제거하는 것과 달리 국소적 교란). 이는 융합 산술이 물리 clean T2를 어렵게 한다는 가설과 일치하나 비용합 2단계 구현에 대한 대조 실험으로 확정되어야 하며, 오류 모델 결과는 방어자 관점의 상한으로 해석해야 한다.
- **2차 오류 위협 모델.** 본 논문은 출력을 게이팅하는 조건 분기 1회 스킵을 모델링하며, IRV의 생존은 응답 연산을 비교 분기 없이 처리한 데서 비롯된다. 이 모델은 detect-and-abort의 구조적 약점(뒤집을 불리언 분기의 존재)을 정확히 겨냥한 것으로, IRV는 그러한 분기를 제거한다. 다만 동일 능력의 공격자는 감염 적용 단계(마스크 XOR)나 잔차 누적 자체를 표적으로 하는 2차 오류를 시도할 수 있으며, 이 경우 감염형 대응도 무력화될 수 있다. 즉 본 논문의 2차 오류 내성 주장은 탐지 분기 스킵 모델에 한정되며, 감염 연산을 데이터 흐름에 직조하여 이러한 잔존 위협까지 견디게 하는 강건 구현은 향후 과제다.

- **대리 주입과 결정론 설정.** 소프트웨어 라인 주입과 결정론 난수 발생기는 대응 기법을 공정하게 비교하기 위한 설정이며, 하드웨어 클럭 글리치(축 A)의 물리적 실현성은 6.5절에서 정량화하였다(복구 절차는 SW 클린 누설에 대한 self-test로 100% 검증).
- **절대 수치의 키 의존성.** baseline의 60.86 M 사이클은 해당 키의 거부 반복 횟수에 의존하므로, 본 논문은 상대 비용을 기준으로 결론을 제시한다.
- **일반화.** 제안 원리는 HAETAE 120/180/260은 물론, 동일한 응답 구조를 갖는 Fiat-Shamir with aborts 계열(Dilithium [12] 등)로 확장할 수 있다.

8 관련 연구

격자 서명에 대한 오류주입공격. Espitau 등 [15]은 거부 샘플링 루프를 조기 종료시키는 loop-abort 공격을 제안하였고, Groot Bruinderink와 Pessl [7]은 결정론 격자 서명에 대한 클럭 글리치 차분 공격을 보고하였다. Ravi 등 [28]은 Kyber와 Dilithium에 대한 부채널 및 오류 공격을 종합하였으며, Dilithium에 대해서는 정정 오류와 명령어 스킵을 이용한 공격이 실험적으로 입증되었으며 [17, 14], 특히 Ravi 등 [29]은 결정론 격자 서명에서 덧셈 스킵(skip-addition) 오류로 비밀키의 일부를 복원하였다. 또한 NTT 트위들 상수에 대한 오류 분석 [30]과 hedged ML-DSA에 대한 단일 트레이스 오류공격 [16]이 보고되었다. 본 논문은 HAETAE에서 $+y$ 스킵(T2)이 단일 트레이스만으로 비밀키 전체를 직접 복원시킴을 새롭게 제시한다(표 7). 기법의 핵심 착상(y 제거 후 가역 챌린지로 나눔)은 loop-abort [15] · skip-addition [29] 계열과 계보를 공유하나, 본 논문의 차별점은 융합 응답에서 $+y$ 전체 스킵으로 단일 트레이스에서 s_1 전체를 직접 복원한다는 점이다.

Table 7: 격자 서명 오류주입공격 비교(트레이스=키 복원에 필요한 오류 서명 수).

연구	대상	오류 효과	트레이스
Espitau 등 [15]	BLISS/GLP	거부 루프 조기 종료	다중
Groot Bruinderink-Pessl [7]	결정론 서명	클럭 글리치 차분	다중
Ravi 등 [29]	Dilithium	덧셈 스킵(부분 키)	다중
Lee 등 [18]	HAETAE	부호 비트 등 4지점(차분)	≥ 2
본 논문 (T2)	HAETAE	$+y$ 스킵 $\rightarrow z = \pm cs_1$	단일

오류 모델의 물리적 실현성. 명령어 스킵은 마이크로컨트롤러에서 물리적으로 실증된 표준 오류 모델이며 [22], 실제로 Ravi 등 [29]은 결정론 Dilithium에서 덧셈 스킵을 물리적으로 실현하여 비밀키의 일부를 복원하였다. 그러나 알고리즘 수준의 스킵(예: 응답의 $+y$ 전체 생략)이 실제 글리치로 실현되는지는 대상 구현의 산술 구조에 의존한다. 본 논문은 HAETAE 레퍼런스의 융합(fused) 응답 덧셈—계수마다 $z_1[i] = y_1[i] + L_n(cs_1)[i]$ 를 한 번에 기록—에서는 단일 클럭 글리치가 clean T2를 유발하지 못하고 크래시 또는 다른 유효 서명만을 남음을 실측하여(6.5절) 오류 모델과 물리 실현성 사이의 간극을 정량화한다. 이는 알고리즘 수준의 오류 분석 결과를 곧바로 물리 공격 성공과 동일시해서는 안 되며, 대응 기법의 필요성은 그러한 상한(worst case)에 근거하여 판단되어야 함을 시사한다.

양자내성암호 대응 기법. 대표적인 대응으로 이중 연산(높은 비용), 서명 후 검증(경량이나 거부 우회를 놓침), 셔플링(비결정적)이 있다. 프로세서 수준 및 소프트웨어 수준의 오류 대응은 폭넓게 연구되어 왔으나 [6, 2], 대부분 비용과 안전성 사이의 절충에 직면한다. 제안 기법은 서명 경계 재검사로 서명 후 검증의 사각지대를 메우고, 비교 연산 없는 감염형 처리로 셔플링의 비결정성을 피하며, 이중 연산보다 낮은 비용으로 동작한다. 특히 셔플링은 Ullitzsch 등 [36]이 정수 선형 계획법(ILP)으로 무력화함을 보인 바 있어, 오류에 대한 근본적 대응으로는 한계가 있다.

선행 HAETAE 오류 연구. Lee 등 [18]은 HAETAE의 네 가지 공격 지점(LSB, 공개 행렬 언패킹, 부호 비트, 샘플링 시드)과 네 가지 대응(서명 후 검증, 거부 루프 내 이동, 부분 이중 연산, 정상성

검사)을 제시하였다. 본 논문은 이를 직접적인 비교 대상으로 삼되, 겹치는 탐지 항목은 명시적으로 인용한다.

감염형 대응의 계보. 본 논문은 Fermat 소정리에 기반하여 비교 연산 없이 RSA 오류를 검출한 Seo 등 [31]의 대응 기법을 격자 Fiat-Shamir 서명으로 확장한 것이다. RSA 오류 대응의 형식 검증 [9]과 격자 서명의 오류 민감도 분석 [4]도 본 연구와 관련된다.

9 결론

본 논문에서는 한국형 양자내성암호 서명 후보인 HAETAE의 응답 연산 $\mathbf{z} = \mathbf{y} + (-1)^b \mathbf{c}\mathbf{s}_1$ 에 대한 단일 오류주입공격을 분석하고, $+\mathbf{y}$ 덧셈을 건너뛰는 경우(T2) 단 한 번의 오류만으로 비밀키 $\mathbf{s}_1$ 을 직접 복원할 수 있음을 STM32F405 전체 서명 환경에서 **오류 모델 하에** 실증하였다. 나아가 실제 클럭 글리치로 그 물리적 실현성을 조사하여, 레퍼런스의 융합 응답 덧셈 하에서 본 스윙 범위의 단일 글리치가 clean T2를 유발하지 못하고(크래시 또는 다른 유효 서명만) 오류 모델 결과가 방어자 관점의 상한임을 밝혔다. 또한 이를 효율적으로 방어하기 위해, 연산 재계산 검증과 서명 경계 노름 재검사, 비밀키 무결성 검사를 **비교 연산에 의존하지 않는 감염형 마스킹**으로 통합한 경량 대응 기법 **IRV**를 제안하였다. 제안 기법은 거부 우회를 포함한 7개 오류 지점을 모두 차단하고(탐지 분기 스킵 모델 하) 2차 오류에 내성을 가지며, 이중 연산의 절반 미만 **서명 시간**으로 동작함을 실험적으로 입증하였다. 이로써 IRV는 서명 시간과 안전성(거부 우회 차단·2차 오류 내성) 측면에서 이중 연산 및 서명 후 검증보다 유리하다(코드·정적 RAM은 이중 연산이 더 작다). 향후 연구로는 2단계 응답 구현 변형과 T1 차분(2-트레이스)·다중 오류·EM 주입을 통한 물리적 clean T2 실현, 그리고 동일 구조를 갖는 다른 격자 서명으로의 확장을 계획한다.

References

- [1] Hagai Bar-El, Hamid Choukri, David Naccache, Michael Tunstall, and Claire Whelan. The sorcerer’s apprentice guide to fault attacks. *Proceedings of the IEEE*, 94(2):370–382, 2006.
- [2] Alessandro Barenghi, Luca Breveglieri, Israel Koren, Gerardo Pelosi, and Francesco Regazzoni. Low cost software countermeasures against fault attacks: Implementation and performances trade-offs. In *5th Workshop on Embedded Systems Security (WESS)*, 2010.
- [3] Ingrid Biehl, Bernd Meyer, and Volker Müller. Differential fault attacks on elliptic curve cryptosystems. In *Advances in Cryptology – CRYPTO 2000*, volume 1880 of *LNCS*, pages 131–146. Springer, 2000.
- [4] Nina Bindel, Johannes Buchmann, and Juliane Krämer. Lattice-based signature schemes and their sensitivity to fault attacks. In *2016 Workshop on Fault Diagnosis and Tolerance in Cryptography (FDTC)*, pages 63–77. IEEE, 2016.
- [5] Dan Boneh, Richard A. DeMillo, and Richard J. Lipton. On the importance of checking cryptographic protocols for faults. In *Advances in Cryptology – EUROCRYPT ’97*, volume 1233 of *LNCS*, pages 37–51. Springer, 1997.
- [6] Radhia Boulifa, Giorgio Di Natale, and Paolo Maistri. Countermeasures against fault injection attacks in processors: A review. *Information*, 16(4), 2025.
- [7] Leon Groot Bruinderink and Peter Pessl. Differential fault attacks on deterministic lattice signatures. Cryptology ePrint Archive, Paper 2018/355, 2018. IACR TCHES 2018(3); clock glitching on ARM Cortex-M4.
- [8] Jung Hee Cheon, Hyeongmin Choe, Julien Devevey, Tim Güneysu, Dongyeon Hong, Markus Krausz, Georg Land, Marc Möller, Damien Stehlé, and MinJune Yi. HAETAE: Shorter lattice-based Fiat-Shamir signatures. Cryptology ePrint Archive, Paper 2023/624, 2023. Published at IACR CHES 2024.
- [9] Maria Christofi, Boutheina Chetali, Louis Goubin, and David Vigilant. Formal verification of a CRT-RSA implementation against fault attacks. *Journal of Cryptographic Engineering*, 3(3), 2013.
- [10] Mathieu Ciet and Marc Joye. Elliptic curve cryptosystems in the presence of permanent and transient faults. *Designs, Codes and Cryptography*, 36(1):33–43, 2005.
- [11] Léo Ducas, Alain Durmus, Tancrede Lepoint, and Vadim Lyubashevsky. Lattice signatures and bimodal gaussians. Cryptology ePrint Archive, Paper 2013/383, 2013. CRYPTO 2013.
- [12] Léo Ducas, Tancrede Lepoint, Vadim Lyubashevsky, Peter Schwabe, Gregor Seiler, and Damien Stehlé. CRYSTALS–Dilithium: Digital signatures from module lattices. Cryptology ePrint Archive, Paper 2017/633, 2017. IACR TCHES 2018.
- [13] Mathieu Dumont, Mathieu Lisart, and Philippe Maurine. Electromagnetic fault injection: How faults occur. In *Workshop on Fault Diagnosis and Tolerance in Cryptography (FDTC)*, pages 9–16, 2019.
- [14] Mohamed ElGhamrawy, Melissa Azouaoui, Olivier Bronchain, Joost Renes, Tobias Schneider, Markus Schönauer, Okan Seker, and Christine van Vredendaal. From MLWE to RLWE: A differential fault attack on randomized & deterministic Dilithium. Cryptology ePrint Archive, Paper 2023/1074, 2023. IACR TCHES 2023.

- [15] Thomas Espitau, Pierre-Alain Fouque, Benoît Gérard, and Mehdi Tibouchi. Loop-abort faults on lattice-based Fiat–Shamir and hash-and-sign signatures. Cryptology ePrint Archive, Paper 2016/449, 2016. Published at SAC 2016.
- [16] Sönke Jendral, John Preuß Mattsson, and Elena Dubrova. A single-trace fault injection attack on hedged module lattice digital signature algorithm (ML-DSA). In *Workshop on Fault Detection and Tolerance in Cryptography (FDTC)*, pages 34–43, 2024.
- [17] Elisabeth Krahmer, Peter Pessl, Georg Land, and Tim Güneysu. Correction fault attacks on randomized CRYSTALS-Dilithium. Cryptology ePrint Archive, Paper 2024/138, 2024. IACR TCHES 2024; clock glitch on ARM MCU.
- [18] Sangwon Lee, Yunsung Kim, and Jaecheol Ha. Fault injection attacks on post-quantum cryptography algorithm HAETAE and their countermeasures. *Journal of the Korea Institute of Information Security and Cryptology (JKIISC)*, 36(2):429–442, 2026.
- [19] Arjen K. Lenstra. Memo on RSA signature generation in the presence of faults. Technical report, Technical Report, 1996.
- [20] Vadim Lyubashevsky. Fiat-shamir with aborts: Applications to lattice and factoring-based signatures. In *Advances in Cryptology – ASIACRYPT 2009*, volume 5912 of *LNCS*, pages 598–616. Springer, 2009.
- [21] Vadim Lyubashevsky. Lattice signatures without trapdoors. Cryptology ePrint Archive, Paper 2011/537, 2011. Eurocrypt 2012.
- [22] Nicolas Moro, Amine Dehbaoui, Karine Heydemann, Bruno Robisson, and Emmanuelle Encrenaz. Electromagnetic fault injection: Towards a fault model on a 32-bit microcontroller. In *2013 Workshop on Fault Diagnosis and Tolerance in Cryptography (FDTC)*, pages 77–88. IEEE, 2013.
- [23] National Institute of Standards and Technology. FIPS 204: Module-lattice-based digital signature standard. NIST FIPS 204, 2024.
- [24] National Institute of Standards and Technology. Post-quantum cryptography standardization. <https://csrc.nist.gov/projects/post-quantum-cryptography>, 2024. FIPS 203/204/205 finalized Aug. 2024.
- [25] Colin O’Flynn. Fault injection using crowbars on embedded systems. Cryptology ePrint Archive, Paper 2016/810, 2016.
- [26] Colin O’Flynn and Zhizhang Chen. ChipWhisperer: An open-source platform for hardware embedded security research. In *Constructive Side-Channel Analysis and Secure Design (COSADE 2014)*, volume 8622 of *LNCS*, pages 243–260. Springer, 2014. Cryptology ePrint Archive, Paper 2014/204.
- [27] Chris Peikert. A decade of lattice cryptography. *Foundations and Trends in Theoretical Computer Science*, 10(4):283–424, 2016.
- [28] Prasanna Ravi, Anupam Chattopadhyay, Jan Pieter D’Anvers, and Anubhab Baksı. Side-channel and fault-injection attacks over lattice-based post-quantum schemes (Kyber, Dilithium): Survey and new results. Cryptology ePrint Archive, Paper 2022/737, 2022.

- [29] Prasanna Ravi, Mahabir Prasad Jhanwar, James Howe, Anupam Chattopadhyay, and Shivam Bhasin. Exploiting determinism in lattice-based signatures: Practical fault attacks on pqm4 implementations of NIST candidates. In *ACM Asia Conference on Computer and Communications Security (AsiaCCS)*, pages 427–440. ACM, 2019. Cryptology ePrint Archive, Paper 2019/769.
- [30] Prasanna Ravi, Bolin Yang, Shivam Bhasin, and Fan Zhang. Fiddling the twiddle constants – fault injection analysis of the number theoretic transform. *IACR Transactions on Cryptographic Hardware and Embedded Systems*, 2023(2), 2023.
- [31] GaeWon Seo, YooJin Baek, SungKyoung Kim, TaeWon Kim, and Seokhie Hong. Secure classical RSA cryptosystem against fault injection attack based on Fermat’s theorem. *Journal of the Korea Institute of Information Security and Cryptology (JKIISC)*, 23(5):859–865, 2013.
- [32] Peter W. Shor. Algorithms for quantum computation: Discrete logarithms and factoring. In *35th Annual Symposium on Foundations of Computer Science (FOCS)*, pages 124–134. IEEE, 1994.
- [33] Sergei P. Skorobogatov and Ross J. Anderson. Optical fault induction attacks. In *Cryptographic Hardware and Embedded Systems (CHES)*, volume 2523 of *LNCS*, pages 2–12. Springer, 2002.
- [34] Albert Spruyt, Alyssa Milburn, and Lukasz Chmielewski. Fault injection as an oscilloscope: Fault correlation analysis. *IACR Transactions on Cryptographic Hardware and Embedded Systems*, pages 192–216, 2021.
- [35] Dilara Toprakhisar, Svetla Nikova, and Ventzislav Nikov. SoK: Parameterization of fault adversary models – connecting theory and practice. In *Topics in Cryptology – CT-RSA 2024*, volume 14643 of *LNCS*, pages 433–459. Springer, 2024.
- [36] Vincent Quentin Ulitzsch, Soundes Marzougui, Alexis Bagia, Mehdi Tibouchi, and Jean-Pierre Seifert. Loop aborts strike back: Defeating fault countermeasures in lattice signatures with ILP. *IACR Transactions on Cryptographic Hardware and Embedded Systems*, 2023(4):367–392, 2023.
- [37] Pei Yang, Fang Luo, Qingyi Ou, and Daming Zhou. Design and analysis of clock fault injection for AES. In *Int. Conf. on Computer Communications and Networks Security*, pages 87–91, 2020.
- [38] Sung-Ming Yen and Marc Joye. Checking before output may not be enough against fault-based cryptanalysis. *IEEE Transactions on Computers*, 49(9):967–970, 2000.