JTE HCM-UTE
ISSN: 1859-1272

TẠP CHÍ KHOA HỌC GIÁO DỤC KỸ THUẬT
Trường Đại học Công nghệ Kỹ thuật Thành phố Hồ Chí Minh
Website: https://jte.edu.vn
Email: jte@hcmute.edu.vn

Design of a 1D FFT Accelerator on Zynq-7000 FPGA

Viet Anh Nguyen[1*], Thanh Dat Nguyen[1*], Huynh Hai Dang Nguyen[1*], Quang Phu Phan[1*]
[1]*Ho Chi Minh City University of Technology and Engineering, Vietnam*

[*]Corresponding author. *Email: 23161308@student.hcmute.edu.vn*

ARTICLE INFO

Received:

Revised:

Accepted:

Published:

KEYWORDS

1D Fast Fourier Transform;

Streaming Radix-2²;

Pipelined Architecture;

FPGA Accelerator;

Audio Signal Processing.

ABSTRACT

This paper presents the design and implementation of a 1D Fast Fourier Transform (FFT) hardware accelerator for audio signal processing on the Zynq-7000/PYNQ-Z2 platform. The study adopts a hardware/software co-design approach, where the Processing System (PS) manages data transfer and the Programmable Logic (PL) executes the Fourier transform computation. The 512-point accelerator is developed using MATLAB/Simulink and synthesized into Verilog code via HDL Coder, employing a Streaming Radix-2² architecture and fixed-point representation. The compute core is integrated with a Direct Memory Access (DMA) controller and the AXI interconnect infrastructure within the Vivado design suite. Implementation results show that the design utilizes 5,544 LUTs, 8,500 registers, 7.5 BRAM blocks, and 16 DSP slices. The system satisfies timing constraints at an operating frequency of 100 MHz with a positive slack of 0.647 ns and zero timing violations. The estimated on-chip power consumption is 1.45 W. These results demonstrate the feasibility of the FPGA-based accelerator architecture, providing a solid foundation for functional verification and audio spectrum analysis applications.

Thiết kế bộ tăng tốc FFT 1D trên FPGA Zynq-7000

Nguyễn Việt Anh[1*], Nguyễn Thành Đạt[1*], Nguyễn Huỳnh Hải Đăng[1*], Phan Quang Phú[1*]
[1]*Đại học Công nghệ Kỹ thuật Thành phố Hồ Chí Minh, Việt Nam*

*Tác giả liên hệ. *Email: 23161308@student.hcmute.edu.vn*

THÔNG TIN BÀI BÁO

Ngày nhận bài:

Ngày hoàn thiện:

Ngày chấp nhận đăng:

Ngày đăng:

TỪ KHÓA

Biến đổi Fourier nhanh một chiều;

Streaming Radix-2²;

Kiến trúc xử lý đường ống;

Bộ tăng tốc FPGA;

Xử lý tín hiệu âm thanh.

TÓM TẮT

Bài báo này trình bày quá trình thiết kế và triển khai bộ tăng tốc biến đổi Fourier nhanh một chiều phục vụ xử lý tín hiệu âm thanh trên nền tảng Zynq-7000/PYNQ-Z2. Nghiên cứu sử dụng mô hình đồng thiết kế phần cứng và phần mềm, trong đó hệ thống xử lý đảm nhiệm quản lý dữ liệu, còn logic lập trình thực hiện phép biến đổi Fourier. Bộ tăng tốc 512 điểm được phát triển bằng MATLAB/Simulink và chuyển đổi sang mã Verilog thông qua HDL Coder, sử dụng kiến trúc Streaming Radix-2² và biểu diễn số dấu phẩy tĩnh. Khối tính toán được tích hợp với bộ điều khiển truyền dữ liệu trực tiếp và hệ thống kết nối AXI trong môi trường Vivado. Kết quả triển khai cho thấy hệ thống sử dụng 5.544 LUT, 8.500 thanh ghi, 7,5 khối bộ nhớ RAM và 16 khối xử lý tín hiệu số. Thiết kế đáp ứng ràng buộc thời gian tại tần số 100 MHz với độ dự trữ thời gian 0,647 ns và không ghi nhận vi phạm thời gian. Công suất tiêu thụ trên chip được ước tính là 1,45 W. Các kết quả chứng minh khả năng hiện thực hóa kiến trúc tăng tốc trên FPGA, tạo cơ sở cho việc kiểm chứng chức năng và phát triển ứng dụng phân tích phổ âm thanh.

Doi:

Copyright © JTE. This is an open access article distributed under the terms and conditions of the Creative Commons Attribution-NonCommercial 4.0 International License which permits unrestricted use, distribution, and reproduction in any medium for non-commercial purpose, provided the original work is properly cited.

1. Giới thiệu

Sự phát triển của các hệ thống xử lý tín hiệu số đã làm gia tăng nhu cầu phân tích tín hiệu âm thanh với tốc độ cao và độ trễ thấp. Trong đó, biến đổi Fourier nhanh (Fast Fourier Transform – FFT) đóng vai trò quan trọng trong việc chuyển đổi tín hiệu từ miền thời gian sang miền tần số, phục vụ các ứng dụng như phân tích phổ, nhận dạng âm thanh và xử lý tiếng nói. Tuy nhiên, việc thực hiện FFT bằng phần mềm trên bộ xử lý tuần tự có thể gặp hạn chế về thời gian tính toán khi phải xử lý liên tục nhiều khung dữ liệu. Do đó, việc triển khai bộ tăng tốc FFT trên mạch tích hợp khả trình FPGA là một hướng tiếp cận nhằm khai thác khả năng xử lý song song và kiến trúc đường ống của phần cứng. Huang và Huang [1] đã chứng minh khả năng ứng dụng FFT trên FPGA trong hệ thống phân tích phổ âm thanh và điều khiển âm lượng theo thời gian thực.

Nhiều công trình đã nghiên cứu các kiến trúc phần cứng nhằm nâng cao hiệu quả thực hiện FFT. Nash [2] đề xuất kiến trúc FFT dựa trên bộ nhớ phân tán, hướng đến khả năng triển khai linh hoạt trên FPGA. Kaya và cộng sự [3] phát triển kiến trúc FFT dựa trên bộ nhớ nhằm giảm số lượng bộ ghép kênh và tối ưu việc sử dụng tài nguyên lưu trữ. Trong khi đó, Heo và cộng sự [4] xây dựng bộ xử lý FFT có khả năng hỗ trợ nhiều kích thước biến đổi, tích hợp các chức năng xử lý tín hiệu radar trên nền tảng FPGA. Bên cạnh việc tối ưu kiến trúc tính toán, phương pháp đồng thiết kế phần cứng và phần mềm cũng được quan tâm. Kortli và cộng sự [5] triển khai bộ tăng tốc FFT hai chiều trên nền tảng Zynq, kết hợp bộ xử lý ARM với logic lập trình nhằm cải thiện hiệu năng xử lý. Gần đây, Berrazueta-Mena và Navas [6] nghiên cứu quy trình thiết kế và đánh giá các bộ tăng tốc phần cứng trên hệ thống Zynq, trong đó có thuật toán FFT, thông qua phương pháp tổng hợp mức cao.

Xuất phát từ những vấn đề trên, bài báo tập trung nghiên cứu, thiết kế và đánh giá bộ tăng tốc biến đổi Fourier nhanh một chiều 512 điểm phục vụ xử lý tín hiệu âm thanh, hướng đến nền tảng Zynq-7000/PYNQ-Z2. Bộ biến đổi được xây dựng và mô phỏng trong môi trường MATLAB/Simulink, sử dụng kiến trúc Streaming Radix-2^2 và biểu diễn số dấu phẩy tĩnh, sau đó chuyển đổi thành mã mô tả phần cứng Verilog thông qua công cụ HDL Coder. Thiết kế được tích hợp trong môi trường Vivado theo mô hình đồng thiết kế phần cứng và phần mềm, kết hợp khối xử lý, logic lập trình và giao tiếp AXI để tổ chức truyền nhận dữ liệu. Quá trình nghiên cứu tập trung vào kiểm chứng thuật toán bằng mô phỏng, tổng hợp và triển khai thiết kế bằng công cụ phần mềm nhằm đánh giá tài nguyên phần cứng, khả năng đáp ứng ràng buộc thời gian và công suất tiêu thụ ước tính. Phạm vi nghiên cứu giới hạn ở mô phỏng và đánh giá thiết kế trên công cụ, chưa bao gồm kiểm chứng hoạt động trực tiếp trên bo mạch FPGA thực tế.

2. Phương pháp và thiết kế hệ thống

2.1. Kiến trúc FFT

Bảng 1. *Cấu hình thông số bộ tăng tốc FFT Kiến trúc Radix-2^2 trên Simulink.*

Tham số cấu hình	**Giá trị / Đặc điểm thiết lập**
Kiến trúc cốt lõi	Streaming Radix-2^2, kích thước 512 điểm
Định dạng dữ liệu	Dấu phẩy tĩnh (Fixed-point), Signed 16-bit, 15-bit phần phân số (Q1.15) cho cả phần thực (Re) và ảo (Im)
Chuẩn hóa	Tỷ lệ $1/512$ để tránh tràn số, làm tròn xuống về phía âm vô cùng (Floor)
Thứ tự dữ liệu	Thứ tự tự nhiên (Natural Order) ở cả ngõ vào và ngõ ra
Đóng gói luồng	Từ dữ liệu 32-bit: [31:16] chứa phần ảo (Im), [15:0] chứa phần thực (Re)
Nền tảng mục tiêu	PYNQ-Z2, FPGA Zynq-7000
Tần số clock mục tiêu	100 MHz


2.2. Nguyên lý hoạt động và Kiến trúc Radix-2^2

Phép biến đổi Fourier rời rạc (DFT) của một chuỗi N điểm $x[n]$ được tính theo công thức:

$$X[k] = \sum_{n=0}^{N-1} x\,[n] W_N^{nk}, \quad k = 0,1,\dots,N-1 \qquad (1)$$

Trong đó, $W_N = e^{-j\frac{2\pi}{N}}$ được gọi là hệ số xoay (Twiddle factor). Tính toán trực tiếp DFT đòi hỏi độ phức tạp $O(N^2)$, không phù hợp cho các hệ thống phần cứng thời gian thực.

Thuật toán FFT giải quyết vấn đề này bằng phương pháp chia để trị, phân rã phương trình DFT lớn thành các cụm tính toán cơ sở gọi là cấu trúc bướm. Một khối bướm cơ bản thực hiện các phép cộng, trừ và nhân số phức đan chéo giữa hai luồng dữ liệu theo đồ thị tín hiệu.



Hình 1. *Kiến trúc Streaming Radix 2^2 dạng SDF [7].*

Hệ thống sử dụng kiến trúc Streaming Radix-2^2 (SDF - Single-path Delay Feedback) nhằm tối ưu hóa thuật toán đường ống cho FPGA. Điểm khác biệt cốt lõi của Radix-2^2 so với Radix-2 truyền thống là khả năng quản lý hệ số xoay W_N. Trong đồ thị phân rã Radix-2^2, các phép nhân phức ở các tầng lẻ được triệt tiêu thành phép nhân với các hằng số tầm thường ($\pm 1, \pm j$). Phép nhân với hệ số W_N đầy đủ (không tầm thường) chỉ được thực hiện ở các tầng chẵn. Nhờ nguyên lý này, kiến trúc Streaming Radix-2^2 giúp tiết kiệm đáng kể bộ nhân phần cứng (chỉ cần 16 bộ DSP cho chuỗi 512 điểm) đồng thời giảm nhiễu lượng tử hóa trong quá trình tính toán, đảm bảo thông lượng xử lý cao (1 mẫu/chu kỳ) với dòng dữ liệu trôi chảy liên tục.

2.3. Giao tiếp và điều khiển IP FFT

IP FFT sử dụng AXI4-Stream để truyền dữ liệu và AXI4-Lite để truy cập các thanh ghi điều khiển. Mỗi mẫu phức được đóng gói thành một từ 32 bit, gồm phần thực ở 16 bit thấp và phần ảo ở 16 bit cao. Bảng 2 trình bày ánh xạ các cổng dữ liệu của mô hình sang giao tiếp IP.

Bảng 2. *Cấu hình giao diện.*

Cổng mô hình	Hướng	Độ rộng	Ánh xạ giao tiếp
s_axis_tdata	Vào	32 bit	AXI4-Stream Slave – Data
s_axis_tvalid	Vào	1 bit	AXI4-Stream Slave – Valid
m_axis_tdata	Ra	32 bit	AXI4-Stream Master – Data
m_axis_tvalid	Ra	1 bit	AXI4-Stream Master – Valid
m_axis_tlast	Ra	1 bit	AXI4-Stream Master – TLAST

Tín hiệu TVALID xác định dữ liệu hợp lệ; một mẫu được truyền khi TVALID và TREADY (tín hiệu TREADY không phải cổng của mô hình mà do giao diện AXI4-Stream của IP được sinh ra tự động) đồng thời bằng 1 tại cạnh lên clock. Tín hiệu TLAST đánh dấu mẫu cuối của mỗi khung 512 mẫu. Các thanh ghi AXI4-Lite được tổ chức như sau chi tiết ở Bảng 3:


Bảng 3. *Ánh xạ địa chỉ thanh ghi.*

Thanh ghi	Địa chỉ offset	Chức năng
IPCore_Reset	0x00	Ghi 1 vào bit 0 để khởi tạo lại IP
IPCore_Enable	0x04	Bit 0 bằng 1 cho phép IP hoạt động; mặc định được bật
IPCore_Timestamp	0x08	Chứa mã thời điểm sinh IP, phục vụ nhận diện phiên bản

Địa chỉ truy cập thanh ghi được xác định bằng địa chỉ cơ sở của IP cộng với offset tương ứng.


2.4. Tích hợp hệ thống

Hệ thống đề xuất được tổ chức theo cấu trúc PS/PL của vi mạch Zynq-7000. Phân hệ PS đảm nhiệm vai trò điều khiển ứng dụng, quản lý bộ đệm bộ nhớ DDR, bảo trì cache, cấu hình hệ thống và kiểm tra kết quả. Phân hệ PL chứa lõi IP 1D FFT và bộ điều khiển AXI DMA. Khối DMA tiến hành đọc các khung tín hiệu 1D đầu vào (như chuỗi âm thanh, sóng sin) từ DDR, đẩy luồng dữ liệu qua IP tính toán FFT 512 điểm, sau đó ghi các hệ số phức (phần thực và phần ảo) trả về bộ nhớ. Thay vì dùng kiến trúc memory-mapped trực tiếp cho lõi tính toán, kiến trúc truyền dữ liệu luồng được lựa chọn vì nó tối ưu hóa thông lượng liên tục và kết hợp với bộ điều khiển DMA.



Hình 2. *Kiến trúc hệ thống.*

Hình 2 nhấn mạnh sự phân chia giữa luồng điều khiển và luồng dữ liệu tính toán. Ở nhánh điều khiển (nét đứt), giao tiếp AXI4-Lite qua cổng GP0 và khối AXI SmartConnect được sử dụng để cấu hình các thanh ghi điều khiển băng thông thấp của khối DMA và lõi FFT. Ở nhánh dữ liệu tốc độ cao (nét liền), giao tiếp AXI Memory-Mapped (AXI-MM) qua cổng HP0 đảm nhận việc đọc/ghi dữ liệu trực tiếp với bộ nhớ DDR, trong khi giao tiếp AXI4-Stream (kênh MM2S và S2MM) đảm nhận truyền luồng mẫu tín hiệu liên tục giữa AXI DMA và lõi FFT. Quá trình xử lý bắt đầu khi PS chuẩn bị các khung dữ liệu mẫu trong DDR, kích hoạt lõi IP FFT và cấu hình DMA để bắt đầu truyền dữ liệu; khi đó, PL thực hiện biến đổi FFT 1D liên tục trên từng khung 512 mẫu và tự động ghi kết quả trả về DDR để PS kiểm tra sau khi hoàn tất.



Hình 2. *Sơ đồ khối Vivado sau tích hợp IP FFT.*

ZYNQ7 Processing System (processing_system7_0): Khối vi xử lý trung tâm (PS), đảm nhiệm việc chạy phần mềm điều khiển, giao tiếp với bộ nhớ DDR bên ngoài, cung cấp xung nhịp (FCLK_CLK0) và điều phối hoạt động cho toàn hệ thống phần cứng (PL).

AXI Direct Memory Access (axi_dma_0): Khối truyền dữ liệu trực tiếp, vận chuyển dữ liệu tốc độ cao giữa bộ nhớ DDR và khối lõi FFT thông qua kênh đọc (M_AXI_MM2S) và kênh ghi (M_AXI_S2MM) mà không làm tiêu tốn tài nguyên của CPU.

FFT_512_I_ip_stream_0: Lõi IP tăng tốc phần cứng, thực hiện nhận luồng tín hiệu (AXI4_Stream_Slave) từ DMA, tính toán toán học FFT 1D và đẩy luồng kết quả (AXI4_Stream_Master) trả lại DMA. Khối này được cấu hình bởi PS thông qua cổng AXI4_Lite.

AXI SmartConnect (axi_smc): Cầu nối giao tiếp điều khiển băng thông thấp, làm nhiệm vụ phân luồng lệnh từ vi xử lý (cổng M_AXI_GP0) đến cấu hình các thanh ghi của khối DMA và khối FFT.

AXI Interconnect (axi_mem_intercon): Cầu nối truyền dữ liệu băng thông cao, gộp hai đường truy cập đọc/ghi từ khối DMA vào một cổng tốc độ cao (S_AXI_HP0) của lõi Zynq để truy xuất dữ liệu vào bộ nhớ DDR.

Processor System Reset (rst_ps7_0_100M): Khối đồng bộ tín hiệu Reset, nhận xung nhịp và tín hiệu khởi động từ vi xử lý để sinh ra các tín hiệu reset đồng bộ (peripheral_aresetn) an toàn cấp cho các khối khác trong hệ thống.

Constant (xlconstant_dcm): Cấp giá trị logic cố định (mức 1) để giữ trạng thái tích cực cho chân dcm_locked của khối đồng bộ Reset.

2.5. Phương pháp kiểm chứng

Thiết kế được kiểm chứng nhằm đánh giá tính tương đương từng bit giữa mô hình tham chiếu Simulink và phần cứng RTL. Bộ dữ liệu kiểm thử gồm xung tại vị trí $n = 0$, xung tại vị trí $n = 1$, tín hiệu tổng hai sóng sin tại các bin tần số $k = 32$ và $k = 80$, cùng tín hiệu giọng nói từ tệp WAV dài 6 giây có tần số lấy mẫu 8 kHz. Dữ liệu giọng nói gồm 48.000 mẫu, được chia thành các khung 512 mẫu không chồng lấn và bổ sung 128 mẫu điểm không (zero) vào cuối để tạo đủ 94 khung. Tổng cộng, bộ kiểm thử gồm 97 khung.

Các mẫu đầu vào được biểu diễn bằng định dạng số cố định có dấu 16 bit với 15 bit phần lẻ. Mô hình FFT tham chiếu trong Simulink sử dụng kiến trúc Streaming Radix-2^2, hệ số chuẩn hóa $1/512$, phương pháp làm tròn Floor và thứ tự đầu ra tự nhiên. Để tiến hành kiểm chứng ở mức RTL, dữ liệu đầu vào và kết quả từ mô hình Simulink được xuất thành các tệp HEX riêng cho từng nhóm kiểm thử. Mỗi mẫu phức được đóng gói thành một từ 32 bit, trong đó phần thực nằm ở 16 bit thấp và phần ảo nằm ở 16 bit cao. Testbench trong Vivado sử dụng AXI Verification IP (AXI VIP) để tạo các giao dịch điều khiển theo giao thức AXI4-Lite [8], kết hợp với AXI DMA và mô hình bộ nhớ nhằm mô phỏng quá trình

truyền dữ liệu qua hệ thống [9]. Luồng xử lý được tổ chức theo trình tự: bộ nhớ → DMA → FFT → DMA → bộ nhớ.Kết quả đầu ra từ mô phỏng RTL được đối chiếu từng bit với dữ liệu tham chiếu từ Simulink trên toàn bộ 512 hệ số của mỗi khung, nhằm đánh giá tính chính xác của phép biến đổi và khả năng truyền nhận dữ liệu trong hệ thống.

Ngoài kiểm tra giá trị số học, testbench còn giám sát số mẫu được truyền tại các cạnh lên của xung nhịp khi TVALID và TREADY đồng thời bằng 1, kiểm tra tín hiệu TLAST tại mẫu cuối và đối chiếu dữ liệu đầu ra FFT với dữ liệu DMA ghi vào bộ nhớ. Một khung được xác định đạt yêu cầu khi truyền nhận đủ 512 mẫu, có đúng một dấu kết thúc khung, không phát sinh lỗi DMA và không có mẫu sai khác so với mô hình Simulink. Các khung được xử lý tuần tự, không khởi tạo lại toàn hệ thống giữa các khung; phạm vi kiểm chứng là mô phỏng chức năng của hệ thống tích hợp.

3. Kết quả và thảo luận

3.1. Kết quả kiểm chứng và độ chính xác số học

Bảng 4. *Đánh giá độ trễ và sai số của thiết kế RTL (Q1.15) so với tham chiếu dấu phẩy động.*

Mẫu	Số mẫu	Latency	MAE	MaxError	SQNR_dB
Xung đơn vị n=0	512	1084	0	0	∞
Xung đơn vị n=1	512	1084	2.0525×10^{-5}	5.7770×10^{-5}	26.539
Sóng sin	512	1084	8.0910×10^{-7}	4.4380×10^{-5}	56.724
Mẫu âm thanh 6s	48,128	1084	2.8173×10^{-5}	1.2583×10^{-4}	37.228


Bảng 4 trình bày tổng hợp độ trễ xử lý và các chỉ số đánh giá sai số của thiết kế RTL (định dạng Q1.15) khi đối chiếu với tham chiếu dấu phẩy động, đồng thời kiểm chứng tính tương đương với mô hình Simulink. Về mặt thời gian, trên cả 4 kịch bản kiểm thử, khối phần cứng ghi nhận độ trễ xử lý (*Latency*) hoàn toàn cố định ở mức 1084 chu kỳ xung nhịp (tương đương $10{,}84\ \mu s$ tại tần số 100 MHz) tính từ lúc nạp mẫu đầu tiên đến khi xuất hiện mẫu đầu ra hợp lệ, phản ánh đúng tính chất tiền định của kiến trúc đường ống *Streaming Radix*-2^2.

Về độ chính xác số học, đáp ứng với xung đơn vị tại $n = 0$ trùng khớp tuyệt đối với tham chiếu lý thuyết ($\mathrm{MAE} = 0$, $\mathrm{MaxError} = 0$, $\mathrm{SQNR} = \infty$). Đối với các tín hiệu còn lại, sai số lượng tử hóa bắt đầu xuất hiện do giới hạn biểu diễn cố định 16-bit (Q1.15) và cơ chế làm tròn xuống (*Floor*). Cụ thể, mẫu xung đơn vị tại $n = 1$ ghi nhận $\mathrm{MAE} = 2{,}0525 \times 10^{-5}$, $\mathrm{MaxError} = 5{,}7770 \times 10^{-5}$ và SQNR đạt $26{,}539$ dB (mức SQNR này thấp hơn các nhóm khác chủ yếu do xung tại n = 1 cần các hệ số xoay W_N^k khác 1 và các hệ số này bị lượng tử hóa về Q1.15, trong khi xung tại n = 0 chỉ cần hệ số bằng 1 nên không phát sinh sai số; thêm vào đó, sau chuẩn hóa $1/512$ biên độ phổ rất nhỏ nên tỷ số sai số tương đối càng lớn).

Với tín hiệu cộng hai sóng sin, độ chính xác đạt mức cao với $\mathrm{MAE} = 8{,}0910 \times 10^{-7}$, $\mathrm{MaxError} = 4{,}4380 \times 10^{-5}$ và SQNR đạt $56{,}724$ dB. Trên bộ dữ liệu âm thanh thực tế dài 6 giây gồm 94 khung (48.128 mẫu sau khi đệm zero), hệ thống duy trì MAE ở mức $2{,}8173 \times 10^{-5}$, MaxError là $1{,}2583 \times 10^{-4}$ và SQNR đạt $37{,}228$ dB. Đặc biệt, khi thực hiện phép đối chiếu độc lập từng bit giữa đầu ra RTL và mô hình Simulink fixed-point, hệ thống ghi nhận 0 mẫu sai lệch trên toàn bộ 97 khung dữ liệu, qua đó xác nhận tính tương đương từng bit (bit-true equivalence) tuyệt đối của thiết kế phần cứng.

3.2. Hoạt động theo luồng

JTE HCM-UTE
ISSN: 1859-1272
TẠP CHÍ KHOA HỌC GIÁO DỤC KỸ THUẬT
Trường Đại học Công nghệ Kỹ thuật Thành phố Hồ Chí Minh
Website: https://jte.edu.vn
Email: jte@hcmute.edu.vn



Hình 3. *Kiểm tra tính hoạt động đúng đắn của IP FFT.*

Kết quả mô phỏng giao tiếp AXI4-Stream: Hình 4 cho thấy các tín hiệu điều khiển của bộ FFT 512 điểm hoạt động theo trình tự dự kiến. Sau khi hệ thống thoát trạng thái reset, tín hiệu AXI4_Stream_Slave_TVALID được kích hoạt trong khi AXI4_Stream_Slave_TREADY duy trì mức cao, cho phép bộ FFT tiếp nhận dữ liệu đầu vào. Sau một khoảng trễ xử lý, tín hiệu AXI4_Stream_Master_TVALID chuyển lên mức cao, đánh dấu sự xuất hiện của dữ liệu đầu ra hợp lệ. Tín hiệu AXI4_Stream_Master_TLAST tạo xung tại thời điểm kết thúc khung dữ liệu, đồng thời bộ đếm out_frame_count tăng từ 0 lên 1, phản ánh việc hoàn thành truyền một khung kết quả. Các kết quả quan sát được cho thấy trình tự truyền nhận và báo hiệu kết thúc khung diễn ra phù hợp với cơ chế giao tiếp AXI4-Stream của thiết kế.

3.3. Tài nguyên phần cứng và timing

3.3.1. Đánh giá tài nguyên

Name	Slice LUTs (53200)	Slice Registers (106400)	F7 Muxes (26600)	Slice (13300)	LUT as Logic (53200)	LUT as Memory (17400)	Block RAM Tile (140)	DSPs (220)	Bonded IOPADs (130)	BUFGCTRL (32)
N design_1_wrapper	5544	8500	5	2471	4873	671	7.5	16	130	1
design_1_i (design_1)	5544	8500	5	2471	4873	671	7.5	16	0	1
axi_dma_0 (design_1_a	1367	1986	5	635	1259	108	2.5	0	0	0
axi_mem_intercon (des	621	770	0	277	590	31	0	0	0	0
axi_smc (design_1_axi_	392	448	0	177	392	0	0	0	0	0
FFT_512_I_ip_stream_0	3150	5263	0	1392	2619	531	5	16	0	0

Hình 4. *Báo cáo sử dụng tài nguyên sau triển khai.*

Dựa trên báo cáo tài nguyên sau hiện thực hóa được minh họa ở Hình 5, hiệu quả sử dụng diện tích phần cứng của thiết kế FFT 1D tích hợp DMA được đánh giá cụ thể như sau. Nhìn tổng thể, toàn bộ thiết kế chiếm dụng tài nguyên ở mức rất thấp so với dung lượng sẵn có của chip mục tiêu: chỉ sử dụng 10,42% Slice LUTs (5.544/53.200), 7,99% Flip-Flops/Registers (8.500/106.400), 5,36% Block RAM (7,5/140 tiles) và 7,27% khối DSP (16/220 slices). Điều này khẳng định hệ thống đạt mức sử dụng tài nguyên phù hợp với khả năng của FPGA mục tiêu về mặt diện tích silicon, đồng thời để lại biên tài nguyên rất lớn (> 80%) cho việc tích hợp thêm các thuật toán tiền xử lý, lọc số hoặc các khối tăng tốc phần cứng khác.


Phân tích chi tiết từng thành phần kiến trúc cho thấy:

Lõi tính toán FFT (FFT_512_I_ip_stream_0): Đóng vai trò chính với tỷ trọng tài nguyên lớn nhất, chiếm 3.150 LUTs (56,8%) và 5.263 FFs (61,9%). Khối này tận dụng toàn bộ 16 DSP48 của thiết kế nhằm ánh xạ hoàn toàn các phép nhân phức với hệ số xoay theo kiến trúc Streaming Radix-2^2 giúp giải phóng logic thường và bảo đảm thông lượng dòng dữ liệu. Tài nguyên lưu trữ nội bộ được cân bằng qua 5 BRAM Tiles cho các bộ đệm trễ phân tầng lớn kết hợp cùng 531 Distributed RAM (LUT as Memory) cho các đường trễ ngắn.

Hạ tầng truyền thông và DMA**:** Khối điều khiển axi_dma_0 tiêu thụ 1.367 LUTs (24,7%), 1.986 FFs và 2,5 BRAM Tiles cấu hình cho các bộ đệm FIFO nội bộ của kênh đọc (MM2S) và kênh ghi (S2MM)

nhằm triệt tiêu nghẽn luồng. Trong khi đó, các khối cầu nối liên kết bus (axi_mem_intercon và axi_smc) chỉ chiếm dụng 1.013 LUTs cùng 1.218 FFs từ tài nguyên logic thuần và hoàn toàn không tiêu thụ DSP hay BRAM, giữ cấu trúc chuyển đổi giao thức ở mức tối giản.

3.3.2. Đánh giá timing




Hình 5. *Báo cáo timing.*

Bảng 5. *Tóm tắt timing sau triển khai.*

Chỉ số	Giá trị	Ý nghĩa
WNS	+0.647 ns	Slack setup dương
WHS	+0.015 ns	Slack hold dương
Endpoint thất bại	0	Không có đường timing vi phạm
Ràng buộc clock	10 ns	Tần số mục tiêu 100 MHz
Trạng thái timing	PASS	Đáp ứng yêu cầu STA

Kết quả phân tích thời gian tĩnh (STA) sau định tuyến (Post-Route) cho thấy thiết kế đã đạt hội tụ thời gian hoàn toàn tại tần số mục tiêu 100 MHz (ràng buộc 10 ns). Cụ thể, hệ thống không phát sinh bất kỳ đường dẫn lỗi nào trên toàn bộ 28.631 điểm cuối đo lường (Number of Failing Endpoints = 0). Worst slack thiết lập (WNS) và worst slack lưu giữ (WHS) đều dương, lần lượt là +0,647 ns và +0,015 ns, kéo theo tổng độ trễ (TNS và THS) bằng 0 ns. Bên cạnh đó, độ rộng xung (WPWS) cũng đạt mức an toàn +3,750 ns trên 9.640 điểm cuối. Lưu ý WHS chỉ ở mức +0,015 ns, tức biên lưu giữ rất hẹp dù không vi phạm, nên cần được theo dõi khi thay đổi thiết kế hoặc ràng buộc. Các thông số này cho thấy, theo kết quả STA của công cụ Vivado, thiết kế thỏa mãn ràng buộc thời gian tại 100 MHz; việc xác nhận khi hoạt động trên bo mạch thực tế được để lại cho các nghiên cứu tiếp theo.

3.3.3. Đánh giá công suất



Hình 6. *Báo cáo công suất.*

Về công suất, Hình 7 cho thấy tổng công suất tiêu thụ trên chip sau triển khai được ước lượng là 1.450 W, trong đó công suất động đạt 1.314 W (90.6%) và công suất tĩnh đạt 0.136 W (9.4%). Công suất động chiếm tỷ trọng chủ yếu, cho thấy hoạt động chuyển mạch là thành phần chính trong mức tiêu thụ năng lượng của hệ thống. Đáng chú ý, khối xử lý PS7 tiêu thụ 1.260 W, chiếm phần lớn công suất động, trong khi các tài nguyên logic, BRAM và DSP thuộc phần PL có mức tiêu thụ tương đối thấp. Kết quả cho thấy khối FFT 512 điểm không tạo ra áp lực công suất đáng kể so với hệ thống xử lý tổng thể, đồng thời phản ánh khả năng khai thác tài nguyên phần cứng hợp lý của thiết kế trên FPGA Zynq-7000.

3.3.4. Đánh giá chung

Tổng hợp các kết quả kiểm chứng và hiện thực hóa phần cứng cho thấy hệ thống tăng tốc FFT 1D 512 điểm tích hợp DMA trên nền tảng Zynq-7000 đã đáp ứng các yêu cầu về độ chính xác số học (theo kết quả mô phỏng), độ trễ xử lý và hiệu quả sử dụng tài nguyên, thời gian, công suất (theo báo cáo của công cụ). Về mặt thuật toán và chức năng, việc lựa chọn định dạng dấu phẩy tĩnh Q1.15 kết hợp kiến trúc *Streaming Radix*-2^2 giúp duy trì sai số lượng tử hóa ở mức rất thấp (SQNR đạt 56,724 dB với tín hiệu đa tần và 37,228 dB trên 94 khung âm thanh thực tế), đồng thời đảm bảo tính tương đương từng bit (*bit-true equivalence*) tuyệt đối so với mô hình tham chiếu Simulink trên toàn bộ 97 khung kiểm thử. Về mặt kiến trúc truyền dẫn, sự kết hợp giữa giao thức điều khiển AXI4-Lite và luồng dữ liệu AXI4-Stream qua bộ điều khiển DMA giúp luồng dữ liệu trong mô phỏng hoạt động đúng trình tự với độ trễ tiền định cố định ở mức 1.084 chu kỳ xung nhịp (10,84 μs), giải phóng hoàn toàn vi xử lý PS khỏi tác vụ chuyển từng mẫu dữ liệu. Về mặt hiện thực hóa vật lý trên FPGA, thiết kế đạt sự cân bằng tối ưu khi chỉ chiếm dụng một phần nhỏ diện tích chip (10,42% LUTs, 7,99% FFs, 5,36% BRAM và 7,27% DSP), qua đó dễ dàng đạt được hội tụ thời gian (*timing closure*) tại tần số 100 MHz với worst slack dương (WNS = +0,647 ns, WHS = +0,015 ns và 0 điểm lỗi). Đặc biệt, với tổng công suất tiêu thụ toàn chip chỉ ở mức 1,450 W - trong đó phần cứng tăng tốc trên miền PL chỉ tiêu tốn khoảng 0,054 W công suất động (do khối PS7 đã chiếm 1,260 W) - công suất động của phần tăng tốc trên miền PL chiếm tỷ trọng rất nhỏ trong tổng công suất ước tính, mở ra tiềm năng cho các ứng dụng xử lý tín hiệu số thời gian thực; tuy nhiên, thông lượng, hiệu năng trên mỗi Watt và hoạt động trên bo mạch thực tế cần được đánh giá trong các nghiên cứu tiếp theo.

4. Kết luận

Bài báo đã trình bày quá trình thiết kế và mô phỏng thành công hệ thống SoC tăng tốc tính toán FFT 1D 512 điểm sử dụng kiến trúc Streaming Radix-2^2, tích hợp cơ chế truyền dữ liệu trực tiếp qua AXI DMA trên nền tảng Zynq-7000. Kết quả kiểm chứng cho thấy lõi IP thực hiện chính xác phép biến đổi FFT với độ khớp từng bit tuyệt đối so với mô hình chuẩn Simulink, đồng thời các giao thức điều khiển AXI4-Lite và truyền luồng AXI4-Stream vận hành đồng bộ, đáp ứng đúng yêu cầu thiết kế. Kết quả sau hiện thực hóa cũng khẳng định hệ thống sử dụng tài nguyên FPGA hợp lý, thỏa mãn hoàn toàn các ràng buộc về thời gian tĩnh (STA) ở tần số 100 MHz và có mức tiêu thụ công suất tối ưu. Thiết kế đã chứng minh khả năng phối hợp hiệu quả giữa bộ xử lý trung tâm PS và các khối tăng tốc phần cứng chuẩn AXI trên miền PL, tạo nền tảng cho việc phát triển các hệ thống xử lý tín hiệu số tốc độ cao trong tương lai. Kết quả của đề tài góp phần làm rõ quy trình đồng thiết kế, kiểm chứng và đánh giá một hệ thống nhúng tăng tốc phần cứng trên FPGA, đồng thời là cơ sở để tiếp tục mở rộng và ứng dụng trong các nghiên cứu tiếp theo.

Lời cám ơn

Nhóm xin bày tỏ lòng biết ơn sâu sắc đến Giảng viên hướng dẫn TS. Trương Quang Phúc vì sự hướng dẫn tận tình, những định hướng chuyên môn quý báu và sự hỗ trợ xuyên suốt trong quá trình thực hiện nghiên cứu này. Đồng thời, tác giả cũng xin gửi lời cảm ơn đến Trường Đại học Công nghệ Kỹ thuật Thành phố Hồ Chí Minh đã tạo điều kiện thuận lợi về môi trường học tập và nghiên cứu để hoàn thiện bài báo.

Xung đột lợi ích

Các tác giả tuyên bố không có xung đột lợi ích trong bài báo này.

TÀI LIỆU THAM KHẢO

[1] R. Huang and H. Huang, "Real-time audio spectrum analysis and dynamic volume control system based on FFT," Egyptian Informatics Journal, vol. 32, Art. no. 100803, 2025. DOI: 10.1016/j.eij.2025.100803

[2] J. G. Nash, "Distributed-Memory-Based FFT Architecture and FPGA Implementations," Electronics, vol. 7, no. 7, Art. no. 116, 2018. DOI: 10.3390/electronics7070116

[3] Z. Kaya, M. Garrido, and J. Takala, "Memory-Based FFT Architecture With Optimized Number of Multiplexers and Memory Usage," IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 70, no. 8, pp. 3084–3088, 2023. DOI: 10.1109/TCSII.2023.3245823

[4] J. Heo, Y. Jung, S. Lee, and Y. Jung, "FPGA Implementation of an Efficient FFT Processor for FMCW Radar Signal Processing," Sensors, vol. 21, no. 19, Art. no. 6443, 2021. DOI: 10.3390/s21196443

[5] Y. Kortli, S. Gabsi, M. Jridi, A. Alfalou, and M. Atri, "Hw/Sw Co-Design technique for 2D fast fourier transform algorithm on Zynq SoC," Integration, vol. 82, pp. 78–88, 2022. DOI: 10.1016/j.vlsi.2021.09.005

[6] D. Berrazueta-Mena and B. Navas, "AHA: Design and Evaluation of Compute-Intensive Hardware Accelerators for AMD-Xilinx Zynq SoCs Using HLS IP Flow," Computers, vol. 14, no. 5, Art. no. 189, 2025. DOI: 10.3390/computers14050189

[7] XionLogic, "Radix-2^2 SDF FFT Core." [Online]. Available: https://www.xionlogic.com/products/os/fft/r22sdf/. [Accessed: Oct. 28, 2026].

[8] AMD, *AXI Verification IP LogiCORE IP Product Guide*, PG267, ver. 1.1, Jun. 7, 2024. [Online]. Available: https://docs.amd.com/r/en-US/pg267-axi-vip/Port-Descriptions. [Accessed: Oct. 28, 2026].

[9] AMD, *AXI DMA LogiCORE IP Product Guide*, PG021, ver. 7.1, Jun. 24, 2025. [Online]. Available: https://docs.amd.com/r/en-US/pg021_axi_dma/Introduction. [Accessed: Oct. 28, 2026].

Hình nhóm:



Link github: https://github.com/phu21061/Soc-fft-1d

Thiết kế bộ tăng tốc FFT 1D trên FPGA Zynq-7000

Nội dung

Mục lục:

1. Giới thiệu

2. Giải pháp đề xuất

3. Sơ đồ khối

4. Thông số thiết kế

5. Kết quả

6. Kết luận

7. Hướng phát triển

Giới thiệu

Bối cảnh:

- FFT giúp chuyển tín hiệu âm thanh từ miền thời gian sang miền tần số.
- FPGA hỗ trợ tăng tốc FFT nhờ xử lý song song.
- Zynq-7000 kết hợp bộ xử lý ARM và FPGA.

Hạn chế:

- Xử lý FFT bằng phần mềm có thể hạn chế tốc độ.
- Cần tối ưu tài nguyên và hiệu năng và độ trễ truyền dữ liệu.

Mục tiêu:

- Thiết kế bộ tăng tốc FFT 1D 512 điểm, kiến trúc Streaming Radix-2^2 và định dạng Q1.15.
- Tích hợp AXI DMA và giao tiếp AXI.
- Mô phỏng, đánh giá tài nguyên và timing trên FPGA.

Đề xuất


Nhóm đề xuất xây dựng hệ thống tăng tốc FFT gồm:

- Bộ tăng tốc FFT 1D 512 điểm và kiến trúc Streaming Radix-2^2 SDF.
- Định dạng số dấu phẩy cố định Q1.15.
- Giao tiếp AXI4-Stream, AXI4-Lite và AXI DMA.
- Tích hợp ARM (PS) và FPGA (PL) trên Zynq-7000.

Quy trình thực nghiệm:

- Thiết kế FFT bằng MATLAB/Simulink.
- Chuyển đổi sang Verilog bằng HDL Coder.
- Tích hợp hệ thống trên Vivado.
- Mô phỏng, kiểm chứng và đánh giá kết quả.

Sơ đồ khối



- Bộ xử lý ARM (PS) quản lý hệ thống và điều khiển truyền dữ liệu.
- AXI DMA truyền dữ liệu giữa bộ nhớ DDR và bộ tăng tốc FFT.
- AXI Interconnect kết nối các khối giao tiếp trong hệ thống.
- Bộ tăng tốc FFT 512 điểm thuộc miền PL, thực hiện biến đổi Fourier.
- Dữ liệu đầu ra được sử dụng để phân tích phổ tín hiệu âm thanh.

HCM·UTE

Thông số

Thông số	Giá trị
Nền tảng phần cứng	FPGA Zynq-7000, PYNQ-Z2
Kích thước FFT	512 điểm
Kiến trúc FFT	Radix-2^2 SDF
Định dạng số	Fixed-point Q1.15
Độ rộng dữ liệu	16 bit cho phần thực và 16 bit phần ảo
Tần số mục tiêu	100 MHz
Giao tiếp dữ liệu	AXI4-Stream
Giao tiếp điều khiển	AXI4-Lite
Truyền dữ liệu	AXI DMA, bộ nhớ DDR

HCM·UTE


Kết quả

Kết quả kiểm chứng và độ chính xác số học

Mẫu	Số mẫu	Latency	MAE	MaxError	SQNR (dB)
Xung n = 0	512	1084	0	0	∞
Xung n = 1	512	1084	$2{,}05251 \times 10^{-5}$	$5{,}77703 \times 10^{-5}$	26,539
Sóng sin	512	1084	$8{,}09098 \times 10^{-7}$	$4{,}43805 \times 10^{-5}$	56,724
Mẫu âm thanh 6 giây	48,128	1084	$2{,}81727 \times 10^{-5}$	$1{,}25833 \times 10^{-4}$	37,228

Kết quả

Kết quả mô phỏng giao tiếp AXI4-Stream




Kiểm tra tính hoạt động đúng đắn của IP FFT

- Đủ 512 lần truyền vào và 512 lần truyền ra trên mỗi khung.
- TLAST xác định mẫu cuối. Dữ liệu stream khớp dữ liệu DMA ghi.
- Độ trễ đến mẫu ra đầu tiên: 1.084 chu kỳ = 10,84 µs ở 100 MHz.

Kết quả

Đánh giá tài nguyên

Name	Slice LUTs (53200)	Slice Registers (106400)	F7 Muxes (26600)	Slice (13300)	LUT as Logic (53200)	LUT as Memory (17400)	Block RAM Tile (140)	DSPs (220)	Bonded IOPADs (130)	BUFGCTRL (32)
design_1_wrapper	5544	8500	5	2471	4873	671	7.5	16	130	1
design_1_i (design_1)	5544	8500	5	2471	4873	671	7.5	16	0	1
axi_dma_0 (design_1_a	1367	1986	5	635	1259	108	2.5	0	0	0
axi_mem_intercon (des	621	770	0	277	590	31	0	0	0	0
axi_smc (design_1_axi_	392	448	0	177	392	0	0	0	0	0
FFT_512_I_ip_stream_0	3150	5263	0	1392	2619	531	5	16	0	0



Kết quả

Đánh giá Timing

Setup		Hold		Pulse Width	
Worst Negative Slack (WNS)	0.647 ns	Worst Hold Slack (WHS)	0.015 ns	Worst Pulse Width Slack (WPWS)	3.750 ns
Total Negative Slack (TNS)	0.000 ns	Total Hold Slack (THS)	0.000 ns	Total Pulse Width Negative Slack (TPWS)	0.000 ns
Number of Failing Endpoints	0	Number of Failing Endpoints	0	Number of Failing Endpoints	0
Total Number of Endpoints	28631	Total Number of Endpoints	28631	Total Number of Endpoints	9640

Clock: 100 MHz.

WNS = +0,647 ns

WHS = +0,015 ns.

Nhận xét:

- Không có endpoint vi phạm timing - STA PASS.
- Tổng công suất ước tính: 1,45 W.

Kết quả


Đánh giá Power

Summary

Power analysis from Implemented netlist. Activity derived from constraints files, simulation files or vectorless analysis.

Total On-Chip Power:	**1.45 W**
Design Power Budget:	**Not Specified**
Process:	typical
Power Budget Margin:	**N/A**
Junction Temperature:	**41.7°C**
Thermal Margin	43.3°C (3.6 W)
Ambient Temperature	25.0 °C
Effective ϑJA	11.5°C/W
Power supplied to off-chip devices	0 W
Confidence level	Medium

Launch Power Constraint Advisor to find and fix invalid switching activity



Công suất tiêu thụ:

- Dynamic Power: 1,314 W
- Static Power: 0,136 W
- Total Power: 1,450 W

Nhận xét:

- Công suất động chiếm phần lớn tổng công suất tiêu thụ.
- Công suất tổng chịu ảnh hưởng đáng kể từ khối xử lý hệ thống PS7.
- Các thông số công suất hiện là kết quả ước tính bằng công cụ, chưa phải số liệu đo thực tế trên bo mạch.

HCM·UTE

Kết luận

- Thiết kế bộ tăng tốc FFT 1D 512 điểm trên nền tảng FPGA Zynq-7000.
- Xây dựng kiến trúc Radix-2^2 SDF nhằm xử lý dữ liệu theo luồng.
- Kết quả kiểm chứng cho thấy thiết kế đáp ứng mô hình tham chiếu fixed-point Simulink.
- Mức sử dụng tài nguyên FPGA tương đối thấp, phù hợp với mục tiêu triển khai trên nền tảng Zynq-7000.
- Kết quả phân tích timing đáp ứng yêu cầu thiết kế ở tần số mục tiêu 100 MHz.

Hướng phát triển

- Thiết kế bộ triển khai và kiểm tra trực tiếp bộ tăng tốc FFT trên bo mạch PYNQ-Z2.
- Đo đạc thực tế độ trễ, thông lượng xử lý và công suất tiêu thụ.
- Đánh giá phổ tần số của các tín hiệu âm thanh đầu vào và đầu ra.
- Tối ưu kiến trúc phần cứng để nâng cao hiệu năng xử lý.
- Mở rộng ứng dụng cho các hệ thống xử lý tín hiệu âm thanh thời gian thực.

Tài liệu tham khảo

[1] R. Huang and H. Huang, "Real-time audio spectrum analysis and dynamic volume control system based on FFT," Egyptian Informatics Journal, vol. 32, Art. no. 100803, 2025. DOI: 10.1016/j.eij.2025.100803

[2] J. G. Nash, "Distributed-Memory-Based FFT Architecture and FPGA Implementations," Electronics, vol. 7, no. 7, Art. no. 116, 2018. DOI: 10.3390/electronics7070116

[3] Z. Kaya, M. Garrido, and J. Takala, "Memory-Based FFT Architecture With Optimized Number of Multiplexers and Memory Usage," IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 70, no. 8, pp. 3084–3088, 2023. DOI: 10.1109/TCSII.2023.3245823

[4] J. Heo, Y. Jung, S. Lee, and Y. Jung, "FPGA Implementation of an Efficient FFT Processor for FMCW Radar Signal Processing," Sensors, vol. 21, no. 19, Art. no. 6443, 2021. DOI: 10.3390/s21196443

[5] Y. Kortli, S. Gabsi, M. Jridi, A. Alfalou, and M. Atri, "Hw/Sw Co-Design technique for 2D fast fourier transform algorithm on Zynq SoC," Integration, vol. 82, pp. 78–88, 2022. DOI: 10.1016/j.vlsi.2021.09.005

[6] D. Berrazueta-Mena and B. Navas, "AHA: Design and Evaluation of Compute-Intensive Hardware Accelerators for AMD-Xilinx Zynq SoCs Using HLS IP Flow," Computers, vol. 14, no. 5, Art. no. 189, 2025. DOI: 10.3390/computers14050189

[7] XionLogic, "Radix-2^2 SDF FFT Core." [Online]. Available: https://www.xionlogic.com/products/os/fft/r22sdf/. [Accessed: Oct. 28, 2026].

[8] AMD, *AXI Verification IP LogiCORE IP Product Guide*, PG267, ver. 1.1, Jun. 7, 2024. [Online]. Available: https://docs.amd.com/r/en-US/pg267-axi-vip/Port-Descriptions. [Accessed: Oct. 28, 2026].

[9] AMD, *AXI DMA LogiCORE IP Product Guide*, PG021, ver. 7.1, Jun. 24, 2025. [Online]. Available: https://docs.amd.com/r/en-US/pg021_axi_dma/Introduction. [Accessed: Oct. 28, 2026].

Group photo

