ĐẠI HỌC QUỐC GIA THÀNH PHỐ HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA
KHOA KHOA HỌC VÀ KỸ THUẬT MÁY TÍNH



BÀI TẬP LỚN – DỰ ÁN 3

XÂY DỰNG TÀI LIỆU THỰC HÀNH MỚI VỚI LTSPICE

Chuyển 6 bài thực hành mô phỏng từ PSpice for TI sang LTspice

PHẦN B: BÁO CÁO CỦA SINH VIÊN (MẪU)

Môn học: LINH KIỆN VÀ MẠCH ĐIỆN TỬ (CO2037)
Học kỳ: HK251 (Năm học 2026–2027)

Giảng viên hướng dẫn: TS. Lê Trọng Nhân
Lớp / Nhóm: L01 – Nhóm 9
Sinh viên thực hiện:
1. Phạm Đỗ Hồng Phúc MSSV: 2510359
2. Lê Lương Vỹ MSSV: 2214056
3. Nguyễn Bảo Duy Thành MSSV: 2510372

Thành phố Hồ Chí Minh, Tháng 11/2026

Contents

Hướng Dẫn Sử Dụng Mẫu Báo Cáo **1**

1 Giới Thiệu **2**

2 Tìm Hiểu LTspice và Cài Đặt Offline **3**

3 Ánh Xạ PSpice for TI → LTspice **4**

4 Tổng Quan Tài Liệu Thực Hành Mới **5**

5 Chi Tiết Từng Bài Lab **6**

5.1 Lab 1: Kỹ Thuật Phân Tích DC và Định Luật Kirchhoff 6

5.2 Lab 2: Phân Tích Mạch Diode và Ứng Dụng Nguồn 8

5.3 Lab 3: Transistor Lưỡng Cực BJT và Ứng Dụng 10

5.4 Lab 4: Bộ Khuếch Đại Thuật Toán Op-Amp 12

5.5 Lab 5: Transistor Trường FET và Điều Khiển Công Suất 13

5.6 Lab 6: Dự Án Tổng Hợp 24-Hour Midterm Project 15

6 Bài Tập Không Chuyển Đổi Được và Đề Xuất Tương Đương **17**

7 Trả Lời Câu Hỏi Đánh Giá **18**

8 Kiểm Thử Chéo **21**

9 Hướng Dẫn Sử Dụng Tài Liệu Cho Giảng Viên **22**

10 Nhật Ký Sử Dụng AI **23**

11 Phân Công Công Việc **24**

12 Kết Luận **25**

Hướng Dẫn Sử Dụng Mẫu Báo Cáo

Báo cáo này mô tả quá trình thực hiện dự án; bản thân tài liệu thực hành mới được nộp riêng.
Các dòng chữ nghiêng màu xám là hướng dẫn – xoá đi khi hoàn thành.
Các khung viền cam là vị trí chèn nội dung, hình ảnh hoặc bảng đối chiếu của nhóm.

Table 1: Thông tin nhóm thực hiện (Bảng 5)

Thông tin	**Nội dung**
Thành viên 1 (Họ tên – MSSV) – lab phụ trách	Phạm Đỗ Hồng Phúc – 2510359 – Lab 1, Lab 2
Thành viên 2 (Họ tên – MSSV) – lab phụ trách	Lê Lương Vỹ – 2214056 – Lab 3, Lab 4
Thành viên 3 (Họ tên – MSSV) – lab phụ trách	Nguyễn Bảo Duy Thành – 2510372 – Lab 5, Lab 6
Lớp / Nhóm	Lớp L01 / Nhóm 9
Phiên bản LTspice / hệ điều hành	LTspice 24.1 (64-bit) / Windows 11 Pro 64-bit
Công cụ biên soạn tài liệu (LaTeX/Word)	LaTeX (XeLaTeX engine)
Công cụ AI đã sử dụng	Gemini 1.5 Pro, ChatGPT-4o, Claude 3.5 Sonnet

CHAPTER 1

Giới Thiệu

Hướng dẫn: Trình bày mục tiêu dự án, phạm vi thực hiện (6 lab mô phỏng), cách nhóm tổ chức công việc và phân chia trách nhiệm giữa 3 thành viên.

[Chèn nội dung giới thiệu mục tiêu dự án, bối cảnh thay thế PSpice for TI bằng LTspice, phạm vi 6 bài thực hành mô phỏng (loại trừ Altium Designer), và sơ đồ quy trình tổ chức làm việc của nhóm tại đây]

CHAPTER 2

Tìm Hiểu LTspice và Cài Đặt Offline

Hướng dẫn: Giới thiệu LTspice; nguồn tải, phiên bản; giải pháp cài đặt offline; các bước triển khai cho phòng máy; kết quả kiểm tra. Có ảnh chụp màn hình minh hoạ.

[Trình bày nguồn tải chính thức từ analog.com/ltspice, phiên bản sử dụng, hệ điều hành hỗ trợ, điều khoản EULA cho phép phân phối nội bộ trong trường học, cách đóng gói cây thư mục thư viện lib/, mã băm SHA-256 đối soát an toàn, kịch bản batch script cài đặt tự động và hướng dẫn chạy trên macOS/Linux qua Wine]

[Chèn ảnh chụp quá trình cài đặt offline trên phòng máy và ảnh kiểm tra chạy schematic mẫu cur_mirr.asc thành công]

CHAPTER 3

Ánh Xạ PSpice for TI → LTspice

Hướng dẫn: Hoàn thiện Bảng 2 của Phần A theo phiên bản LTspice thực tế, bổ sung các thao tác nhóm phát hiện thêm trong quá trình làm việc.

PSpice for TI	LTspice	Ghi chú / Phím tắt
Project + Simulation Profile	File schematic `.asc` + Lệnh SPICE Directive	Đặt lệnh trực tiếp trên bản vẽ (Phím **S**)
Bias Point, Enable Bias Display	Directive `.op`; di chuột lên dây/linh kiện	Nhãn `.op` data, xem log (**Ctrl+L**)
DC Sweep	.dc <ôngun> đầ<u> <ốcui> <ướbc	Quét nguồn áp hoặc nguồn dòng độc lập
Nested DC Sweep	.dc V1 ... V2 ... (hai nguồn)	Dùng vẽ họ đặc tuyến BJT, JFET, MOSFET
Parametric sweep	. step param R list ... hoặc range	Kết hợp .param và giá trị {R}
Time Domain (Transient)	. tran <Tstop> hoặc . tran 0 Tstop 0 Tmax	Chú ý tham số bước thời gian tối đa `Tmax`
AC Sweep	.ac dec <ốs đểim> <đầf_u> <ốf_	Nguồn tín hiệu phải gán biên độ AC 1
Add Trace, Cursor	Click que đo đỏ (áp), kẹp dòng; Cursor	Lệnh .meas tự động đo thông số
Export to Excel	File → Export data as text	Xuất định dạng văn bản ASCII / CSV
VCVS, CCCS, VCCS, CCVS	Nguồn phụ thuộc E, F, G, H	Nguồn hành vi phi tuyến tùy ý B (bv, bi)
VSIN, VPULSE	Nguồn đa năng voltage: SINE, PULSE	Cấu hình trực quan qua menu chuột phải
Dbreak, mô hình TI	Directives .model, .subckt, . include	Tạo symbol tự động từ subcircuit

CHAPTER 4

Tổng Quan Tài Liệu Thực Hành Mới

Hướng dẫn: Thống kê số lượng bài tập theo 3 trạng thái (Giữ nguyên, Điều chỉnh, Thay thế) và bài tập nâng cao cho toàn bộ 6 bài lab.

Table 4.1: Thống kê số bài tập theo trạng thái (Bảng 6)

Lab	Giữ nguyên	Điều chỉnh	Thay thế	Nâng cao	Phụ trách
Lab 1	8	2	0	2	Phạm Đỗ Hồng Phúc
Lab 2	6	2	2	2	Phạm Đỗ Hồng Phúc
Lab 3	7	2	1	2	Lê Lương Vỹ
Lab 4	6	1	3	2	Lê Lương Vỹ
Lab 5	6	2	2	2	Nguyễn Bảo Duy Thành
Lab 6	6	2	2	2	Nguyễn Bảo Duy Thành
Tổng cộng	**39**	**11**	**10**	**12**	**Tổng số: 72 bài mô phỏng**

CHAPTER 5

Chi Tiết Từng Bài Lab

Hướng dẫn: Mỗi lab là một mục con, bao gồm: bảng 10 bài tập chính (theo mẫu quy định), danh sách bài tập nâng cao, khung chèn ảnh minh hoạ một bài tiêu biểu; đồng thời nhóm có thể chèn ảnh sơ đồ và kết quả mô phỏng, kèm phần giải thích chi tiết cho từng bài tập từ Bài 1 đến Bài 10.

5.1 Lab 1: Kỹ Thuật Phân Tích DC và Định Luật Kirchhoff

Table 5.1: Danh sách bài tập Lab 1 (Bảng 7)

#	Bài gốc (PSpice)	Bài mới (LTspice)	Trạng thái	Lệnh mô phỏng	Sai lệch LT – MP
1	KVL với nguồn VCVS	KVL với nguồn VCVS (nguồn E)	Giữ nguyên	.op	0.00%
2	Điện trở tương đương A-F	R tương đương nối tiếp/song song	Giữ nguyên	.op	0.00%
3	Điện thế các nút mạng	Phân tích điện áp nút A, B, C, D	Giữ nguyên	.op	0.00%
4	Mạch cầu nhiều vòng	Phân tích dòng vòng KVL	Giữ nguyên	.op	0.00%
5	Chuyển đổi Sao – Tam giác	Biến đổi Delta – Wye cơ bản	Giữ nguyên	.op	0.00%
6	Biến đổi Tam giác – Sao	Rút gọn mạch cầu kép Delta-Star	Giữ nguyên	.op	0.00%
7	Mạch cầu Wheatstone lệch	Cầu Wheatstone giải bằng Wye-Delta	Giữ nguyên	.op	0.00%
8	Cân bằng công suất	Xác định công suất phát/thu chuẩn E12	Điều chỉnh	.op	$< 0.05\%$
9	Mạch có nguồn CCVS	Mạch KCL với CCVS (nguồn H)	Giữ nguyên	.op	0.00%
10	Mạng điện trở thang	Phân tích mạng 4-bit R-2R Ladder	Điều chỉnh	.op	0.00%

Bài tập nâng cao Lab 1:

- **Adv 1.1 – Khảo sát Định lý Truyền công suất cực đại:** Sử dụng .step param Rload và .meas tự động đo điểm công suất cực đại P_{max} khi $R_L = R_{Th}$.
- **Adv 1.2 – Phân tích Dung sai Monte Carlo:** Sử dụng hàm mc(R, tol) khảo sát độ phân tán điện áp nút với dung sai 5% trên 100 lần lặp.

[Chèn ảnh chụp bản vẽ schematic và kết quả mô phỏng bài tập tiêu biểu Lab 1 tại đây]

Chi tiết Từng Bài Tập Lab 1 (Vị trí chèn ảnh và giải thích)

Sinh viên có thể chèn ảnh sơ đồ nguyên lý, ảnh dạng sóng kết quả mô phỏng và lời giải thích/đối chiếu cho từng bài tập từ 1 đến 10 dưới đây:

1. Ảnh chụp schematic và kết quả mô phỏng:

[Chèn ảnh schematic LTspice và kết quả .op của Bài 1]

2. Tính toán lý thuyết, kết quả mô phỏng và giải thích:

[Điền công thức KVL, giá trị tính toán lý thuyết v_0, i, giá trị đo được trong LTspice và nhận xét sai lệch]

1. Ảnh chụp schematic và kết quả mô phỏng:

[Chèn ảnh schematic LTspice và kết quả .op của Bài 2]

2. Tính toán lý thuyết, kết quả mô phỏng và giải thích:
[Điền các bước rút gọn điện trở R_{CD}, R_{BE}, R_{AF}, dòng điện tổng I_{in} và so sánh với mô phỏng]

[Chèn tương tự cho các Bài tập 3, 4, 5, 6, 7, 8, 9, 10: mỗi bài gồm ảnh schematic, ảnh kết quả mô phỏng và phần giải thích/đối chiếu số liệu]

5.2 Lab 2: Phân Tích Mạch Diode và Ứng Dụng Nguồn

Table 5.2: Danh sách bài tập Lab 2 (Bảng 8)

#	Bài gốc (PSpice)	Bài mới (LTspice)	Trạng thái	Lệnh mô phỏng	Sai lệch LT –
1	Mô hình Diode đầy đủ	Mô hình Diode Shockley	Điều chỉnh	.op	0.41%
2	Chuỗi Diode nối tiếp	Mạch 3 Diode 1N4148 nối tiếp	Giữ nguyên	.op	0.62%
3	Phân nhánh Diode hỗn hợp	Mạch Diode song song phân dòng	Giữ nguyên	.op	0.48%
4	Mạch kẹp áp (Clamper)	Mạch kẹp mức DC Diode Clamper	Giữ nguyên	. tran 0 50m 0 10u	1.15%
5	Chuyển nguồn tự động	Mạch chọn nguồn ưu tiên bằng Diode	Giữ nguyên	. tran 0 20m 0 10u	0.78%
6	Chỉnh lưu nửa chu kỳ	Chỉnh lưu bán kỳ có tụ lọc	Giữ nguyên	. tran 0 100m 0 10u	1.42%
7	Chỉnh lưu toàn kỳ	Cầu Diode chỉnh lưu toàn kỳ	Giữ nguyên	. tran 0 100m 0 10u	1.08%
8	Ổn áp bằng Diode Zener	Mạch Zener Shunt Regulator	Giữ nguyên	.dc Vin 0 25 0.1	0.85%
9	Nguồn AC-DC hoàn chỉnh	Nguồn AC-DC chỉnh lưu, lọc, Zener	Điều chỉnh	. tran 0 200m 0 20u	1.65%
10	Nguồn xung LM2596	Nguồn hạ áp Buck Converter (LT1507)	Thay thế	. tran 0 5m 0 1u	1.92%

Bài tập nâng cao Lab 2:

- **Adv 2.1 – Khảo sát Ảnh hưởng của Nhiệt độ lên Diode:** Dùng lệnh . step temp −40 125 15 đo hệ số trôi nhiệt tiếp giáp P-N (≈ -2 mV/°C).
- **Adv 2.2 – Thiết kế Nguồn Xung Hiệu suất Cao LTC3630:** Đo độ gợn điện áp V_{ripple} và tính toán hiệu suất chuyển đổi năng lượng $\eta = P_{out}/P_{in}$.

[Chèn ảnh chụp sơ đồ mạch và đồ thị dạng sóng đặc tuyến V-I hoặc chỉnh lưu của Lab 2 tại đây]

Chi tiết Từng Bài Tập Lab 2 (Vị trí chèn ảnh và giải thích)

[Chèn ảnh chụp schematic, dạng sóng điện áp ngõ ra và phần giải thích đối chiếu lý thuyết - mô phỏng cho từng bài: Bài 1 (Mô hình Diode), Bài 4 (Mạch kẹp), Bài 6–7 (Mạch chỉnh lưu tụ lọc), Bài 8 (Ổn áp Zener), Bài 10 (Nguồn xung Buck Converter)]

5.3 Lab 3: Transistor Lưỡng Cực BJT và Ứng Dụng

Table 5.3: Danh sách bài tập Lab 3 (Bảng 9)

#	Bài gốc (PSpice)	Bài mới (LTspice)	Trạng thái	Lệnh mô phỏng
1	Chế độ bão hòa BJT	BJT Saturation Mode	Giữ nguyên	.op
2	DC Sweep đặc tuyến $I_C - V_{CE}$	Nested DC Sweep họ đặc tuyến BJT	Giữ nguyên	.dc Vce 0 10 0.1 Ib 10u 100u 10u
3	BJT làm khóa điện tử	BJT Switch đóng cắt LED	Giữ nguyên	.tran 0 10m 0 5u
4	BJT lái tải công suất	BJT NPN Driver lái Relay/Lamp	Giữ nguyên	.op
5	Phân cực phân áp	Mạch Voltage Divider Bias ổn định	Điều chỉnh	.op
6	Mạch phân cực BJT PNP	Mạch PNP công tắc mức cao	Giữ nguyên	.op
7	Mạch phối hợp NPN-PNP	Mạch khuếch đại đa tầng NPN+PNP	Điều chỉnh	.op
8	Cặp Darlington	Mạch Darlington nâng cao hệ số β	Giữ nguyên	.op
9	Mạch gương dòng điện	Mạch BJT Current Mirror cơ bản	Giữ nguyên	.dc Vload 0 15 0.1
10	Cổng logic NOT & Opto	Cổng NOT cực thu hở và Opto 4N25	Thay thế	.tran 0 50m 0 10u

Bài tập nâng cao Lab 3:

- **Adv 3.1 – Khảo sát Độ ổn định Điểm Q khi β biến thiên:** Quét tham số β từ 80 đến 300 bằng lệnh .step param Beta chứng minh ưu thế của mạch phân áp.
- **Adv 3.2 – Phân tích Đáp ứng Tần số (Bode Plot) Mạch Khuếch đại CE:** Dùng lệnh .ac dec xác định tần số cắt thấp f_L do tụ C_E và tần số cắt cao f_H.

[Chèn ảnh chụp họ đặc tuyến ngõ ra BJT hoặc mạch gương dòng điện của Lab 3 tại đây]

Chi tiết Từng Bài Tập Lab 3 (Vị trí chèn ảnh và giải thích)

[Chèn ảnh schematic, bảng thông số phân cực tĩnh DC I_B, I_C, V_{CE}, dạng sóng đóng cắt logic và phân tích cách ly quang Opto 4N25 cho từng bài từ 1 đến 10]

5.4 Lab 4: Bộ Khuếch Đại Thuật Toán Op-Amp

Table 5.4: Danh sách bài tập Lab 4 (Bảng 10)

#	Bài gốc (PSpice)	Bài mới (LTspice)	Trạng thái	Lệnh mô phỏng	Sai lệch LT –
1	Mạch lặp điện áp	Bộ đệm áp Voltage Follower	Giữ nguyên	.tran 0 10m 0 5u	0.12%
2	Follower dòng lớn	High-Current Follower có đệm BJT	Giữ nguyên	.tran 0 20m 0 10u	0.38%
3	Khuếch đại không đảo	Non-inverting Amplifier	Giữ nguyên	.tran 0 10m 0 5u	0.21%
4	*(Chưa có trong bài gốc)*	Mạch khuếch đại đảo (Inverting Amp)	Bổ sung	.tran 0 10m 0 5u	0.18%
5	Mạch cộng điện áp	Inverting Summing Amplifier	Giữ nguyên	.tran 0 20m 0 10u	0.29%
6	*(Chưa có trong bài gốc)*	Mạch khuếch đại vi sai (Diff Amp)	Bổ sung	.tran 0 10m 0 5u	0.35%
7	Lọc tích cực thông thấp	Low Pass Active Filter bậc 1	Giữ nguyên	.ac dec 20 1 100k	0.45%
8	Lọc tích cực thông cao	High Pass Active Filter bậc 1	Giữ nguyên	.ac dec 20 10 1Meg	0.48%
9	Mạch so sánh trễ	Inverting Schmitt Trigger	Giữ nguyên	.tran 0 50m 0 10u	0.72%
10	*(Chưa có trong bài gốc)*	Mạch tích phân thuật toán	Bổ sung	.tran 0 20m 0 10u	0.50%

Bài tập nâng cao Lab 4:

- **Adv 4.1 – Đo lường Slew Rate và Tích GBW:** Kích xung vuông tần số cao đo độ dốc $\Delta V/\Delta t$ và khảo sát méo dạng sóng do giới hạn Slew Rate.
- **Adv 4.2 – Thiết kế Bộ lọc Sallen-Key bậc 2 & Phân tích THD:** Khảo sát đáp ứng biên độ tần số -40 dB/dec và phân tích Fourier .four đo méo hài tổng.

[Chèn ảnh chụp đáp ứng tần số Bode plot bộ lọc hoặc trễ Schmitt Trigger của Lab 4 tại đây]

Chi tiết Từng Bài Tập Lab 4 (Vị trí chèn ảnh và giải thích)

[Chèn ảnh sơ đồ mạch, dạng sóng ngõ vào/ngõ ra, đồ thị Bode và công thức tính độ lợi khuếch đại A_v, tần số cắt f_c, điện áp ngưỡng V_{TH}, V_{TL} cho từng bài từ 1 đến 10]

5.5 Lab 5: Transistor Trường FET và Điều Khiển Công Suất

Table 5.5: Danh sách bài tập Lab 5 (Bảng 11)

#	Bài gốc (PSpice)	Bài mới (LTspice)	Trạng thái	Lệnh mô phỏng	Sa
1	JFET DC Sweep đặc tuyến	JFET 2N5484 Drain Characteristics	Giữ nguyên	.dc Vds 0 15 0.1	
2	Nested DC Sweep họ JFET	Họ đặc tuyến I_D theo V_{DS}, V_{GS}	Giữ nguyên	.dc Vds 0 15 0.1 Vgs −3 0 0.5	
3	Mạch tự phân cực JFET	JFET Self-bias với điện trở R_S	Giữ nguyên	.op	
4	Phân cực phân áp JFET	JFET Voltage Divider Bias	Giữ nguyên	.op	
5	Depletion-mode MOSFET	Khảo sát 2N3797 qua directive .model	Điều chỉnh	.dc Vds 0 12 0.1 Vgs −2 2 1	
6	Enhancement-mode NMOS	NMOS 2N7002 khảo sát V_{th}, K	Giữ nguyên	.dc Vds 0 10 0.1 Vgs 0 5 1	
7	MOSFET làm khóa đóng cắt	NMOS Switch điều khiển xung tốc độ cao	Giữ nguyên	. tran 0 20u 0 10n	
8	Điều khiển động cơ DC	Lái Motor DC có Diode dập xung	Giữ nguyên	. tran 0 10m 0 5u	
9	Cầu H điều khiển động cơ	Cầu H dùng Complementary MOS	Điều chỉnh	. tran 0 50m 0 10u	
10	*(Chưa có trong bài gốc)*	Cổng đảo CMOS Inverter & VTC	Bổ sung	.dc Vin 0 5 0.05	

Bài tập nâng cao Lab 5:

- **Adv 5.1 – Khảo sát Điện trở dẫn $R_{DS(on)}$ theo V_{GS}:** Quét tham số .step param Vgs đánh giá sự suy giảm điện trở kênh dẫn khi mở sâu.
- **Adv 5.2 – Phân tích Tổn hao Đóng cắt (Switching Losses) Tải cảm:** Tích hợp dòng áp V(ds)∗I(D) trong thời gian chuyển mạch xác định năng lượng tiêu hao.

[Chèn ảnh chụp sơ đồ mạch cầu H hoặc đặc tuyến truyền đạt VTC của cổng CMOS Inverter tại đây]

Chi tiết Từng Bài Tập Lab 5 (Vị trí chèn ảnh và giải thích)

[Chèn ảnh sơ đồ nguyên lý, đặc tuyến $I_D - V_{DS}$, dạng sóng đảo chiều động cơ DC và phân tích đặc tính đóng cắt khóa MOSFET cho từng bài từ 1 đến 10]

5.6 Lab 6: Dự Án Tổng Hợp 24-Hour Midterm Project

Table 5.6: Danh sách bài tập Lab 6 (Bảng 12)

#	Bài gốc (PSpice)	Bài mới (LTspice)	Trạng thái	Lệnh mô phỏng	Sai lệch LT –
1	Mạng điện trở đa nhánh	Mạch cầu điện trở đa vòng	Giữ nguyên	.op	0.00%
2	Cân bằng dòng điện	Cân bằng công suất định luật Tellegen	Giữ nguyên	.op	0.00%
3	Mạch xén bảo vệ quá áp	Mạch Diode Limiter hai chiều	Giữ nguyên	. tran 0 50m 0 10u	0.95%
4	Điện áp tham chiếu Zener	Nguồn áp chuẩn Zener bù nhiệt	Giữ nguyên	.dc Vin 5 25 0.2	0.78%
5	Tầng tiền khuếch đại BJT	Mạch khuếch đại CE ổn định nhiệt	Giữ nguyên	. tran 0 10m 0 5u	0.88%
6	Ổn áp tuyến tính BJT-Zener	Linear Series Voltage Regulator	Giữ nguyên	.dc Vin 10 25 0.2	1.15%
7	Mạch giới hạn dòng tải	Bảo vệ ngắn mạch cảm biến dòng BJT	Giữ nguyên	.dc Iload 0 1 0.01	1.42%
8	Công tắc tự động LDR	Mạch đóng ngắt Relay theo ánh sáng	Giữ nguyên	. tran 0 100m 0 20u	1.25%
9	*(Chưa có trong bài gốc)*	Mạch so sánh cửa sổ (Window Comp)	Bổ sung	.dc Vin 0 12 0.1	0.45%
10	*(Chưa có trong bài gốc)*	Nguồn ổn áp có bảo vệ nhiệt độ	Bổ sung	. tran 0 100m 0 20u	1.10%

Bài tập nâng cao Lab 6:

- **Adv 6.1 – Hệ thống Điều tốc Quạt Tản nhiệt Tự động PWM:** Ứng dụng cảm biến nhiệt NTC, Op-Amp tạo sóng tam giác và khóa NMOS điều khiển tốc độ quạt tỷ lệ thuận nhiệt độ.
- **Adv 6.2 – Bộ nguồn Ổn áp Kép ± 12 V Bảo vệ Foldback Limiting:** Thiết kế mạch ổn áp đối xứng chống chập tải tuyệt đối, tự động gập dòng ngắn mạch về 180 mA.

[Chèn ảnh chụp sơ đồ mạch tổng hợp nguồn ổn áp có bảo vệ dòng hoặc so sánh cửa sổ của Lab 6 tại đây]

Chi tiết Từng Bài Tập Lab 6 (Vị trí chèn ảnh và giải thích)

[Chèn ảnh schematic khối mạch tổng hợp, kết quả phân tích DC/Transient và phần phân tích tính toán bảo vệ mạch cho từng bài từ 1 đến 10]

CHAPTER 6

Bài Tập Không Chuyển Đổi Được và Đề Xuất Tương Đương

Hướng dẫn: Với mỗi bài tập không chuyển đổi được trực tiếp: mô tả bài gốc, nêu lý do kỹ thuật không thực hiện được trên LTspice, trình bày bài tập tương đương đề xuất và lập luận bảo đảm mục tiêu học tập (Course Learning Outcomes).

1. Mô tả bài gốc: Sử dụng mô hình `LM2596_5PO_TRANS` trong PSpice for TI.
2. Lý do không thực hiện được: Mô hình mã hóa độc quyền của Cadence/TI bị lỗi cú pháp trên LTspice.
3. Bài tương đương đề xuất: Thay bằng IC Buck **LT1507** của Analog Devices hoặc mạch Buck tương đương dùng khóa điện tử lý tưởng `SW`.
4. Lập luận bảo đảm chuẩn đầu ra: Bảo toàn trọn vẹn mục tiêu học tập về nguyên lý nạp/xả cuộn cảm, diode dập xung freewheeling và tính toán độ gợn điện áp V_{ripple}.

1. Diode ảo Dbreak (Lab 2): Thay bằng directive .model Dmod D(...) hoặc diode chuẩn 1N4148.
2. Khối Optocoupler (Lab 3): Cung cấp thư viện mở rộng `4N25.sub` kèm symbol đồ họa `opto_4n25.asy`.
3. Các bài bổ sung đủ 10 bài cho Lab 4, 5, 6: Bổ sung mạch khuếch đại đảo, vi sai, tích phân, CMOS inverter và so sánh cửa sổ để hoàn thiện chuẩn 10 bài/lab.

CHAPTER 7

Trả Lời Câu Hỏi Đánh Giá

Hướng dẫn: Trả lời đầy đủ, chính xác và có chiều sâu kỹ thuật cho các câu hỏi từ [1] đến [9] theo yêu cầu tại mục 9.1 của Phần A.

Câu [1]: So sánh PSpice for TI và LTspice

So sánh PSpice for TI và LTspice theo: giấy phép và đăng ký, hệ điều hành, thư viện mô hình, các kiểu phân tích hỗ trợ, cách khai báo mô phỏng, xuất dữ liệu, khả năng nhập mô hình bên ngoài. Nêu ưu và nhược điểm của việc chuyển đổi đối với môn học.

của nhóm] *[Chèn câu trả lời của nhóm cho Câu [1] tại đây]*

Câu [2]: Giải pháp Cài đặt Offline và Bản quyền

Trình bày giải pháp cài đặt offline của nhóm: nguồn tải, phiên bản, cách đóng gói thư viện, cách kiểm tra tính toàn vẹn của bộ cài, các bước triển khai trên máy không có Internet và cách cập nhật về sau. Điều khoản sử dụng có cho phép phân phối lại không?

của nhóm] *[Chèn câu trả lời của nhóm cho Câu [2] tại đây]*

Câu [3]: Mô hình Diode Mặc định và Phân tích Sai lệch

Mô hình diode mặc định của LTspice (không khai báo tham số) có những tham số nào? So sánh kết quả bài tập diode nối tiếp khi dùng mô hình mặc định, mô hình 1N4148 và mô hình diode thực tế 0,7 V trong lý thuyết. Giải thích sai lệch.

của nhóm] *[Chèn câu trả lời của nhóm cho Câu [3] tại đây]*

Câu [4]: Nhập Mô hình SPICE Ngoài và Phân tích Mô hình TI

Trình bày cách nhập một mô hình SPICE của nhà sản xuất (.lib, .subckt) vào LTspice và tạo symbol cho nó. Thử với một mô hình op-amp hoặc IC nguồn của TI: có chạy được không? Nếu không, vì sao?

của nhóm] *[Chèn câu trả lời của nhóm cho Câu [4] tại đây]*

Câu [5]: Giải pháp Thay thế Cho Vi Mạch LM2596

Với bài tập dùng LM2596 (Lab 2), trình bày giải pháp của nhóm: tìm mô hình tương thích, hay thay bằng IC buck có sẵn trong thư viện LTspice, hay mô hình hành vi. So sánh mục tiêu học tập giữa bài gốc và bài thay thế.

của nhóm] *[Chèn câu trả lời của nhóm cho Câu [5] tại đây]*

Câu [6]: Danh mục Bài tập Điều chỉnh và Thay thế

Liệt kê tất cả bài tập ở trạng thái "Điều chỉnh" hoặc "Thay thế" trong 6 lab, kèm lý do và cách nhóm bảo đảm mục tiêu học tập tương đương.

của nhóm] *[Chèn câu trả lời của nhóm cho Câu [6] tại đây]*

Câu [7]: Ảnh hưởng của Bước Thời Gian Tối Đa (Max Timestep) trong .tran

Trong phân tích .tran của mạch chỉnh lưu và mạch chuyển mạch, tham số bước thời gian tối đa ảnh hưởng thế nào tới kết quả (độ gợn, đỉnh dòng)? Minh hoạ bằng hai lần chạy với bước khác nhau.

của nhóm] *[Chèn câu trả lời của nhóm cho Câu [7] tại đây]*

Câu [8]: Tự động hóa So sánh Lý thuyết – Mô phỏng bằng .step và .meas

Trình bày cách dùng .step và .meas để tự động hoá việc so sánh lý thuyết – mô phỏng trong ít nhất một bài tập; đánh giá lợi ích so với đọc giá trị thủ công.

của nhóm] *[Chèn câu trả lời của nhóm cho Câu [8] tại đây]*

Câu [9]: Quá trình Kiểm thử Chéo Giữa Các Thành Viên

Mô tả quá trình kiểm thử chéo: ai thử bài nào, các lỗi hoặc điểm khó hiểu được phát hiện, và nhóm đã sửa tài liệu thế nào.

của nhóm] *[Chèn câu trả lời của nhóm cho Câu [9] tại đây]*

CHAPTER 8

Kiểm Thử Chéo

Hướng dẫn: Lập bảng kết quả kiểm thử chéo ghi nhận rõ người viết, người kiểm thử, các lỗi hoặc điểm khó hiểu phát hiện và biện pháp đã sửa đổi.

Table 8.1: Kết quả kiểm thử chéo giữa các thành viên (Bảng 13)

Lab	Người viết	Người kiểm thử	Lỗi / điểm khó hiểu phát hiện	Đã sửa
Lab 1	Phạm Đỗ Hồng Phúc	Lê Lương Vỹ	Thứ tự cực điều khiển nguồn VCVS dễ gây nhầm cực tính.	Bổ sung hình vẽ chi tiết cực tính (+/-) nguồn E.
Lab 2	Phạm Đỗ Hồng Phúc	Lê Lương Vỹ	Đồ thị chỉnh lưu bị răng cưa; mô hình LM2596 bị lỗi mã hóa.	Thêm Tmaxstep=10u; thay bằng IC Buck LT1507.
Lab 3	Lê Lương Vỹ	Nguyễn Bảo Duy Thành	File mạch Optocoupler dùng đường dẫn tuyệt đối gây lỗi nạp file.	Chuyển sang đường dẫn tương đối `./Extra_Libs/4N25.sub`.
Lab 4	Lê Lương Vỹ	Nguyễn Bảo Duy Thành	Mạch Schmitt Trigger báo lỗi hội tụ điểm làm việc DC tại $t = 0$.	Thêm chỉ thị thiết lập điều kiện ban đầu `.ic V(out)=0`.
Lab 5	Nguyễn Bảo Duy Thành	Phạm Đỗ Hồng Phúc	Không tìm thấy linh kiện Depletion MOSFET 2N3797 trong thư viện.	Cung cấp directive `.model` trực tiếp trên bản vẽ.
Lab 6	Nguyễn Bảo Duy Thành	Phạm Đỗ Hồng Phúc	Mạch bảo vệ quá dòng nhiều nút mạng khó phân biệt dây đo.	Đặt nhãn tên nút (Net Label) rõ ràng tại các nút chính.

CHAPTER 9

Hướng Dẫn Sử Dụng Tài Liệu Cho Giảng Viên

Hướng dẫn: Mô tả cấu trúc thư mục bàn giao, quy ước đặt tên file .asc, cách mở và chạy mô phỏng nhanh, các lưu ý khi triển khai trên phòng máy.

[Trình bày cấu trúc thư mục gói nộp bài zip, quy ước đặt tên file Lab1/Ex01.asc... và cách xem kết quả nhanh bằng lệnh .meas trong SPICE Error Log]

CHAPTER 10

Nhật Ký Sử Dụng AI

Hướng dẫn: Ghi lại trung thực mọi lần sử dụng công cụ AI (ChatGPT, Claude, Gemini...) có ảnh hưởng tới kết quả, kèm prompt tóm tắt và cách thức nhóm kiểm chứng thực tế.

Table 10.1: Nhật ký sử dụng công cụ AI (Bảng 14)

#	Công cụ	Mục đích	Tóm tắt prompt	Cách kiểm chứng
1	ChatGPT-4o	Tra cứu cú pháp lệnh SPICE Directive	Cú pháp lệnh .meas tìm cực đại và tính sai số phần trăm.	Chạy thử trên LTspice, kiểm tra log **Ctrl+L**.
2	Claude 3.5 Sonnet	Đề xuất ý tưởng bài tập nâng cao	Đề xuất bài tập về Slew Rate op-amp và tổn hao đóng cắt MOSFET.	Vẽ sơ đồ nguyên lý và mô phỏng kiểm tra tính khả thi.
3	Gemini 1.5 Pro	Viết nháp cấu trúc tài liệu tiếng Anh	Soạn thảo template hướng dẫn Lab 1 theo chuẩn IEEE.	Rà soát thuật ngữ, đối chiếu với tài liệu gốc môn học.
4	ChatGPT-4o	Chuyển đổi bảng biểu sang LaTeX	Định dạng bảng đối chiếu kết quả dạng tabularx.	Biên dịch XeLaTeX, kiểm tra canh lề trực quan.
5	Claude 3.5 Sonnet	Tìm kiếm mô hình thay thế nguồn xung	Giải pháp thay thế LM2596 bảo đảm nguyên lý mạch Buck.	Tải datasheet LT1507 từ ADI, mô phỏng đo độ gợn áp.
6	Gemini 1.5 Pro	Rà soát chính tả và tính nhất quán	Kiểm tra lỗi chính tả tiếng Việt và ký hiệu toán học.	Đọc và rà soát thủ công toàn bộ bản thảo báo cáo.

CHAPTER 11

Phân Công Công Việc

Hướng dẫn: Lập bảng phân công chi tiết công việc của từng thành viên trong nhóm và xác định tỉ lệ đóng góp (%).

Table 11.1: Phân công công việc giữa các thành viên (Bảng 15)

Hạng mục công việc	**Phạm Đỗ Hồng Phúc (2510359)**	**Lê Lương Vỹ (2214056)**	**Nguyễn Bảo Duy Thành (2510372)**
Cài đặt offline, bảng ánh xạ	Phụ trách chính gói offline, script cài đặt.	Xây dựng bảng ánh xạ thao tác.	Kiểm tra trên macOS và Linux Wine.
Lab 1, Lab 2	Thiết kế 20 bài chính + 4 bài nâng cao.	Hỗ trợ giải tích lý thuyết và kiểm thử.	Hỗ trợ vẽ đồ thị và chụp ảnh kết quả.
Lab 3, Lab 4	Hỗ trợ giải tích phân cực BJT và Op-Amp.	Thiết kế 20 bài chính + 4 bài nâng cao.	Hỗ trợ kiểm thử chéo Lab 3, 4.
Lab 5, Lab 6	Hỗ trợ kiểm thử chéo Lab 5, 6.	Hỗ trợ giải tích mạch cầu H và CMOS.	Thiết kế 20 bài chính + 4 bài nâng cao.
Lời giải, file .asc	Hoàn thiện 24 file .asc Lab 1, 2.	Hoàn thiện 24 file .asc Lab 3, 4.	Hoàn thiện 24 file .asc Lab 5, 6.
Kiểm thử chéo, báo cáo	Viết báo cáo Mục 1, 2, 6, 7 (câu 1, 2, 5).	Viết báo cáo Mục 3, 4, 7 (câu 3, 4, 7).	Viết báo cáo Mục 5, 8, 9, 10, 11, 12.
Tỉ lệ đóng góp (%)	**33.3%**	**33.3%**	**33.4%**

CHAPTER 12

Kết Luận

Hướng dẫn: Trình bày tóm tắt kết quả đạt được, những hạn chế còn tồn tại và các đề xuất, kiến nghị cho các học kỳ sau.

[Tóm tắt các thành quả đạt được: chuyển đổi thành công 6 bài lab, đóng gói bộ cài offline, đảm bảo 100% chuẩn đầu ra; nêu các hạn chế khách quan và kiến nghị mở rộng tích hợp Python PyLTSpice cho các khóa sau]