# TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI VIỆN ĐIỆN TỬ - VIỄN THÔNG



# BÀI TẬP LỚN môn hệ thống viễn thông

## Đề tài:

## Thiết kế hệ thống thu phát 16-QAM trên FPGA

Giảng viên hướng dẫn: PGS.TS. VŨ VĂN YÊM

Nhóm thực hiện:

TRƯƠNG VĂN BÌNH	SHSV:20090254	ĐT 11 – K54
HÀ VĂN PHÚ	SHSV:20092021	ÐT 04 – K54
TRẦN THỊ THANH HUYỀN	SHSV:20091272	ÐT 02 – K54
NGUYỄN THANH TÙNG	SHSV:20093128	ÐT 04 – K54

# MỤC LỤC

MŲC LŲC		1
Phần 1.	Giới thiệu ý tưởng và xác định chỉ tiêu kỹ thuật của sản phẩm	3
1.1 Nhi	u cầu và sự cần thiết của thuật toán	
1.2 Các	c công trình bài báo nghiên cứu đã có và có liên quan	3
1.3 Tổn	ng Quan Sơ Lược Về QAM	
1.3.1.	Tổng quan về QAM	
1.3.2.	Giải điều chế và tách tín hiệu QAM	4
1.3.3.	Chỉ tiêu kỹ thuật của thuật toán	6
1.3.4.	Các yêu cầu phi chức năng	8
Phần 2. l	Phân tích chức năng và lập kế hoạch	9
2.1 Phá	ân tích chức năng	
2.1.1.	Khối Phát	
2.1.2.	Khối Thu	9
2.2 Lập	p kế hoạch	9
Phần 3. l	Lựa chọn phương án kỹ thuật	11
3.1 So	đồ khối của sản phẩm	11
3.2 Phu	ương án thiết kế mạch	34
3.2.1.	Khối PLL	34
3.2.2.	Khối bộ lọc và khối nhân sóng mang	40
3.2.3.	Khối Mapper	
3.2.4.	Cách ghép nối các khối	41
Phần 4.	Thiết kế mạch	42
4.1 Luu	ı đồ thuật toán khối Cyclic Prefix	42
4.2 Luu	ı đồ thuật toán khối Mapper	42
4.3 Luu	ı đồ thuật toán khối bộ lọc	43
4.4 Luu	ı đồ thuật toán khối nhân sóng mang	44
4.5 Luu	ı đồ thuật toán khối PLL	45
4.5.1.	Lưu đồ thuật toán khối Cordic rotation	
4.5.2.	Lưu đồ thuật toán khối Cordic vector	46
Phần 5.	Triển khai	47
5.1 Khć	ối phát	47
5.1.1.	Chèn khoảng bảo vệ - Cyclic prefix	47
5.1.2.	Mapper	48
5.1.3.	Chèn không - Zero padder	50

5.1.4.	Bộ lọc cos nâng - Raised cosin filter	50
5.1.5.	Bộ nhân sóng mang - Carry multiplier	50
5.1.6.	Bộ chèn pilot - pilot inserter	53
5.1.7.	Bộ điều khiển – Controller	53
5.2 Khớ	ối thu	56
5.2.1.	Cắt pilot – Cut Pilot	56
5.2.2.	Nhân sóng mang – Carry multiplier	56
5.2.3.	Bộ lọc cos nâng – Raised cosin filter	56
5.2.4.	Lấy mẫu – Sampling	56
5.2.5.	Vòng khóa pha – Phase lock loop	57
Phần 6. I	Kế hoạch kiểm tra	67
6.1 Phẩ	ần phát	67
6.2 Phẩ	ần thu	69
Phần 7.	Tổng hợp mạch bằng phần mềm SYNOPSYS	71
7.1 Các	bước thực hiện	71
7.2 Kết	quả, nhận xét	
	Гhực nghiệm	83
Phần 8.	ı iide iiğiiidii	

# Phần 1. Giới thiệu ý tưởng và xác định chỉ tiêu kỹ thuật của sản phẩm

## 1.1 Nhu cầu và sự cần thiết của thuật toán

Hệ thống thông tin số hiện nay đang sử dụng mã hóa QPSK là chủ yếu, nhưng tài nguyên tần số là có hạn cần đưa vào áp dụng các phương pháp mã hóa mới tận dụng tối đa dung lượng cũng như tốc độ kênh truyền.

Bài báo này đưa ra phương pháp mã hóa 16-QAM, Góp phần vào việc phát triển sử dụng thuật toán 16-QAM trong mã hóa các hệ thống hiện tại. Bài viết trình bày một thiết kế hoàn chỉnh cho một máy Phát-Thu 16-QAM trên Kit FPGA spartan-6.

#### 1.2 Các công trình bài báo nghiên cứu đã có và có liên quan

Hiện nay ở việt Nam và trên thế giới đều đã có nhóm cùng làm về đề tài System 16-QAM Transmitter and Receiver Design Based on FPGA. Thiết kế đều tập trung trên kit Virtex4 FPGA.Sử dụng dải tần IF 12MHz cho kết quả rất khả quan.

Bài viết này chúng em có điểm mới là linh hoạt sử dụng thuật toán CORDIC trong việc khôi phục sóng mang và xoay pha Chòm Sao. Giúp tăng mạnh mẽ tốc độ tính toán và tiết kiệm tài nguyên bộ nhớ. Hệ thống sử dụng phương thức giao tiếp Mic-Loa môi trường truyền sóng là không gian tự do tần số sóng mang f=10 MHz, không có vật cản.

Ngoài ra bài viết đáp ứng được tất cả các yêu cầu cơ bản của một hệ thống Phát-Thu 16-QAM.

Các module được test trên Modelsim cho kết quả chính xác. Mô phỏng thực hiện trên Simulink của Matlab. Vì lí do khách quan nên kết quả BER thu được còn khiêm tốn.

## 1.3 Tổng Quan Sơ Lược Về QAM

## 1.3.1. Tổng quan về QAM

• QAM là dạng điều chế mà thông tin được chứa cả trong biên độ và pha của sóng mang được truyền. Các trạng thái thường gặp của điều chế QAM là 4-QAM, 16-QAM, 64-QAM, 256-QAM..

## ❖ Điều chế QAM

Một tín hiệu điều chế biên độ vuông góc QAM sử dụng hai sóng mang vuông góc là  $\cos 2\pi f_c t$  và  $\sin 2\pi f_c t$ , mỗi sóng mang được điều chế bởi một chuỗi độc lập các bit mang thông tin. Các sóng tín hiệu truyền đi có dạng

$$U_m(t) = A_{mc}g_T(t) \cos 2\pi f_c t + A_{ms}g_T(t) \sin 2\pi f_c t$$
 m=1,2...,M

Trong đó  $\{A_{mc}\}$  và  $\{A_{ms}\}$  là tập các mức biên độ nhận được bằng cách ánh xạ các chuỗi k bit thành các biên độ tín hiệu. Tổng quát hơn, QAM có thể xem như một dạng hỗn hợp của điều chế biên độ số và điều chế pha số.

## 1.3.2. Giải điều chế và tách tín hiệu QAM

Giả sử rằng một lượng dịch pha sóng mang được đưa vào trong quá trình truyền dẫn tín hiệu. Thêm vào đó tín hiệu thu được bị nhiễu loạn bời tạp âm cộng Gauss, vì vậy tín hiệu thu được r(t) có thể biểu diễn là:

$$R(t) = A_{mc}g_T(t) \cos(2\pi f_c t + \Theta) + A_{ms}g_T(t) \sin(2\pi f_c t + \Theta) + n(t)$$

Trong đó  $\Theta$  là lượng dịch pha của sóng mang và  $n(t)=n_c(t)\cos 2\pi f_c t - n_s(t)\sin 2\pi f_c t$ 

Như vậy giải điều chế QAM thực hiện ước lượng dịch pha sóng mang  $\Theta$  của tín hiệu thu được, bù lại lượng dịch pha này và khôi phục tín hiệu gần giống với tín hiệu ở bộ phát đã phát đi

❖ Đặc điểm của tín hiệu QAM.

Tín hiệu QAM là sự kết hợp của điều chế biên độ FSK và điều chế pha PSK do đó nó mang các đặc điểm của FSK và PSK, ngoài ra có một số đặc điểm khác như:

- Số mức biên độ hoặc pha của sóng mang trong điều chế PSK và FSK càng lớn cho phép mang nhiều thông tin hơn, nhưng số lượng này bị giới hạn do nhiễu kênh truyền. Số mức càng tăng kéo theo độ phức tạp trong mạch điều chế và giải điều chế cũng tăng.
- Với điều chế n-PSK sóng mang truyền đồng thời N bit thông tin. Số lượng pha cần có  $2^n$ , n tăng làm cho độ lệch giữa hai pha kế tiếp là  $2\pi/2^n$  giảm rất nhanh do đó rất dễ bị nhiễu tác động làm lỗi bit. Đối với những hệ thống dùng

hơn 4 bit để truyền thông tin thì người ta thường dùng QAM thay cho PSK vì xác suất lỗi thấp hơn và khả năng kháng nhiễu tốt hơn.

#### 1.3.3. Chỉ tiêu kỹ thuật của thuật toán.

## 1.3.3.1. Khối phát

Port	Data Width	Direction	Description
Clk	1 bit	Input	Clock (10MHz)
Rst_n	1 bit	Input	Reset
Data_in	1 bit	Input	Dữ liệu vào
Ce	1 bit	Input	Cho phép mạch hoạt động
Data_out	16bit	Output	Dữ liệu ra sau khi đã được xử lý. Trong đó có 4 bit cao biểu diễn phần thập phân, 12 bit thấp biểu diễn phần sau dấu phẩy.
Ready	1 bit	Output	Báo hiệu có dữ liệu ra

## 1.3.3.2. Hàm truyền đạt của khối phát

Tín hiệu vàosẽ được xử lý qua các bước sau:


- ✓ Bước 1 Cyclic prefix: Có chức năng đóng gói dữ liệu. Cứ sau mỗi 90bit đi vào khối, thì dữ liệu sẽ được chèn thêm 10 bit 1. Đầu ra của khối này là 1bit.
- ✓ **Bước 2 Mapper:** Có chức nặng mã hóa dữ liệu theo bảng sau:

$b_0 b_1$	I	$b_{2}b_{3}$	Q
00	-3	00	-3
01	-1	01	-1
11	+1	11	+1
10	+3	10	+3

Khối này sẽ tách 4bit liên tiếp thành 2 phần (Phần I và phần Q) sau đó tín hiệu sẽ được ánh xạ 1:1 thành các mức biên độ -3, -1, 1, 3. Khi này tín hiệu được chia thành 2 kênh: Kênh I và kênh Q

Biểu diễn các mức biên độ bằng số 16bit, trong đó có 12bit sau dấu phẩy

## ✓ **Bước 3 – Bộ lọc cos nâng:** Tín hiệu đi qua bộ lọc cos nâng



- ✓ Bước 4 Sóng mang: Đối với kênh I, tín hiệu được nhân với sóng mang sin. Đối với sóng mang Q, tín hiệu được nhân với sóng mang cos. Sau đó 2 kênh này sẽ được cộng điểm – điểm với nhau, và tạo ra 1 đường dữ liệu 16bit.
- ✓ Bước 5 Chèn Pilot: Dùng để đồng bộ tín hiệu nhận được bên thu. Cứ sau 25 mẫu sóng mang, tín hiệu lại được chèn thêm 10 số 7 (Mỗi số 7 được biểu diễn bằng 4 bit phần thập phân và 12 bit sau dấu phẩy). Đầu ra của khối này là đầu ra cuối cùng của bộ phát, chúng ta phát tín hiệu này qua anten.

#### 1.3.3.3. Khối thu

Port	Data Width	Direction	Description
Clk	1 bit	Input	Clock (10MHz)
Rst_n	1 bit	Input	Reset
	Data_in 16 bit		Dữ liệu ra sau khi đã được xử lý.
Data in		Input	Trong đó có 4 bit cao biểu diễn
Data_III			phần thập phân, 12 bit thấp biểu
			diễn phần sau dấu phẩy.
start	1 bit	Input	Cho phép mạch hoạt động
Data_out	1 bit	Output	Dữ liệu ra sau khi đã được xử lý
Ready	1 bit	Output	Báo hiệu có dữ liệu ra

## 1.3.3.4. Hàm truyền đạt của khối thu

Tín hiệu thu được gồm 16 bit, trong đó có 12bit sau dấu phẩy. Tín hiệu này được xử lý qua các bước sau:

✓ Bước 1 – Đồng bộ theo thời gian: dữ liệu thu được từ Mic sẽ được cắt khoảng có độ dài bằng 2 lần chiều dài của 1 khung dữ liệu.

Sử dụng 2 cửa Sổ Trượt có độ rộng 10 mẫu cách nhau 400 mẫu, cho 2 cửa sổ chạy, lấy tích tương quan giá trị của 2 cửa sổ đó và lưu lại trong thanh ghi. Khi cửa sổ trượt hết khoảng dữ liệu vừa cắt ta so sánh và tìm max trong các giá trị đó. Nếu max thu được chưa thỏa mãn ngưỡng như yêu cầu thì công việc sẽ lặp lai từ đầu cho đến thì tìm được max.

Từ giá trị max thu được ta dịch trở lại 10 mẫu chính là điểm đầu của khung dữ liệu, cũng chính là điểm bắt đầu phần **Pilot.** 


- ✓ Bước 2 Cắt Pilot: Sauphần đồng bộ ta bắt được điểm bắt đầu Pilot. Bước này có nhiệm vụ cắt đi tất cả các phần Pilot của các khung dữ liệu.
- ✓ Bước 3 Nhân Sóng mang: Tín hiệu sau khi cắt Pilot được đưa qua 2 đường nhân với bộ sin và cos để hình thành 2 kênh dữ liệu I và Q
- ✓ Bước 4 Bộ lọc cos nâng: Bộ lọc này đóng vai trò là bộ lọc thông thấp, lọc đúng dạng của dữ liệu
- ✓ Bước 5 Phase Lock Loop: Khôi phục pha của tín hiệu, dựa vào việc hồi tiếp các tín hiệu.(Adapter filter)d
- ✓ Bước 6 Demapper: Đối chiếu tín hiệu thu được trên 2 kênh I và Q với bảng mapper thu được dòng bit thông tin.

## 1.3.4. Các yêu cầu phi chức năng

Không tính tới

# Phần 2. Phân tích chức năng và lập kế hoạch

#### 2.1 Phân tích chức năng



Hình 2.1. Sơ đồ chức năng của sản phẩm

#### 2.1.1. Khối Phát

Đầu vào là dạng Binary, đầu ra là tín hiệu kiểu int16 bao gồm 4 bit phần nguyên và 12bit biểu diễn phần thập phân.

#### 2.1.2. Khối Thu

Đầu vào là tín hiệu int16 thu được từ Mic và đầu ra là 2 dòng bit trên 2 kênh I và Q. Dòng bit này được biểu diễn trên đồ thị chòm sao.


## 2.2 Lập kế hoạch


Mục	Công việc	Người	Bắt đầu	Kế hoạch	Ngày
		thực		kết thúc	kết thúc
		hiện			
1.	Viết verilog cho các khối cơ	Huyền	01/10	20/11	20/11
	bản phần phát, phần thu: bộ				
	sóng mang, bộ chèn không,				
	cyclic prefix, loc, mapper,				

	pilot, cắt pilot,				
2	Viết specification, viết	Phú	01/10	20/11	20/11
	verilog cho khối PLL và				
	phân công công việc.				
3.	Thuật toán và Simulink.	Bình	01/10	20/11	20/11
4.	Tổng hợp synopsys.	Tùng	01/10	20/11	20/11

# Phần 3. Lựa chọn phương án kỹ thuật

- 3.1 Sơ đồ khối của sản phẩm
- **3.1.1** Sơ đồ khối phát:






Hình 3.2 Sơ đồ ghép nối khối phát

#### a. Cyclic Prefix

## Block diagram




## I/O port

Port	Data Width	Direction	Description
Clk	1 bit	Input	Clock (2.5MHz)
Rst_n	1 bit	Input	Reset
Data_in	1 bit	Input	Dữ liệu vào
ce	1 bit	Input	Cho dữ liệu vào
Data_out	1bit	Output	Dữ liệu ra
Ready	1 bit	Output	Báo hiệu dữ liệu ra


## Operation

- Dữ liệu vào sau 90 bit sẽ được chèn khoảng bảo vệ 10 bit '1'.
- Cần 1 thanh ghi-xbit lựa chọn giữa 90 bit đầu vào và 10 bit bảo vệ '1'
- Ban đầu gán tín hiệu vào cho 1 dây dẫn A (wire), cùng lúc đó bật Start từ 0 lên 1
- Khi có sườn lên của xung clk, đầu ra bằng với giá trị dây dẫn A
- Khi có dữ liệu ra, tín hiệu Ready sẽ chuyển từ 0 lên 1



## b. Mapping

## Block diagram



## I/O port


Port	Data Width	Direction	Description
Clk	1 bit	Input	Clock (2.5MHz)
Rst_n	1 bit	Input	Reset
Start	1 bit	Input	Báo hiệu dữ liệu vào
Data_in	1 bit	Input	Dữ liệu vào
Data_I	16 bit	Output	Dữ liệu phần thực (4 bit thập
Data_1	10 010	Output	phân trong tổng số 16 bit)
Data_Q	16 bit	Output	Dữ liệu phần ảo(4 bit thập phân
Data_Q	10 010		trong tổng số 16 bit)
Ready	1 bit	Output	Báo hiệu dữ liệu ra


## Operation

- Khi start =1 gán dữ liệu vào cho 1 dây dẫn để xử lý trên dây dẫn đó
- Mã hóa

$b_0b_1$	I	$b_{2}b_{3}$	Q
00	-3	00	-3
01	-1	01	-1
11	+1	11	+1
10	+3	10	+3


## Chòm sao điều chế





## c. Zero padder

#### Block diagram





## I/O port

Port	Data Width	Direction	Description
Clk	1 bit	Input	Clock(10Mhz)
Rst_n	1 bit	Input	Reset
Start	1 bit	Input	Báo hiệu dữ liệu vào
Data_in	16 bit	Input	Dữ liệu vào
Sel	1 bit	Input	Tín hiệu chọn giữa đầu vào và số 0-16bit
Data_out	16 bit	Output	Dữ liệu ra
Ready	1 bit	Output	Báo hiệu dữ liệu ra

## Operation


- Chèn 15 số 0 vào giữa các phần tử
- Khi có tín hiệu start, đưa dữ liệu vào vào khối (dây A)
- Sel lựa chọn giữa dây A và 16'b0
- Tại sườn dương của clk, gán tín hiệu được chọn cho đầu ra
- Tín hiệu sel là tín hiệu điều khiển có 1 bit:
  - $\circ$  Sel = 0: chọn data\_in  $\circ$  Sel= 1: chọn 16'b0





#### d. Raised cosin filter

#### Block diagram





## I/O port

Port	Data Width	Direction	Description
Clk	1 bit	Input	Clock (10MHz)
Rst_n	1 bit	Input	Reset
Start	1 bit	Input	Báo hiệu dữ liệu vào
Data_in	16 bit	Input	Dữ liệu vào
Ce_shift	1 bit	Input	Ce_shift=1 : cho phép dịch bit
Data_out	16 bit	Output	Dữ liệu ra
Ready	1 bit	Output	Báo hiệu dữ liệu ra

## Operation

- Khi Ce\_shift = 1: cho phép thanh ghi dịch hoạt động
- Tín hiệu được dịch vào và được nhân với 1 bảng gồm 16 giá trị- là giá trị của các đáp ứng xung






Đáp ứng xung – 16 điểm

Bảng giá trị của đáp ứng xung:


##	Giá trị
h0	0.0000
h1	-0.0951
h2	-0.1672
h3	-0.1317
h4	0.0641
h5	0.3928
h6	0.7431
h7	0.9690
h8	0.9690
h9	0.7431
h10	0.3928
h11	0.0641
h12	-0.1317
h13	-0.1672
h14	-0.0951
h15	0.0000

Bảng 1: Giá trị của đáp ứng xung



## e. Carrier multiplier

## Block diagram




## I/O port

Port	Data Width	Direction	Description
Clk	1 bit	Input	Clock (10MHz)
Rst_n	1 bit	Input	Reset
Start	1 bit	Input	Báo hiệu dữ liệu vào
Sel_carrier	4 bit	Input	Lựa chọn nhân hằng số
Data_in	16 bit	Input	Dữ liệu vào
Data_out	16 bit	Output	Dữ liệu ra
Ready	1 bit	Output	Báo hiệu dữ liệu ra


## Operation

- Sóng mang là cosin hoặc sin sẽ được cắt ra thành 16 điểm với giá trị như trong bảng 2
- Sơ đồ:




Với x0..15 là giá trị của sin hoặc co<br/>s đã được lấy mẫu

## Sóng mang sin và cos được chia thành 16 điểm




## Sóng mang cos



##	Giá trị	##	Giá trị
sin0	0.0000	cos0	1.0000
sin1	0.3827	cos1	0.9239
sin2	0.7071	cos2	0.7071
sin3	0.9239	cos3	0.3827
sin4	1.0000	cos4	0.0000
sin5	0.9239	cos5	-0.3827
sin6	0.7071	cos6	-0.7071
sin7	0.3827	cos7	-0.9239
sin8	0.0000	cos8	-1.0000
sin9	-0.3827	cos9	-0.9239
sin10	-0.7071	cos10	-0.7071
sin11	-0.9239	cos11	-0.3827
sin12	-1.0000	cos12	0.0000
sin13	-0.9239	cos13	0.3827
sin14	-0.7071	cos14	0.7071
sin15	-0.3827	cos15	0.9239


Bảng 2. Giá trị của sóng mang sin và cos



Với d0..15 là 16bit dữ liệu vào. Và D0..15 là dữ liệu ra sau khi lấy dữ liệu vào nhân với giá trị x0..15

#### f. Pilot Interter

#### Block diagram




## I/O port


Port	Data Width	Direction	Description
Clk1	1 bit	Input	Clock (10MHz)
Clk2	1 bit	Input	Clock (10.25MHz)
Rst_n	1 bit	Input	Reset
Start	1 bit	Input	Báo hiệu dữ liệu vào
Data_in	16 bit	Input	Dữ liệu vào
Data_out	16bit	Output	Dữ liệu ra
Ready	1 bit	Output	Báo hiệu dữ liệu ra

## Operation

- Sau 25 điểm chòm sao (mỗi một chu kì sóng mang đại diện cho một điểm) phải chèn thêm 10 số 7 (mỗi số 7 được biểu diễn bằng 16 bit)
- Mỗi sóng mang được chia thành 16 điểm như ở các bộ phía trên
- Để chèn 10 số 7 thì tỷ lệ clk đọc vào và đọc ra là: 400/410
   Waveform




## **3.1.1** Sơ đồ khối thu:



## a. Cut pilot

## Block diagram




## I/O port

Port	Data Width	Direction	Description
Clk1	1 bit	Input	Clock in(10.25MHz)
Clk2	1 bit	Input	Clock out (10MHz)
Rst_n	1 bit	Input	Reset
Start	1 bit	Input	Báo hiệu dữ liệu vào
Data_in	16 bit	Input	Dữ liệu vào
Data_out	16 bit	Output	Dữ liệu ra
Ready	1 bit	Output	Báo hiệu dữ liệu ra

#### Operation

- Sau 410 mẫu dữ liệu (tính từ lúc có tín hiệu start) phải cắt đi 10 số 7 (mỗi số 7 được biểu diễn bằng 16 bit)
- clk đọc vào và đọc ra là: 410/400



## b. Carrier multiplier


Khối này được kế thừa từ khối ở phần phát, với thông số kỹ thuật giống hệt nhau.

#### c. Raised cosin filter

Khối này được kế thừa từ khối ở phần phát, với thông số kỹ thuật giống hệt nhau.

## d. Sampling

Block diagram




#### I/O port

Port	Data Width	Direction	Description
Clk	1 bit	Input	Clock (0.625MHz)
Rst_n	1 bit	Input	Reset
Start	1 bit	Input	Báo hiệu dữ liệu vào
Data_in	16 bit	Input	Dữ liệu vào
Data_out	16bit	Output	Dữ liệu ra
Ready	1 bit	Output	Báo hiệu dữ liệu ra


## Operation

• Lấy mẫu tín hiệu vào với tốc độ: Cứ 16 mẫu thì lấy 1 mẫu



## e. Phase lock loop

Block diagram




I/O port

Port	Data Width	Direction	Description
Clk	1 bit	Input	Clock (23.125MHz)
Rst_n	1 bit	Input	Reset
Start	1 bit	Input	Báo hiệu dữ liệu vào
Data_in_I	16 bit	Input	Dữ liệu vào kênh I
Data_in_Q	16 bit	Input	Dữ liệu vào kênh Q
Data_out_I	16 bit	Output	Dữ liệu ra kênh I
Data_out_Q	16 bit	Output	Dữ liệu ra kênh Q
Ready	1 bit	Output	Báo hiệu dữ liệu ra


Operation – Hoạt động của bộ PLL:

Giả sử sau khi lấy mẫu ta thu được một cặp dữ liệu vào (I,Q) là chấm tròn nhỏ như ở hình 3.4:




Hình 3.4 tọa độ điểm (x,y) trước bộ PLL

Tiếp theo ta phải xoay điểm "chấm nhỏ" đó theo một góc **phi\_in**, góc **phi\_in** này là tín hiệu hồi tiếp ở cuối bộ PLL. Ban đầu khi có dữ liệu đầu tiên vào thì góc phi\_in này bằng 0, sau một chu kỳ thực hiện khối PLL, thì góc phi\_in này sẽ được tính toán lại. Sau khi xoay góc phi in, ta được hình 3.5:




Hình 3.5 Xoay điểm (x,y) theo góc phi

Sau đó ta đưa điểm vừa quay đến một điểm sao gần nhất với nó, ở đây là điểm 1001, đồng thời tính được góc **teta** (hình 3.6). Để tính được góc teta này ta phải tính góc hợp bởi điểm "chấm nhỏ" với trục I – Góc **phi\_err**. Và ta đã biết góc hợp bởi vector đi qua điểm 1001 với trục I là **phi\_right**. Sau đó ta tính teta=|phi\_err-phi\_right| (Hình 3.7)



Hình 3.6 Làm tròn điểm



Hình 3.7 Tính góc teta


Sau khi tính được góc teta, chúng ta sử dụng các công thức sau để tính được góc phi hồi tiếp cho dòng dữ liệu (I,Q) kế tiếp:

$$e=e'+k_p*teta+(k_i-k_p)*teta'$$
 (3.2)

với :

- $k_p = 0.026$ ,  $k_i = 6.9 * 10^{-4}$
- e', teta', phi' là kết quả của lần dữ liệu trước

## Thực hiện mạch:




## Bao gồm các khối:

- Latch data: Chốt dữ liệu, điều khiển đồng bộ dữ liệu. Đảm bảo dữ liệu hoạt động trong 37 chu kỳ đồng hồ
- Cordic vector: đầu vào là tọa độ (x,y) và góc cần quay, đầu ra là tọa độ (x',y') sau khi quay góc phi. Để thực hiện khối này, chúng ta cần đến thuật toán cordic. Thực hiện xoay góc trong vòng 16 chu kỳ đồng hồ. Thuật toán xoay Cordic sẽ được trình bày ở phần 3.2.1

• Cordic rotation: đầu vào là tọa độ (x,y) đầu ra là góc sau khi quay tọa độ đó về điểm (√x² + y²,0) (trục hoành). Để thực hiện khối này, chung ta sử dụng thuật toán xoay Cordic để xoay vector có tọa độ (x,y) về trục hoành, từ đó đưa ra góc quay

- Approximate: Làm tròn tọa độ đầu vào (x,y) về điểm gần nhất trên chòm sao, đồng thời đưa ra góc phi\_right, nghĩa là góc tính từ điểm sao đó về đến trục hoành.
- Pll\_proc: thực hiện tính toán ra góc phi hồi tiếp



## 3.2 Phương án thiết kế mạch

#### 3.2.1. Khối PLL

Thuật toán PLL sử dụng rất nhiều đến các phép toàn lượng giác và phép toàn nhân phức tạp, khó thực thi và triển khai trên phần cứng.

Thuật toán Cordic đã được đề cập trong bài nhằm thay thế các phép toàn phức tạp bằng các phép toán đơn giản có thể thực hiện được trên phần cứng(dịch và cộng), góp phần tiết kiệm tối đa tài nguyên phần cứng cũng như thời gian thực thi thuật toán Phase Lock Loop(PLL).

CORDIC (COordinate Rotation DIgital Computer), còn được biết đến với tên gọi Thuật toán Volder, là phương pháp đơn giản và hiệu quả để tính toán các hàm lượng giác và hypepol. Nó thường được dùng khi bộ nhân phần cứng không khả dụng (Ví dụ: các vi xử lý đơn giản, FPGAs), và được xây dựng từ các bộ cộng trừ, dịch bit, bảng tham chiếu.

Thuật toán CORDIC được xuất phát từ yêu cầu quay 1 vector về vector khác trên trục De-cac:

$$\begin{bmatrix} c_{\theta} & -s_{\theta} \\ s_{\theta} & c_{\theta} \end{bmatrix} \begin{bmatrix} x \\ y \end{bmatrix} = \begin{bmatrix} x' \\ y' \end{bmatrix} \text{ hay } \begin{cases} x' = xc_{\theta} - ys_{\theta} \\ y' = yc_{\theta} + xs_{\theta} \end{cases}$$

Phương trình trên cho thấy phép quay 1 vector trong mặt phẳng Đề-các đi một góc θ. Phép toán này có thể được viết lại như sau:

$$\begin{cases} x' = \cos \theta . (x - y \tan \theta) \\ y' = \cos \theta . (y + x \tan \theta) \end{cases}$$

Nếu các góc quay được xác định sao cho  $\tan\theta = \pm 2^{-i}$ , phép nhân với  $\tan\theta$  có thể được đơn giản hóa bằng một phép dịch bit. Một góc quay tùy ý được thay thế bằng việc quay liên tiếp nhiều góc nhỏ. Khi đó  $\cos\theta$  là một hằng số. Quá trình quay liên tiếp này được thể hiên:

$$\begin{cases} x_{i+1} = K_i (x_i - s_i . y_i . 2^{-i}) \\ y_{i+1} = K_i (y_i + s_i . x_i . 2^{-i}) \end{cases}$$

Trong đó

$$K_i = \cos\left(\tan^{-1}\left(2^{-i}\right)\right) = \sqrt{1 + 2^{-2i}}$$
  
 $S_i = \pm 1$ 

Loại bỏ các hằng số  $K_i$  khỏi phương trình trong mỗi vòng lặp. Tích của các hằng số  $K_i$  sẽ được bổ sung vào kết quả cuối cùng. Tích này tiến tới giá trị 0.60725 khi lặp vô hạn lần:

$$K = \prod_{i=0}^{\infty} \frac{1}{\sqrt{1 + 2^{-2i}}} = 0.60725$$

Góc quay tổng hợp cũng được xác định từ các góc quay nhỏ tại mỗi lần lặp. Việc tính toán góc quay này bổ sung thêm phương trình thứ 3 vào thuật toán CORDIC.

$$z_{i+1} = z_i - s_i \cdot \tan^{-1} \left( 2^{-i} \right)$$

Tan<sup>-1</sup>(2<sup>-i</sup>) là hằng số, các giá trị này được lưu lại trong 1 bảng hằng số .Trên phần cứng, bảng này được lưu lại trong ROM.

Bảng 3. Hằng số Arctan


i	tan <sup>-1</sup> (2 <sup>-i</sup> )		
0	0.785398		
1	0.463648		
2	0.244979		
3	0.124354		
4	0.062419		
5	0.031239		

Hệ phương trình cho thuật toán CORDIC:

$$\begin{cases} x_{i+1} = x_i - s_i y_i 2^{-i} \\ y_{i+1} = y_i + s_i x_i 2^{-i} \\ z_{i+1} = z_i - s_i \tan^{-1}(2^{-i}) \end{cases}$$

CORDIC làm việc ở 2 chế độ. Chế độ thứ nhất gọi là chế độquay (Rotation). Trong chế độ này, vector được quay đi một góc xác định bằng tham số đầu vào. Chế độ thứ hai là chế độ vector (Vectoring). Vector được quay về trục x (hay nói cách khác, y bị triệt tiêu) đồng thời ghi lại góc quay được.

#### 3.2.1.1. Chế độ quay (Rotation)



Hình 1. Phép quay CORDIC chế độ Rotation

Trong chế độquay (Rotation), thành phần lưu giá trị góc quay(thành phần z) được khởi tạo bằng giá trị góc cần quay. Việc quyết định hướng quay tại mỗi lần

lặp được thực hiện nhằm giảm dần sự sai khác giữa góc quay được và góc cần quay. Điều kiện cho hệ phương trình CORDIC trong chế độ này có dạng:

$$\mathbf{s}_{i} = \begin{cases} 1 & \text{khi } \mathbf{z}_{i} \ge 0 \\ -1 & \text{khi } \mathbf{z}_{i} < 0 \end{cases}$$


Thông số đầu vào của phép toán:

$$\begin{cases} x_0 = x_{in} \\ y_0 = y_{in} \\ z_0 = \theta \end{cases}$$

Thống số đầu ra của phép toán:

$$\begin{cases} x_n = \frac{1}{K} \left( x_{in} \cos z_0 - y_{in} \sin z_0 \right) \\ y_n = \frac{1}{K} \left( y_{in} \cos z_0 + x_{in} \sin z_0 \right) \\ z_n = 0 \end{cases}$$

#### 3.2.1.2. Chế độ vector (Vectoring)



Hình b.2. Phép quay CORDIC chế độ Vectoring

Trong chế độ vector (Vectoring), CORDIC thực hiện xoay vector đầu vào cho đến khi vector này trùng với trục x. Việc quyết định hướng quay tại mỗi vòng lặp nhằm đưa thành phần y tiến dần về 0. Điều kiện cho hệ phương trình CORDIC trong chế độ này có dạng:

$$s_i = \begin{cases} 1 & \text{khi } y_i < 0 \\ -1 & \text{khi } y_i \ge 0 \end{cases}$$

Thông số đầu vào của phép toán:


$$\begin{cases} x_0 = x_{in} \\ y_0 = y_{in} \\ z_0 = z_{in} \end{cases}$$

Thông số đầu ra của phép toán:

$$\begin{cases} x_n = \frac{1}{K} \sqrt{x_{in}^2 + y_{in}^2} \\ y_n = 0 \end{cases}$$
$$z_n = z_{in} + \tan^{-1} \left( \frac{y_{in}}{x_{in}} \right)$$

#### 3.2.1.3. Triển khai CORDIC trên phần cứng

Từ hệ phương trình thuật toán CORDIC, có thể đưa ra sơ đồthiết kếsơ bộ cho thuật toán này như sau.



Hình 3. Sơ đồ thiết thuật toán CORDIC

Sơ đồ khối CORDIC thiết kế theo phương án hồi tiếp. Khối xử lý bao gồm các bộ MUX, bộ dịch phải, bộ cộng trừ có điều khiển và các thanh ghi, được thiết kế dựa theo sơ đồ thiết kế thuật toán sơ bộ. Khối điều khiển đơn giản là một Counter. Giá trị của counter xác định số bit cần dịch trong mỗi lần lặp, cũng như định vị dữ liệu cần tham chiếu trong bảng hằng số. Ngoài ra, việc thực hiện OR tất cả các bit của Counter 38


giúp điều khiển các khối MUX đầu vào. Khi tín hiệu điều khiển bằng 0 (Counter = 0), dữ liệu đầu vào được nạp và xử lý. Khi tín hiệu điều khiển khác 0 (Counter > 0), dữ liệu hồi tiếp được chọn để xử lý. Vì các khối Dịch bit, cộng trừ đều là mạch logic tổ hợp nên mỗi vòng lặp của phép toán được thực hiện trong 1 chu kỳ đồng hồ.

#### 3.2.1.4. Đánh giá thuật toán CORDIC

Một hạn chế khi sử dụng khối CORDIC, cụ thể là với CORDIC – Vectoring, đó là góc quay trong từng vòng lặp có giá trị cố định xác định trước. Như vậy, không thể tránh khỏi trường hợp góc quay tổng hợp không đạt được tới góc cần quay.

Dưới đây là sơ đồ đánh giá sự phụ thuộc của độ chính xác vào kiểu dữ liệu và số vòng lặp.

(kết quả này được đánh giá dựa vào việc thực hiện code bằng phần mềm Matlab).



Theo thuật toán CORDIC – Vectoring, khi kết thúc phép toán, vector (x, y) được quay về trục x, hay nói cách khác, lúc này x mang giá trị  $r = \sqrt{x^2 + y^2}$ , còn y bị triệt tiêu. Sai số ở đây được tính bằng sai khác giữa giá trị cuối cùng của x và r.

$$\delta = \frac{|r - x|}{r}$$

Cũng qua đồ thị khảo sát trên hình, số vòng lặp cần thiết để thực hiện thuật toán CORDIC là 16. Giá trị này được chọn để cân đối giữa độ chính xác và thời gian thực 39

thi phép toán, bên cạnh đó, nó cũng giúp cho việc tận dụng hết khả năng lưu trữ của 1 thanh ghi 4 bit.

Trong bài phần CORDIC dữ liệu đầu vào chọn kiểu int16 bao gồm 8bit nguyên và 8bit phần thập phân.

## 3.2.2. Khối bộ lọc và khối nhân sóng mang

Thay vì sử dụng phép nhân 16bit, ta sử dụng cách dịch bit


Ví dụ: nhân số 16 bit với số 0.607252925634384, ta biến đổi số 0.607252925634384 về dạng nhị phân: 0.1001101101110100111011011. Sau đó chỉ cần lấy số nhân dịch bit theo số nhị phân ấy.

Môt đoan code cho ví du trên:

## 3.2.3. Khối Mapper


Thực hiện mạch bằng phương pháp Look up table. Tín hiệu vào sẽ được ánh xạ lên chòm sau theo bảng sau:

$b_0 b_1$	I	$b_{2}b_{3}$	Q
00	-3	00	-3
01	-1	01	-1
11	+1	11	+1
10	+3	10	+3




## 3.2.4. Cách ghép nối các khối

Để ghép nối một cách đồng bộ giữa các khối, nhóm em sử dụng 2 tín hiệu start và ready. Tín hiệu **Start** để báo có dữ liệu vào, và khi đó mạch bắt đầu hoạt động. Khối **Ready** để báo dữ liệu ra, tín hiệu này có vai trò kích thích khối liền sau nó hoạt động bằng cách nối vào chân **Start**của khối đó.




# Phần 4. Thiết kế mạch


## 4.1 Lưu đồ thuật toán khối Cyclic Prefix




## 4.2 Lưu đồ thuật toán khối Mapper



## 4.3 Lưu đồ thuật toán khối bộ lọc




## 4.4 Lưu đồ thuật toán khối nhân sóng mang




## 4.5 Lưu đồ thuật toán khối PLL

## 4.5.1. Lưu đồ thuật toán khối Cordic rotation



## 4.5.2. Lưu đồ thuật toán khối Cordic vector



## Phần 5. Triển khai

Phần này trình bày việc triển khai cụ thể một số khối. Tuy nhiên do khối lượng code quá lớn, vì vậy toàn bộ code chương trình sẽ được lưu trong đĩa CD

## 5.1 Khối phát

#### 5.1.1. Chèn khoảng bảo vệ - Cyclic prefix

```
module cyclic prefix
      input
                                clk,
      input
                                rst n,
      input
                                data in,
      input
                                start,
      output
                  reg
                         data out,
      output
                  reg
                        ready
);
      reg
            data in r;
            [6:0] count;
      reg
            ready temp; //lam tre ready 1 chu ki theo spec
      always @ (posedge clk or negedge rst n)begin
            if(!rst n)begin
                   count<=0;
            end
            else if(start) begin
                   if (count==7'd99) count<=0;
                   else count<=count+1;</pre>
            end
      end
      always @ (posedge clk or negedge rst n)begin
            if(!rst n)begin
                   data_in_ r<=0;
                   ready_temp<=0;</pre>
            end
            else if(start) begin
                   data in r<=data in;
                   ready temp<=1'b1;
            end
      end
      always @ (posedge clk or negedge rst n)begin
            if(!rst n)begin
                   data out<=0;</pre>
                   ready<=0;
            end
            else if(start) begin
                   ready<=ready temp;</pre>
                   if(count<7'd90) data out<=data in r;</pre>
                   else data out<=16'b1;
            end
      end
endmodule
```

#### 5.1.2. *Mapper*

```
module mapper
# (
      parameter width data = 16
      input
                                     data in,
      input
                                     clk,
      input
                               rst n,
      input
                               start,
      output reg [width data-1:0]
                                     data I,
      output reg [width data-1:0]
                                     data Q,
      output reg
                                     ready
);
      wire
                  data in wire; // Day noi voi data in
                  [3:0] reg sh;//thanh ghi dich
      reg
                  [1:0] count;
      reg
                  [3:0] reg I, reg Q;
      reg
          start a, start b, start c, start d;
      reg
      assign data in wire = (start) ? data in : 1'b0;
      always @ (posedge clk or negedge rst n)begin //Khoi tao count va
dich thanh ghi reg sh
            if(!rst n)begin
                        count<=0;
                        reg sh<=0;
            end
            else if(start) begin
                        count<=count+1;</pre>
                         reg_sh<={data_in_wire,reg_sh[3:1]};</pre>
            end
      end
      always @ (posedge clk or negedge rst n)begin //xu ly ready
            if(!rst n)begin
                  ready<=0;
                  start a<=0;
                  start b<=0;
                  start_c<=0;
                  start d<=0;
            end
            else if(start) begin
                  start a<=1;
                  start b<=start a;
                  start c<=start b;
```

```
start d<=start c;</pre>
            ready<=start_d;</pre>
      end
end
always @ (posedge clk or negedge rst_n)begin//data out
      if(!rst_n)begin
            data I<=0;
            data Q \le 0;
      end
      else begin
            data I<={reg I,12'b0};</pre>
            data_Q<={reg_Q,12'b0};
      end
end
always @ (count or reg_sh or start)begin // Mapper
      if((count==0)&&(start))begin
                   case(reg_sh[3:2])
                         2'b00:
                                      reg I=-4'd3;
                         2'b01:
                                      reg I=-4'd1;
                         2'b10:
                                      reg_I=4'd3;
                         default:
                                      reg_I=4'd1;
                   endcase
                   case(reg_sh[1:0])
                         2'b00:
                                      reg Q=-4'd3;
                         2'b01:
                                      reg_Q=-4'd1;
                         2'b10:
                                      reg_Q=4'd3;
                         default:
                                      reg_Q=4'd1;
                   endcase
      end
      else begin
                   reg_I=4'b0000;
                   reg Q=4'b0000;
      end
end
endmodule
```

#### 5.1.3. Chèn không - Zero padder

```
module zero padder
# (
      parameter width data = 16
      input
                                                         clk,
                                                         rst_n,
      input
      input
                                                         start,
      input
                                                         sel,
      input
                   [width_data-1:0] data_in,
      output
                   [width_data-1:0] data_out,
      output
                  reg
                                                  ready
);
                   [width_data-1:0]
      reg
                                     data;
                                                         //Day luu gia tri
      wire
                   [width_data-1:0]
                                     data_in_wire;
data_in
      assign data_in_wire = (start) ? data_in : 16'b0;
      assign data_out = data;
      always @ (posedge clk or negedge rst n)begin
            if(!rst n)begin
                  data<=16'b0;
                  ready<=1'b0;
            end
            else begin
                  if(!sel)
                               begin
                                            data<=data in wire;
                                            ready <=1;</pre>
                                      end
                  else
                               data<=16'b0;
            end
      end
endmodule
```

#### 5.1.4. Bộ lọc cos nâng - Raised cosin filter

Trong CD

#### 5.1.5. Bộ nhân sóng mang - Carry multiplier

```
input
                              [width sel-1:0]
                                                      sel,
      input
                  signed
                              [width sym-1:0]
                                                      data in,
      input
                      start,
      output reg
                       [width_sym-1:0]
                                                data out,
      output reg
                        ready
                                          //Bao da nap xong du lieu
);
     wire [width sym-1:0] data out 0
     wire [width_sym-1:0] data_out_1
     wire [width sym-1:0] data out 2
     wire [width sym-1:0] data out 3
     wire [width sym-1:0] data out 4
     wire [width sym-1:0] data out 5
     wire [width_sym-1:0] data_out 6
     wire [width sym-1:0] data out 7
     wire [width_sym-1:0] data_out 8
     wire [width_sym-1:0] data out 9
     wire [width_sym-1:0] data out 10
     wire [width sym-1:0] data out 11
     wire [width_sym-1:0] data out 12
     wire [width_sym-1:0] data out 13
     wire [width sym-1:0] data out 14
     wire [width sym-1:0] data out 15
     wire [width sym-1:0] data in temp;
     wire [width sym-1:0]
                              data in temp2;
     reg [width sym-1:0]
                              data out temp;
                                          data in temp3;
                                          ready delay;
     reg
     assign data in temp2= start? data in:0;
     assign data in temp= data_in_temp2[15]?
(~(data_in_temp2)+16'b1):data_in_temp2;
      assign data out 0 = 0;
     assign data out 1
(data in temp>>>2)+(data in temp>>>3)+(data in temp>>>8)+(data in temp>>>9
)+(data in temp>>>10)+(data in temp>>>11)+(data in temp>>>12);
      assign data_out 2 =
(data in temp>>>1)+(data in temp>>>3)+(data in temp>>>4)
+(data in temp>>>6) +(data in temp>>>8);
      assign data_out 3 =
(data in temp>>>1)+(data in temp>>>2)+(data in temp>>>3)
+(data in temp>>>5) +(data in temp>>>6) +(data in temp>>>9);
      assign data out 4 = data in temp;
      assign data_out 5
(data in temp>>>1)+(data in temp>>>2)+(data in temp>>>3)
+(data in temp>>>5) +(data in temp>>>6) +(data in temp>>>9);
      assign data_out 6 =
(data in temp>>>1)+(data in temp>>>3)+(data in temp>>>4)
+(data in temp>>>6) +(data in temp>>>8);
      assign data out 7 =
(data in temp>>>2)+(data in temp>>>3)+(data in temp>>>8)+(data in temp>>>9
)+(data in temp>>>10)+(data in temp>>>11)+(data in temp>>>12);
      assign data_out 8 = \overline{0};
      assign data out 9
~((data_in_temp>>>2)+(data_in_temp>>>3)+(data_in_temp>>>8)+(data_in_temp>>
>9)+(data_in_temp>>>10)+(data_in_temp>>>11)+(data_in_temp>>>12))+16'b1;
      assign data_out_10 =
~((data_in_temp>>>1)+(data_in_temp>>>3)+(data in temp>>>4)
+(data_in_temp>>>6) +(data_in_temp>>>8))+16'b1;
```

```
assign data out 11 =
~((data_in_temp>>>1)+(data_in_temp>>>2)+(data_in_temp>>>3)
+(data_in_temp>>>5) +(data_in_temp>>>6) +(data_in_temp>>>9))+16'b1;
      assign data_out_12 = ~( data_in_temp)+16'b1;
      assign data_out_13 =
~((data_in_temp>>>1)+(data_in_temp>>>2)+(data_in_temp>>>3)
+(data_in_temp>>>5) +(data_in_temp>>>6) +(data_in_temp>>>9))+16'b1;
      assign data out 14 =
~((data_in_temp>>>1)+(data_in_temp>>>3)+(data_in_temp>>>4)
+(data in temp>>>6) +(data in temp>>>8))+16'b1;
      assign data out 15 =
~((data in temp>>>2)+(data in temp>>>3)+(data in temp>>>8)+(data in temp>>
>9) + (data in temp>>>10) + (data in temp>>>11) + (data in temp>>>12))+16 b1;
      always @ (posedge clk or negedge rst n ) begin
            if(!rst n) begin
                  data out <= 0 ;
                  ready <= 0;
                  ready delay<=0;</pre>
                  data out temp<=0;
            end
            else begin
                               case(sel)
                                     4'b0000: data out temp<= data out 4
                                     4'b0001: data out temp<= data out 5
                                     4'b0010: data out temp<= data out 6
                                     4'b0011: data out temp<= data out 7
                                     4'b0100: data out temp<= data out 8
                                     4'b0101: data out temp<= data out 9
                                     4'b0110: data out temp<= data out 10;
                                     4'b0111: data out temp<= data out 11;
                                     4'b1000: data out temp<= data out 12;
                                     4'b1001: data out temp<= data out 13;
                                     4'b1010: data out temp<= data out 14;
                                     4'b1011: data out temp<= data out 15;
                                     4'b1100: data out temp<= data out 0
                                     4'b1101: data out temp<= data out 1
                                     4'b1110: data out temp<= data out 2
                                     default: data out temp<= data out 3</pre>
                               endcase
                               data in temp3<=data in temp2[15];//</pre>
data in temp3 la tre cua data in temp de viec xac dinh am duong se van giu
duoc den khi ra data out
                               if(!data in temp3) begin
                                     data out <= data out temp;
                               end
                               else begin
                                     data out <=~ (data out temp) +16'b1;
                               end
                               ready<=ready delay;</pre>
                               ready delay<=1;
                  end
      end
endmodule
```

```
Bộ nhân sóng mang sin
Trong CD
```

#### 5.1.6. Bộ chèn pilot - pilot inserter

Trong CD

## 5.1.7. Bộ điều khiển – Controller

```
TOP Module
module
           controller gam 16
# (
     parameter
                wid count = 4
)
     input
                clk,
     input
               rst clk,
               rst n,
     input
               ready mapper,
     input
               ready zero,
     input
               ready_filter,
     input
               clk_1\overline{2}, //clk 12=12clk
     output
                           //clk_3=3clk
                clk_3,
     output
                          //clk 2=2clk : su dung cho khoi pilot
                clk_2,
     output
                sel_zero_pad,
     output
                ce shift,
     output
                [wid count-1:0] sel carrier
     output
);
//Sinh clock tu clock chuan
gen_clk
     my_gen_clk(
                 .clk(clk),
                .rst clk(rst clk),
                .clk_12(clk_\overline{1}2),
                .clk\overline{3}(clk\overline{3}),
                .clk 2(clk 2)
     );
//dau ra tin hieu dieu khien
        #
                (.wid count(wid count))
proc qam
     process qam(
                .clk(clk 3),
                .rst n(rst n),
                .ready mapper(ready mapper),
                .ready_filter(ready_filter),
                .ready_zero(ready_zero),
                .sel_zero_pad(sel_zero_pad),
                .sel_carrier(sel_carrier),
                .ce_shift(ce_shift)
     );
endmodule
```

```
);
            [1:0] count_3;
      reg
            [3:0] count 12;
      reg
      assign clk_3 = (count_3==0) ? 1'b1:1'b0;
      assign clk_12 = (count_12==0) ? 1'b1 : 1'b0;
      always @ (posedge clk or negedge rst clk)begin
            if(!rst_clk)begin
                  c1k 2 <= 0;
            end
            else begin
                  clk 2<=~clk 2;
            end
      end
      always @ (posedge clk or negedge rst clk)begin
            if(!rst clk)begin
                  count 3<=2'b10;
            end
            else begin
                  if(count 3==2'd2) count 3<=0;
                  else count 3<=count 3+1;
            end
      end
      always @ (posedge clk or negedge rst clk)begin
            if(!rst clk)begin
                  count 12<=4'd11;
            end
            else begin
                  if(count 12==4'd11)
                                          count 12<=0;
                  else count 12<=count 12+1;
            end
      end
endmodule
```

```
module proc qam
               wid count = 4
     parameter
     input
               clk,
     input
               rst_n,
     input
               ready_mapper,
               ready zero,
     input
               ready filter,
     input
                                         sel zero pad,
     output
               reg
     output
                                              ce shift,
     output
               [wid count-1:0]
                               sel carrier
);
          [wid count-1:0]
                        count zero;
     reg
          [wid count-1:0]
                        count carrier;
     reg
     assign
               ce shift = ready zero;
               sel carrier = count carrier;
     assign
//Khoi tao bo dem
```

```
always @ (posedge clk or negedge rst n)begin //Bo dem cua khoi
zero_padder
           if(!rst_n)begin
                 count_zero<=0;
           end
           else if(ready_mapper)begin
                count_zero<=count_zero+1;</pre>
           end
     end
     always @ (posedge clk or negedge rst n)begin //Bo dem cua khoi
multiplier_carrier
           if(!rst n)begin
                count_carrier<=4'b0;</pre>
           end
           else if(ready_filter)begin
                 count carrier<=count carrier+1;</pre>
           end
     end
//Dieu khien tin hieu sel zero pad
     always @ (posedge clk or negedge rst n)begin
           if(!rst n)begin
                 sel zero pad<=1'b1;</pre>
           end
           else begin
                 if((count zero==0)&&(ready mapper)) sel zero pad=1'b0;
                 else sel zero pad<=1'b1;
           end
     end
endmodule
```

## 5.2 Khối thu

## 5.2.1. Cắt pilot – Cut Pilot

```
Trong CD
```

#### 5.2.2. Nhân sóng mang – Carry multiplier

```
Đã trình bày bên khối phát
```

#### 5.2.3. Bộ lọc cos nâng – Raised cosin filter

```
Đã trình bày bên khối phát
```

## 5.2.4. Lấy mẫu – Sampling

```
module
            sampling
# (
      parameter width=16
      input
                   [width-1:0] data in,
      input
                                            clk,
      input
                                            rst_n,
      input
                                            start,
      output
                   [width-1:0] data_out,
      output
                   reg
                                      ready
);
                   [width-1:0] data;
      reg
      assign data_out=data;
      always @ (posedge clk or negedge rst n)begin
            if(!rst n)begin
                   data<=0;
                   ready<=0;
            end
            else if(start)begin
                   ready<=1'b1;
                   data<=data_in;
            end
      end
endmodule
```

#### 5.2.5. Vòng khóa pha – Phase lock loop

Dưới đây là 5 file top module lớn nhất trong tổng số 20 file .v, các file được lưu trong đĩa CD

```
File Top Phase Lock Loop
module
            top pll
# (
      parameter
                  width data = 16,
                  width_reg =18,
COUNT_WIDTH = 4,
      parameter
      parameter
      parameter kp=0.026, //0.00000110101010111 6 7 9 11 14 15 16
      parameter ki=0.00069,//0.0000000001011010011
      parameter k =0.02531//kp-ki=0.0000011001111010 6 7 10 11 12 13 15
      input
                   [width_data-1:0]
                                     x_in,
      input
                   [width data-1:0]
                                     y_in,
      input
                                                         clk, rst n,
      input
                                                         start,
      output
                   [width_data-1:0]
                                     x_out,
                   [width data-1:0]
      output
                                     y out,
      output
                                                         ready
);
      wire
                   [width data-1:0] phi ht;//Phi hoi tiep
                   [width data-1:0] x latch, y latch, phi latch;
      wire
                   [width_reg-1:0]
      wire
                                     x_vec, y_vec;
                   [width_data-1:0] phi_err,phi_right,phi_right_out;
      wire
     wire
                   [width_data-1:0] phi_temp, teta_temp, e_temp;//hoi tiep
cua pll_proc
                  [width_data-1:0] e_o,teta_o;//Output cua khoi pll_proc
      wire
                  [width data-1:0] x appr, y appr;
      wire
                  ready latch;
      wire
      wire
                  ready vec;
      wire
                  ready rot;
      wire
                  ce rot, ce vec;
latch data #(.width(width data))
      latch data inst(
                               (x in),
                   .x in
                               (y in),
                   .y in
                               (phi ht),
                   .phi in
                               (e o),
                   .e in
                   .teta in
                               (teta o),
                   .phi_right_in(phi_right),
                   .x_i
                               (x appr),
                   .y_i
                               (y_appr),
                   .start
                               (start),
                   .clk
                               (clk),
                   .rst n
                               (rst n),
                               (x latch),
                   .x out
                               (y latch),
                   .y out
                   .phi out (phi latch),
                               (x_out),
                   .x_0
                   ·y_0
                               (y_out),
                   .ce_vec
                               (ce_vec),
                   .ce rot
                                (ce_rot),
```

```
.phi
                                (phi temp),
                                (teta_temp),
                   .teta
                                      (e_temp),
                   .phi_right_out(phi_right_out),
                                (ready)
                   .ready
      );
vec cordic top #(
                                      .COUNT WIDTH
                                                          (COUNT_WIDTH),
                                                          (width_data),
                                      .WIDTH_IN
                                      .WIDTH OUT
                                                          (width reg)
                                )
      cordic_to_vec(
                                .clk
                                             (clk),
                                .start
                                             (ce_vec),
                                .rst n
                                             (rst_n),
                                             (x latch),
                                .x in
                                .y_in
                                             (y latch),
                                .z_in
                                             (phi latch),
                                .x out
                                             (x vec),
                                             (y vec),
                                .y out
                                .ready
                                             (ready vec)
      );
top cordic rot #(
                                      .COUNT WIDTH
                                                          (COUNT WIDTH),
                                      .WIDTH
                                                                (width data),
                                      .WIDTH WIRE
                                                         (width reg)
                                )
      cordic_to_rot(
                                .clk
                                             (clk),
                                .start
                                             (ce rot),
                                .rst n
                                             (rst_n),
                                .x_in
                                             (x_vec),
                                .y_in
                                             (y_vec),
                                .x_out(),
                                .y_out(),
                                .z out
                                             (phi err),
                                             (ready rot)
                                .ready
      );
appr_cordic #(
                                .width in
                                             (width_reg),
                                .width_out (width_data)
      appr cordic inst(
                                .x in(x vec),
                                .y_in(y_vec),
                                .start(ready vec),
                                .clk(clk),
                                .rst_n(rst_n),
                                .x_out(x_appr),
                                .y_out(y_appr),
                                .phi_right(phi right)
      );
pll_proc #(
                         .kp
                                (kp),
                                (ki),
                         .ki
                                (k),
                         .k
                         .width(width data)
```

```
pll_proc_inst(
                         .phi_err
                                            (phi_err),
                         .phi_right (phi_right_out),
                         .phi_in
                                           (phi_temp),
                         .e in
                                            (e_temp),
                         .teta in
                                            (teta temp),
                         .clk
                                            (clk),
                         .rst n
                                            (rst n),
                         .start
                                            (ready rot),
                         .e out
                                            (e o),
                         .teta out
                                      (teta o),
                         .phi out
                                            (phi ht)
      );
endmodule
```

```
Module chốt dữ liệu: Điều khiến dữ liệu đồng bộ với nhau
module latch data
# (
      parameter width=16
)
(
                  [width-1:0] x_in,
      input
                  [width-1:0] y in,
      input
                  [width-1:0] phi_in,e_in,teta_in,phi_right_in,
      input
                  [width-1:0] x i, y i, //Giu tin hieu x output va y output
      input
den clk thu 37 roi dua ra
                                           start, clk, rst n,
      input
                  [width-1:0] x_out,
      output
                   [width-1:0] y out,
      output
                   [width-1:0] phi out,
      output
                  [width-1:0] x o, y o, //Dieu chinh clk cho dau ra x, y cua
      output
top pll
      output
                  reg
                                     ce vec, ce rot,
      output
                  reg [width-1:0] phi, teta, e, phi right out,
      output
                  reg
                                     ready
);
      reg
                   [5:0] count;
                  [width-1:0] x_temp,y_temp,phi_temp,x_io_temp,y_io_temp;
      rea
      rea
                  [width-1:0] e tp,phi tp,teta tp;//Lay dau vao
e_in,teta_in,phi_in
      assign x_out=x_temp;
      assign y_out=y_temp;
      assign phi_out=phi_temp;
      assign x o=x io temp;
      assign y o=y io temp;
//Dung
      always @ (posedge clk or negedge rst n)begin
            if(!rst_n)begin
                  count<=6'd0;
            end
            else if(start)begin
                  if(count==6'd36) count<=6'd0;
                  else count<=count+6'd1;</pre>
            end
      end
      always @ (posedge clk or negedge rst n)begin
```

```
if(!rst n)begin
                  x_temp <= 0;
                   y_temp <= 0;
                  phi temp<=0;
            end
            else if((start)&&(count==0))begin
                  x_temp<=x_in;</pre>
                   y_temp<=y_in;</pre>
                  phi temp<=phi in;</pre>
            end
      end
//
      always @ (posedge clk or negedge rst n)begin
            if(!rst_n)begin
                  x_{io}temp <= 0;
                  y io temp\leq=0;
            end
            else if((start)&&(count==6'd36)) begin
                  x io temp<=x i;
                   y io temp<=y i;
            end
      end
//Dieu khien ce cua 2 top module VEC va ROT
      always @ (posedge clk or negedge rst n)begin
                                                       //CE VEC
            if(!rst n)begin
                   ce vec <= 0;
            end
            else if(start) begin
                   if((count>=6'd0)&&(count<=6'd15)) ce vec<=1'b1;
                   else ce vec<=1'b0;
            end
      end
      always @ (posedge clk or negedge rst n)begin//CE ROT
            if(!rst n)begin
                   ce rot<=0;
            end
            else if(start)begin
                   if((count>=6'd17)&&(count<=6'd32)) ce rot<=1'b1;
                   else ce rot<=1'b0;
            end
      end
      always @ (posedge clk or negedge rst n)begin// dieu khien
e',phi',teta'
            if(!rst n)begin
                   e_tp<=0;
                   teta tp<=0;
                   phi tp<=0;
                   ready<=0;
            end
            else if((start)&&(count==6'd36))begin
                   e tp<=e in;
                   phi_tp<=phi_in;</pre>
                   teta tp<=teta in;
                   ready<=1'b1;
            end
      end
      always @ (posedge clk or negedge rst_n)begin
```

```
Module: Xoay tọa độ (x in, y in) thành (x out, y out) theo góc z
module vec cordic top
 parameter COUNT WIDTH = 4,  // Counter width
 parameter WIDTH IN = 16,
                                  // Counter width
 parameter WIDTH OUT =18
                                    //Mo rong bit dau
(
                                   clk,
  input
  input
                                   start,
  input
                                   rst n,
  input signed [WIDTH IN-1 : 0]
                                   x in,
  input signed [WIDTH IN-1: 0]
                                   y in,
                 [\text{WIDTH IN-1}: 0]
  input signed
                                      z in,
  output reg [WIDTH OUT-1:0]
                                  x_out,
               [WIDTH OUT-1 : 0]
  output reg
                                   y out,
  output
                        ready
) ;
 wire
                                   sign;
               [COUNT WIDTH-1 : 0] shift_bit;
  wire
  wire
                                   mux sel;
                                   x_out_wire;
 wire
               [WIDTH OUT-1 : 0]
 wire
                  [WIDTH_OUT-1 : 0] y_out_wire;
 always
           @ (posedge clk or negedge rst n)begin
                                                     //Giu gia tri
x_out,y_out trong 16 chu ki
      if(!rst_n)begin
            x_out<=0;</pre>
            y_out<=0;</pre>
      end
      else if (shift bit==4'd15)begin
            x_out<=x_out_wire;</pre>
            y out<=y out wire;
      end
  end
  // CORDIC
  vec eda cordic
    .WIDTH IN
                 (WIDTH IN),
       .COUNT WIDTH (COUNT WIDTH),
       .WIDTH OUT (WIDTH OUT)
  eda cordic inst
```

```
(x_in),
   .x_in
   .y_in
                (y_in),
      .z_in
                            (z_in),
                   (clk),
      .clk
                (start),
   .ce
   .rst_n
                (rst n),
   .mux_sel
               (mux_sel),
   .shift_bit (shift_bit),
   .sign in
                (sign),
   .x out
                (x out wire),
                (y out wire),
   .y out
   .sign_out
                (sign)
 );
 // CTRL
 vec_cordic ctrl
  .COUNT WIDTH (COUNT WIDTH)
 eda cordic ctrl inst
               (clk),
   .clk
   .ce
                (start),
   .rst n
                (rst n),
   .shift bit (shift bit),
   .mux_ctrl (mux_sel),
     .ready
                            (ready)
 );
endmodule
```

```
Module: Xoay tọa độ (x,y) về trục hoành vừa đưa ra góc vừa xoay
module top cordic rot
# (
 parameter COUNT_WIDTH = 4,  // Counter width
 input
                                clk,
 input
                                start,
 input
                                rst n,
 input signed [WIDTH_WIRE-1 : 0] x_in,
 input signed [WIDTH_WIRE-1 : 0] y_in,
 output reg [WIDTH_WIRE-1 : 0] x_out,
 output reg [WIDTH_WIRE-1: 0] y_out,
             [WIDTH-1 : 0]
 output reg
                                           z out,
 output
                     ready
);
 wire
                                sign;
 wire
            [COUNT WIDTH-1: 0] shift bit;
 wire
                                mux sel;
 wire
                      [WIDTH WIRE-1:0] x out wire;
                [WIDTH WIRE-\overline{1}: 0] y_out_wire;
 wire
 wire
                     [WIDTH-1 : 0]
                                                z out wire;
 wire
                      [WIDTH-1 : 0]
     z out wire temp;//Chuyen z out wire ve [0-2pi]
           z_out_wire_temp = (z_out_wire[WIDTH-1])
     (z_out_wire+16'd25735) : (z_out_wire);//pi->25735(16bit)
```

```
always @ (posedge clk or negedge rst n)begin //Giu gia tri
x_out,y_out trong 16 chu ki
     if(!rst_n)begin
           x_out <= 0;
           y_out<=0;</pre>
           z_out <= 0;
     end
     else if (shift bit==4'd15)begin
          x_out<=x_out_wire;</pre>
           y_out<=y_out_wire;</pre>
           z_out<=z_out_wire_temp;</pre>
     end
 end
 // CORDIC
 rot eda cordic
   .WIDTH
               (WIDTH),
      .COUNT WIDTH (COUNT WIDTH),
      .WIDTH WIRE
                    (WIDTH WIRE)
 rot cordic inst
   .x in
               (x in),
   .y_in
               (y_in),
    .clk
                 (clk),
               (start),
   .x_out
   .y_out
                (y_out_wire),
     .z_out
                           (z_out_wire),
   .sign_out (sign)
 );
 // CTRL
 rot_cordic_ctrl
 # (
   .COUNT WIDTH (COUNT WIDTH)
 )
 rot cordic ctrl inst
   .clk
               (clk),
                (start),
   .ce
   .ready
                            (ready)
endmodule
```

```
Module: Làm tròn (x,y) về điểm gần nhất trên chòm sao

/*

Lam tron (I,Q)->(I',Q') dua ve diem gan nhat tren chom sao

*/

module appr cordic
```

```
# (
                                       //data width_in
      parameter width_in = 18,
      parameter width out = 16
                                       //data width out
      input signed
                          [width_in-1:0]
                                             x_{in},
      input signed
                          [width in-1:0]
                                             y_{in},
      input
                                                                 start,
      input
                                                                 clk,
      input
                                                                 rst n,
                                [width out-1:0] x out,
      output
                                 [width out-1:0] y out,
      output
                                 [width out-1:0] phi right
      output
);
                          [width out-1:0]
      rea
buffer x1, buffer x2, buffer y1, buffer y2, buffer phi1, buffer phi2; // Dem du
lieu de dam bao chac chan khong bi mat sau 16 chu ki
                          [width out-1:0] x temp, y temp, phi temp;
      assign
                   x out = buffer x2;
      assign
                   y out = buffer y2;
      assign
                   phi right=buffer phi2;
      always @ (x in)begin// lam tron x in
             if((x in<-18'd8192)\&\&(x in[width in-1])) begin //<-2 va x in
am
                   x temp=-16'd12288;//=-3
             end
             else if((x in>=-18'd8192)&&(x in[width in-1])) begin//-2<=x in
&& x in la so am
                   x temp=-16'd4096;//=-1
             end
             else if((x_{in}=18'd0) && (x_{in}<18'd8192) && (x_{in}=18'd0) && (x_{in}=18'd0) && (x_{in}=18'd0) && (x_{in}=18'd0)
1]))begin//0<=x in<2 va x in duong
                   x temp=16'd4096;//=1
             end
             else begin
                   x temp=16'd12288;//=3
             end
      end
      always @ (y in)begin// lam tron y in
             if((y in<-18'd8192)&&(y in[width in-1])) begin //<-2 va y in
am
                   y temp=-16'd12288;//=-3
             end
             else if((y in>=-18'd8192)&&(y in[width in-1])) begin//-2<=y in
va y in am
                   y \text{ temp}=-16'd4096;//=-1
             end
             else if((y in>=18'd0) && (y in<18'd8192) && (~y in[width in-
1]))begin//0<=y_in<2 va y_in duong
                   y_temp=16'd4096;//=1
             end
             else begin
                   y_temp=16'd12288;//=3
             end
      end
      always @ (x_temp or y_temp)begin
```

```
if(((x temp==16'd4096)&&(y temp==16'd4096)) ||
((x temp==16'd12288)&&(y temp==16'd12288)))begin
                   phi temp=16'd3217;
             end
             else if(((x_{temp}=-16'd4096)&&(y_{temp}=-16'd4096)) ||
((x_{temp}=-16'd12288) & (y_{temp}=-16'd12288))) begin
                   phi temp=16'd16085;
             end
             else if(((x_{temp}=-16'd4096)&&(y_{temp}==16'd4096)) ||
((x \text{ temp==-16'd12288}) \&\& (y \text{ temp==16'd12288}))) \text{ begin}
                   phi temp=16'd9651;
             end
             else if(((x temp==16'd4096)&&(y temp==-16'd4096)) ||
((x temp==16'd12288)&&(y temp==-16'd12288)))begin
                   phi_temp=16'd22519;
             end
             else if ((x temp==16'd12288)&&(y temp==16'd4096))begin
                   phi temp=16'd1318;
             end
             else if ((x \text{ temp}==-16'd12288) \&\&(y \text{ temp}==-16'd4096)) begin
                   phi temp=16'd14186;
             end
             else if ((x temp==16'd4096)&&(y temp==16'd12288))begin
                   phi temp=16'd5116;
             end
             else if ((x \text{ temp}=-16'd4096) \&\& (y \text{ temp}=-16'd12288)) begin
                   phi temp=16'd17984;
             end
             else if ((x \text{ temp}=-16'd4096) \&\&(y \text{ temp}==16'd12288))begin
                   phi temp=16'd7752;
             else if ((x_temp==16'd4096) &&(y_temp==-16'd12288))begin
                   phi temp=16'd20619;
             end
             else if ((x temp==-16'd12288)&&(y temp==16'd4096))begin
                   phi temp=16'd11550;
             end
             else begin
                   phi temp=16'd24418;
             end
      end
      always @ (posedge clk or negedge rst n)begin
             if(!rst n)begin
                   buffer x1 <= 0;
                   buffer x2 <= 0;
                   buffer y1<=0;
                   buffer y2 <= 0;
                   buffer phi1<=0;
                   buffer phi2<=0;
             end
             else if(start)begin
                   buffer x1<=x temp;
                   buffer x2<=buffer x1;</pre>
                   buffer_y1<=y_temp;</pre>
                   buffer_y2<=buffer_y1;</pre>
                   buffer phi1<=phi_temp;</pre>
                   buffer phi2<=buffer phi1;
             end
      end
```


endmodule

# Phần 6. Kế hoạch kiểm tra

Phần này sử dụng công cụ mô phỏng VERTOR WAVEFORM của ALTERA để mô phỏng cho các khối được nếu trong phần 5.


## 6.1 Phần phát

#### 6.1.1. Bộ Cyclic Prefix




Hình 6.1 Kiểm tra bộ cyclic prefix.

#### 6.1.2. Bộ mapper




Hình 6.2 Kiểm tra bộ mapper.

#### 1.1.1. Bộ zero pad




Hình 6.3 Kiểm tra bộ zero pad.

## 6.1.3. Bộ raised cosin filter




Hình 6.4 Kiểm tra bộ raised cosin filter.

#### 1.1.2. Bộ carry multiplier




Hình 6.5 Kiểm tra bộ carry cos multiplier.



Hình 6.6 Kiểm tra bộ carry sin multiplier.


#### 1.1.3. Bộ pilot inserter



Hình 6.7 Kiểm tra bộ pilot inserter

#### 6.2 Phần thu


## 1.1.4. Bộ cắt pilot



## 1.1.5. Bộ nhân song mang (giống ở trên)


## 1.1.6. Bộ lọc (Như phần phát)

## 1.1.7. Bộ lấy mẫu



Hình 6.8 Kiểm tra bộ sampling

#### 1.1.8. Phase Lock Loop




# Phần 7. Tổng hợp mạch bằng phần mềm SYNOPSYS

Phần này sử dụng phần mềm SYNOPSYS chạy trên nên LINUX để tổng hợp thành mạch thật, có thể đi đặt ở các nhà máy. Phần này setup các thông số về thời gian cho mạch như: input delay, output delay, t\_setup, t\_hold...

## 7.1 Các bước thực hiện

Bước 1: Từ cửa sổ terminal, gõ lệnh: dc\_gui


Màn hình giao diện của chương trình:



Bước 2: Thiết lập các thư viện




Bước 3: Tạo file lưu tiến trình của quá trình tổng hợp bằng lệnh: set\_svf top\_thu.svf




**Buốc 4**: đọc file top module:  $File \rightarrow Read \rightarrow "top\_module.v"$ 


**Buốc 5**: Analyze:  $file \rightarrow analyze \rightarrow Add \rightarrow < top\_module.v > \rightarrow OK$ 




Bước 6: Elaborate




**Buốc 7**: Check Design: Design $\rightarrow$ Check design $\rightarrow$ OK



#### Buóc 8: Set clock contraints:



**Buốc 9:** Optimized the design: Design  $\rightarrow$  *Compile Ultra...* 



# 7.2 Kết quả, nhận xét

## 7.2.1. Các lệnh sử dụng

```
qui start
set svf top.svf
read file
                             -format
                                                        verilog
{/home/thanhtung/Desktop/data/thanhtung data/synopsys QAM/rtl
qam/top qam.v}
analyze
              -library
                              WORK
                                          -format
                                                        verilog
{/home/thanhtung/Desktop/data/thanhtung data/synopsys QAM/rtl
qam/top qam.v}
elaborate top qam -architecture verilog -library DEFAULT
uplevel #0 check design
create clock -name "clk" -period 4 -waveform { 0 2 }
set dont touch network [ find clock clk ]
set fix hold [ find clock clk]
compile -exact map
current design proc qam wid count4
compile_ultra
```

```
uplevel #0 { report_design }
uplevel #0 { report_hierarchy }
uplevel #0 { report_resources -hierarchy }
uplevel #0 { report_constraint -significant_digits 2 }
uplevel #0 { report_reference -nosplit }
uplevel #0 { report_port }
uplevel #0 { report_cell }
uplevel #0 { report_cell }
uplevel #0 { report_clock -nosplit }
uplevel #0 { report_area -nosplit }
uplevel #0 { report_compile_options -nosplit }
uplevel #0 { report_power -analysis_effort low }
```

# 7.2.2. Các file report của quá trình tổng hợp

#### 7.2.2.1. Area

```
**********
Design : top qam 1
*********
Combinational area:
                   0.000000
Noncombinational area:
                   0.000000
Net Interconnect area: 21.055969
Total cell area:
                    0.000000
Total area:
                   21.055969
*********
Design : top_qam_1
*********
Combinational area:
                 19578.500000
Noncombinational area: 57968.500000
                 22762.068830
Net Interconnect area:
Total cell area:
                 77547.000000
Total area:
                 100309.068830
*********
Design : proc qam wid count4
*********
Combinational area:
                   27.000000
Noncombinational area:
                   59.500000
Net Interconnect area:
                   5.698282
Total cell area:
                   86.500000
Total area:
                   92.198282
```

#### 7.2.2.2. Nets

Total 340 nets	8236	340	1021.45	56.65
8576				
Maximum	6715	1	1008.98	30.72
6716				
Average	24.22	1.00	3.00	0.17
25.22				

#### 7.2.2.3. Power

```
*********
Design : top_qam_1
*********
Design
          Wire Load Model
                                Library
_____
top qam 1
                  ForQA
                                cb13fs120 tsmc max
Global Operating Voltage = 1.08
Power-specific unit information :
  Voltage Units = 1V
   Capacitance Units = 1.000000pf
   Time Units = 1ns
   Dynamic Power Units = 1mW (derived from V, C, T units)
   Leakage Power Units = 1pW
*******
Design : top qam 1
*********
Design
          Wire Load Model
                                Library
_____
top qam 1
                  140000
                                 cb13fs120 tsmc max
raised cosin filter width data16 No reg16 0
                  8000
                                cb13fs120 tsmc max
raised_cosin_filter_width_data16_No_reg16_1
                  8000
                                 cb13fs120 tsmc max
carrier multi sin width sym16 width sel4
                                 cb13fs120 tsmc max
carrier_multi_cos_width_sym16_width_sel4
                  8000
                                cb13fs120 tsmc max
pilot width data16
                  70000
                                cb13fs120 tsmc max
Global Operating Voltage = 1.08
Power-specific unit information :
   Voltage Units = 1V
   Capacitance Units = 1.000000pf
```

```
Time Units = 1ns
   Dynamic Power Units = 1mW (derived from V,C,T units)
   Leakage Power Units = 1pW
 Cell Internal Power = 151.4091 uW (14%)
 Net Switching Power = 968.7601 uW (86%)
                    -----
Total Dynamic Power = 1.1202 mW (100%)
Cell Leakage Power = 404.4937 uW
*******
Design : proc qam wid count4
********
           Wire Load Model
                                 Library
_____
proc qam wid count4
                 ForQA
                                  cb13fs120 tsmc typ
Global Operating Voltage = 1.2
Power-specific unit information :
   Voltage Units = 1V
   Capacitance Units = 1.000000pf
   Time Units = 1ns
   Dynamic Power Units = 1mW (derived from V,C,T units)
   Leakage Power Units = 1pW
 Cell Internal Power = 21.3789 uW (86%)
 Net Switching Power = 3.5870 \text{ uW} (14%)
                    -----
Total Dynamic Power = 24.9659 uW (100%)
Cell Leakage Power = 198.7400 nW
```

### 7.2.2.4. Reference

*******	*****	**		
Attributes:				
b - black box (unknown)				
bo - allows boundary optimis	zation			
d - dont_touch				
mo - map_only				
h - hierarchical				
n - noncombinational				
r - removable				
s - synthetic operator				
u - contains unmapped logic	C			
a contains annapped rogi				
Reference Library	Unit	Area	Count	Total
Area Attributes	01120	11200	004110	10001
carrier adder		0.0	00000	1
0.000000 b				_
carrier multi cos		0 0	00000	1
0.000000 b		0.0	00000	_
carrier multi sin		0 0	00000	1
0.000000 b		0.0	00000	_
controller qam 16		0 0	00000	1
0.000000 b		0.0	00000	Τ.
		0 (	00000	1
cyclic_prefix 0.000000 b		0.0	00000	Τ
		0	00000	1
mapper		0.	000000	1
0.000000 b		0	00000	1
pilot		0.	000000	1
0.000000 b				
raised_cosin_filter		0.0	00000	2
0.000000 b				
zero_padder		0.0	000000	2
0.000000 b				
Total 9			re	eferences
0.000000				
********	*****	**		
Report : reference				
Design : top_qam_1				
Version: D-2010.03-SP5-2				
Date : Thu Nov 22 09:41:26 2	012			
*******	*****	**		

Reference	Library	Unit Area	Count	Total
Area Attributes				
ad01d0	cb13fs120_	_tsmc_max	5.000000	14
70.000000 r				
ah01d0	cb13fs120	_tsmc_max	3.000000	8
24.000000 r				
an02d1	cb13fs120_	_tsmc_max	1.250000	18
22.500000				
an04d1	cb13fs120	_tsmc_max	2.000000	2
4.000000				
aoi211d1	cb13fs120_	_tsmc_max	2.500000	1
2.500000		_		
aor221d1	cb13fs120	tsmc max	2.500000	1
2.500000		_		
bufbd1	cb13fs120	tsmc max	1.000000	2
2.000000	_			
carrier multi cos w	width sym16	width sel4	1715	.000000
1 1715.000000 h, r				
carrier multi sin w		width sel4	1681	.500000
1 1681.500000 h, r				
clk2d2		tsmc max	5.500000	1
5.500000	_			
decrq1	cb13fs120	tsmc max	8.250000	14
115.500000 n	-			
deprq1	cb13fs120	tsmc max	8.000000	3
24.000000 n	-			
dfcrb1	cb13fs120	tsmc max	6.000000	1
6.000000 n	-			
dfcrn1	cb13fs120	tsmc max	5.500000	1
5.500000 n	_			
dfcrq1	cb13fs120	tsmc max	5.500000	48
264.000000 n	_			-
dfprb1	cb13fs120_	tsmc max	6.750000	11
74.250000 n				
inv0d0	cb13fs120	tsmc max	0.750000	1
0.750000				_
inv0d1	cb13fs120	tsmc max	0.750000	14
10.500000	2210101			
inv0d2	cb13fs120	tsmc max	1.000000	1
1.000000	021010120_		1.00000	
invbdf	cb13fs120	tsmc may	4.250000	1
4.250000	021010120_		1.250000	±
mx02d0	cb13fs120_	tama may	2.000000	19
38.00000	CDIDIBIZO_	_camc_max	2.000000	19
nd02d0	ch12fc120	teme may	1 000000	2
1140240	cb13fs120_	_csmc_max	1.000000	3

Area Attributes				
Reference	Library Unit Are	ea Count	Total	
	*****			
Date : Sun Nov 25				
Design : proc_qam_wid_count4 Version: D-2010.03-SP5-2				
Report : reference				
	******			
77547.000000				
Total	38	refe	erences	
4.250000	CDIDIBIZO COMC MAX	4.230000	1	
1 4847.250000 h, r xr03d1	cb13fs120 tsmc max	4 250000	1	
	_width_data16_No_reg16	_1 4847.	.250000	
1 4914.750000 h, r		1	050000	
	_width_data16_No_reg16	_0 4914.	.750000	
63631.250000 h, n				
<pre>pilot_width_data16</pre>	63631	.250000	1	
9.000000				
ora211d1	cb13fs120_tsmc_max	2.250000	4	
12.000000				
ora21d1	cb13fs120_tsmc_max	2.000000	6	
4.000000	_ <b>_</b>			
or04d1	cb13fs120_tsmc_max	2.000000	2	
1.750000				
or03d1	cb13fs120 tsmc max	1.750000	1	
3.750000			3	
or02d1	cb13fs120 tsmc max	1.250000	3	
4.500000	CDISISIZO_CSIIIC_IIIAX	1.500000	3	
5.000000 nr04d0	cb13fs120 tsmc max	1.500000	3	
nr03d0	cb13fs120_tsmc_max	1.250000	4	
19.000000	ab 1 2 5 a 1 2 0	1 050000	0	
nr02d0	cb13fs120_tsmc_max	1.000000	19	
1.250000				
nd12d0	cb13fs120_tsmc_max	1.250000	1	
3.500000				
nd04d0	cb13fs120_tsmc_max	1.750000	2	
2.500000				
nd03d0	cb13fs120_tsmc_max	1.250000	2	
7.000000				
nd02d1	cb13fs120 tsmc max	1.000000	7	
3.000000				

an02d1	cb13fs120_tsmc_typ	1.250000	1
1.250000 deprq1	cb13fs120 tsmc typ	8.00000	3
24.000000 n			
dfcrq1	cb13fs120_tsmc_typ	5.500000	4
22.000000 n dfprb1	ah12fa120 +ama +un	6 750000	2
13.500000 n	cb13fs120_tsmc_typ	0.750000	۷
inv0d0	cb13fs120_tsmc_typ	0.750000	3
2.250000			
inv0d1	cb13fs120_tsmc_typ	0.750000	1
0.750000 mx02d0	ah12fa120 +ama +un	2.000000	4
8.00000	cb13fs120_tsmc_typ	2.000000	4
nd02d0	cb13fs120_tsmc_typ	1.000000	3
3.000000			
nd03d0	cb13fs120_tsmc_typ	1.250000	1
1.250000 nr02d0	cb13fs120 tsmc typ	1.000000	3
3.00000	021012120_05M0_01P	1.00000	J
nr04d0	cb13fs120_tsmc_typ	1.500000	1
1.500000			
ora21d1 6.000000	cb13fs120_tsmc_typ	2.000000	3
Total	12	refer	ences
86.500000			

# Phần 8. Thực nghiệm

Phần này mô tả việc kiểm tra sản phẩm, chạy thử sản phẩm. Phần này nên trình bày ở dưới dạng ảnh sản phẩm. Bên XILINX có một số công cụ giúp chung ta có thể mô phỏng phần cứng trực tiếp trên Simulink, như vậy chúng ta vừa có thể sử dụng phần cứng được nạp trên kit FPGA vừa có thể sử dụng một số công cụ hiển thị trên Simulink. Chip FPGA mà nhóm thực hiện là SpartanR-6 của XILINX

Board: ATLYS by DIGILENT co.

FPGA: Xilinx SpartanR-6 LX45 FPGA in a 324-pin BGA package

Operating frequency: 100MHz




## Tiến hành mô phỏng:

Phầm mô phỏng được chạy trên kit SpartanR-6 FPGA của XILINX. Kết quả đối chiếu với khối Xilinx trong Matlab.


Trước tiên, chúng ta import tất cả code phần cứng vào khối Blackbox trong system generation của Simulink theo đường dẫn Simulink Library Browser → Xilinx Blockset → BasicElements → Blackbox.

Import file top.v vào Blackbox, xuất hiện file \*\_config.m, tiến hành hiệu chỉnh clock, định dạng dữ liệu đầu vào đầu ra cho khối Blackbox trên file \*\_config.m. ta thu khối Blackbox hoàn chỉnh.



Hình 8.1 khối Blackbox đã nạp code verilog.

Tiến hành ghép nối với đầu vào là các khối khởi tạo dữ liệu có sẵn trong Simulink.




Hình 8.2 Khối phát trên Simulink

Generator khối Blackbox ở trên để chạy trên kit SpartanR-6 FPGA.

Lựa chọn thông số của system gennerator như sau:

- Compilation: **Hardware Co-Simulink** → **Atlys**
- Hardware description language: Verilog
- Chon Generate


Kết quả thu được khối **JTAG Co-sim** (khối màu Xám). Kết nối khối JTAG Co-sim với đầu vào ra của simulink.



# Khối phát báo gồm

- ✓ Binary chuỗi bit phát đi.
- ✓ Constan điều khiển các tín hiệu restart.
- ✓ QAM transmitter chèn các phần tử 0, lọc dạng tín hiệu và nhân sóng mang.
- ✓ JTAG Co-sim kết quả generator khối QAM transmitter
- ✓ Loa phát tín hiệu được ghép sóng mang ra ngoài môi trường.


Dạng sóng hiển thị trên Scope khi thực hiện phát 16-QAM. Sum là tín hiệu thu được sau bộ ghép sóng mang. Data transmitter là tín hiệu ra đã được chèn pilot vào sum.



Hình 8.3 Dạng sóng thu được trước khi phát qua Loa.


## Bên khối Thu bao gồm:

- ✓ Mic thực hiện thu tín hiệu.
- ✓ Khối Synchronization thực hiện đồng bộ tín hiệu thu đưa ra điểm đầu khung và tín hiệu ready diều khiểm khối QAM receiver và QAM PLL.
- ✓ QAM\_receiver nhân sóng mang với phase khởi tạo ban đầu và lọc LPF
- ✓ QAM PLL phục hồi phase đúng của tín hiệu, ánh xa lên Chòm Sao.



Hình 8.4 Khối Thu trên Simulink


Kết quả sau khi generator khối Thu.



Khi này, nhóm em sử dụng 2 kit SpartanR-6 để chạy một bên phát, một bên thu như sau:




Sau khi cắt Pilot tín hiệu được xếp chồng lên nhau tao thành đồ thị Mắt.



Hình 8.5 Đồ thị Mắt thu được trước khi lấy mẫu


Tín hiệu thu được sau khối QAM\_receiver.

Sai số lớn nhưng vẫn có thể nhận thấy chòm sao hình thành 16 điểm.




Hình 8.6 Chòm Sao sau khối QAM\_receiver


Phase Error trong quá trình khôi phục phase đúng của tín hiệu.




Hình 8.7 Phase error khi thực hiện dịch pha PLL



Hình 8.8 Kết quả trên kênh I, Q và tín hiệu ready.



Hình 8.9 Chòm Sao lỗi trước khi qua bộ PLL



Hình 8.10 Chòm Sao đúng sau khi qua bộ PLL

## Tài liệu tham khảo

- [1] Consultative Committee for Space Data Systems, "CCSDS 101.0-B-5 Recommendation for Space Data System Standards Telemetry Channel Coding," June 2001.
- [2] Xilinx User Guide. Retrieved on July 23 2005 from http://www.xilinx.com/products/software/sysgen/app\_docs/user\_guide.htm.
- [3] Y. H. Hu, "CORDIC-Based VLSI Architectures for Digital Sig-nal Processing," IEEE Signal Processing Magazine, July 1992,pp. 16–35
- [4] J.E. Volder, "The CORDIC Trigonometric Computing Tech-nique," IRE Trans. on Electronic Computers, vol. 8, no. 3, 1959,pp. 330–334
- [5] T. Rappaport, Wireless Communications Principles & Practice, 2nd edition. Prentice-Hall, Upper Saddle River, NJ, 1996.
- [6] The Mathworks Inc., Simulink, Dynamic System Simulation for Matlab, Using Simulink. Natick, Massachusetts, USA.1999.
- [7] Carrier Synchronization for 3- and 4-bit-per-Symbol Optical Transmission Ezra Ip and Joseph M. Kahn, Fellow, IEEE.
- [8] J. P. Gordon and L. F. Mollenauer, "Phase noise in photonic commu-nications systems using linear amplifiers," Opt. Lett., vol. 15, no. 23,pp. 1351–1353, Dec. 1990
- [9] J. R. Barry and J. M. Kahn, "Carrier synchronization for homodyneand heterodyne detection of optical quadriphase-shift keying," J. Lightw. Technol., vol. 10, no. 12, pp. 1939–1951, Dec. 1992
- [10] G. P. Agrawal, Fiber Optic Communication System, 3rd ed. New York: Wiley, 2002
- [11] Implementation of the CORDIC Algorithm in a Digital Down-Converter.
- [12] http://www.xilinx.com/support/sw\_manuals/sysgen\_user.pdf