

BỘ GIÁO DỤC VÀ ĐÀO TẠO
TRƯỜNG ĐẠI HỌC CÔNG NGHỆ KỸ THUẬT TP.HCM
KHOA ĐIỆN-ĐIỆN TỬ



HCMUTE

BÁO CÁO CUỐI KỲ
THỰC TẬP THIẾT KẾ VI MẠCH TÍCH HỢP TƯƠNG TỰ

GVHD: PGS. TS. Võ Minh Huân

SVTH:

1. Phùng Gia Huy – 23161270
2. Chông Định Khang – 23161277

Mã lớp học: AICL413164 _03

Thành phố Hồ Chí Minh, 29 tháng 12 năm 2025

ĐÁNH GIÁ KẾT QUẢ THỰC HIỆN BÁO CÁO NHÓM
MÔN HỌC THỰC TẬP THIẾT KẾ VI MẠCH TÍCH HỢP TỰ
HỌC KỲ 1, NĂM HỌC 2025-2026

Giảng viên hướng dẫn: PGS. TS. Võ Minh Huân

STT	Họ và tên	MSSV	Kết quả đánh giá
1	Phùng Gia Huy	23161270	100%
2	Chống Định Khang	23161277	100%

Ngày tháng năm.....

Giảng viên

PGS. TS. Võ Minh Huân

MỤC LỤC

LAB 1-1: MÔ PHỎNG ĐẶC TUYẾN TRANSISTOR NMOS TRONG CADENCE VIRTUOSO	1
I. MỤC TIÊU	1
II. CÔNG CỤ & CHUẨN BỊ.....	1
III. CƠ SỞ LÝ THUYẾT	1
IV. CÁC BƯỚC THỰC HIỆN.....	2
V. KẾT QUẢ MONG ĐỢI	6
1. Đồ thị I_D - V_{DS} thể hiện vùng triode và bão hòa.	6
2. Đồ thị I_D - V_{GS} thể hiện V_{th} và dòng rò.....	8
VI. CÂU HỎI ÔN TẬP	9
1. NMOS hoạt động ở vùng nào khi $V_{GS} < V_{th}$?	9
2. Vì sao I_D bão hòa khi $V_{DS} > V_{GS} - V_{TH}$?	10
3. Ảnh hưởng của W/L đến dòng dẫn?	11
4. Nếu giảm L, dòng I_D thay đổi như thế nào?	12
LAB 1-2: MÔ PHỎNG ĐẶC TUYẾN TRANSISTOR PMOS TRONG CADENCE VIRTUOSO	14
I. MỤC TIÊU	14
II. CÔNG CỤ VÀ CHUẨN BỊ	14
III. CƠ SỞ LÝ THUYẾT	14
IV. CÁC BƯỚC THỰC HIỆN.....	14
V. SO SÁNH VỚI NMOS.....	21
VI. CÂU HỎI ÔN TẬP	21
1. Vì sao PMOS dẫn khi $V_{GS} < V_{thp}$	21
2. So sánh vùng bão hòa giữa NMOS và PMOS	22
3. Vì sao PMOS thường có W lớn hơn NMOS trong CMOS inverter.....	22
4. Khi nhiệt độ tăng, dòng PMOS thay đổi như thế nào?	26
VII. BÁO CÁO KẾT QUẢ.....	27
LAB 2-1: THIẾT KẾ CÔNG LOGIC CMOS 2 NGÕ VÀO (NAND, NOR, AND, OR, XOR, INV).....	32
I. MỤC TIÊU	32
II. CÔNG CỤ & CHUẨN BỊ.....	32

III. CƠ SỞ LÝ THUYẾT	32
IV. CÁC BƯỚC THIẾT KẾ	33
1. NAND2.....	37
2. NOR2.....	39
3. INV	41
4. AND2.....	43
5. OR2	45
6. XOR2.....	47
LAB 2-2: THIẾT KẾ MẠCH D FLIP-FLOP CMOS TRONG CADENCE VIRTUOSO.....	49
I. MỤC TIÊU	49
II. CÔNG CỤ & CHUẨN BỊ.....	49
III. CƠ SỞ LÝ THUYẾT	49
IV. CẤU TRÚC MẠCH.....	49
V. CÁC BƯỚC THIẾT KẾ.....	49
VI. MÔ PHỎNG KIỂM CHỨNG	53
VII. BÁO CÁO KẾT QUẢ.....	54
LAB 3-1: PHÂN TÍCH THỜI GIAN TRỄ (TIMING ANALYSIS) CỦA CÔNG LOGIC CMOS.....	56
I. MỤC TIÊU	56
II. CHUẨN BỊ.....	56
III. CẤU HÌNH MÔ PHỎNG	58
IV. ĐO THỜI GIAN TRỄ	58
1. INV	59
2. NAND2.....	66
3. NOR2.....	71
4. XOR2.....	75
V. ĐÁNH GIÁ ẢNH HƯỞNG FANOUT VỚI ĐỘ TRỄ	80
1. INV	80
2. NAND2.....	81
3. NOR2.....	83
4. XOR2.....	84
VI. CÂU HỎI ÔN TẬP.....	85

1. Tại sao trễ của cổng CMOS phụ thuộc vào W/L và tải đầu ra?	85
2. Vì sao XOR có trễ lớn hơn NAND/NOR?.....	88
3. Làm thế nào để giảm trễ mà không tăng công suất nhiều?	89
LAB 3-2: PHÂN TÍCH THỜI GIAN TRỄ (TIMING ANALYSIS) CỦA MẠCH D FLIP-FLOP CMOS	90
I. MỤC TIÊU	90
II. CHUẨN BỊ.....	90
III. CẤU HÌNH MÔ PHỎNG	92
IV. ĐO CÁC THÔNG SỐ TIMING	93
1. Setup time	93
2. Hold time	95
3. Propagation Delay (Clock-to-Q delay).....	97
V. SO SÁNH KHI THAY ĐỔI W/L CỦA TRANSISTOR:.....	99
LAB 4-1: PHÂN TÍCH CÔNG SUẤT TIÊU THỤ (POWER ANALYSIS) TRONG CỔNG LOGIC CMOS	104
I. MỤC TIÊU	104
II. CHUẨN BỊ	104
III. CẤU HÌNH MÔ PHỎNG	105
1. INV	106
2. NAND.....	122
3. NOR.....	131
4. XOR2.....	141
IV. CÂU HỎI ÔN TẬP	152
1. Tại sao công suất động tăng khi tần số tăng?.....	152
2. Công suất tĩnh xuất hiện từ đâu trong CMOS?	155
3. Làm sao để giảm công suất tổng mà vẫn giữ tốc độ ổn định?	158
LAB 4-2: THIẾT KẾ TỪ RTL TỚI GATE LEVEL NETLIST DÙNG KỸ THUẬT IMPORT VERILOG VÀO CADENCE VIRTUOSO – THIẾT KẾ FULL ADDER 1-BIT	159
I. MỤC TIÊU	159
II. PHẦN CỨNG & PHẦN MỀM	159
III. ÔN TẬP LÝ THUYẾT.....	159
IV. FILE VERILOG NGUỒN	160
V. QUY TRÌNH IMPORT VÀO CADENCE VIRTUOSO	161

VI. GHI KẾT QUẢ THỰC HÀNH	167
VII. THỰC HÀNH MỞ RỘNG	168
VIII. CÂU HỎI & BÁO CÁO.....	171
1. Sự khác nhau giữa Verilog structural và behavioral là gì?	171
2. Khi import, nếu bị lỗi unknown module, nguyên nhân là gì?	172
3. Cadence tạo những view nào từ file Verilog?	172
4. Phân tích thời gian trễ.....	176
5. Kết quả mô phỏng Sum và Cout khi A=B=Cin=1 là gì?	193
6. So sánh ưu – nhược điểm của việc dùng Verilog Import so với vẽ schematic thủ công.....	197
IX. KẾT LUẬN.....	198
LAB 5-1: THIẾT KẾ LAYOUT CÁC CÔNG LOGIC CMOS (NAND, NOR, OR, AND, INV, XOR)	199
I. MỤC TIÊU	199
II. CÔNG CỤ & CHUẨN BỊ.....	199
III. CHUẨN BỊ	199
IV. THIẾT KẾ LAYOUT.....	199
V. KIỂM TRA DRC.....	202
VI. BÁO CÁO	203
1. INV	203
2. NAND2	205
3. NOR2.....	207
4. OR2	209
5. AND2.....	211
6. XOR2.....	213
7. D -FlipFlop.....	215
8. Full-Adder 1 Bit	218
VII. CÂU HỎI ÔN TẬP.....	219
1. Vì sao PMOS và NMOS được bố trí đối xứng theo trục ngang?	219
2. Lý do sử dụng Metal2 cho kết nối dọc là gì?	219
3. Những lỗi phổ biến trong DRC là gì và cách khắc phục?	219
LAB 5-2: LVS, EXTRACTED VIEW VÀ POST-LAYOUT SIMULATION CHO MẠCH LOGIC CMOS	220
I. MỤC TIÊU	220

II. CÁC BƯỚC THỰC HIỆN	220
1. INV	220
2. NAND2	233
3. NOR2.....	245
4. XOR2.....	257
5. D Flip-Flop.....	269
6. Full-Adder 1 Bit	278
III. CÂU HỎI ÔN TẬP	299
1. LVS khác gì với DRC?	299
2. Vì sao trễ tăng sau khi layout được extracted?.....	299
3. Các parasitic nào ảnh hưởng nhiều nhất đến hiệu năng mạch CMOS? ..	300

LAB 1-1: MÔ PHỎNG ĐẶC TUYẾN TRANSISTOR NMOS TRONG CADENCE VIRTUOSO

I. MỤC TIÊU

Lab 1-1 giúp sinh viên làm quen với việc mô phỏng đặc tuyến I_D-V_{DS} và I_D-V_{GS} của transistor NMOS trong Cadence Virtuoso. Qua đó, sinh viên hiểu rõ các vùng hoạt động (cutoff, triode, saturation) và xác định được các thông số quan trọng như V_{th} , I_{on} , I_{off} .

II. CÔNG CỤ & CHUẨN BỊ

1. Phần mềm: Cadence Virtuoso (ADE L hoặc ADE XL)
2. Simulator: Spectre
3. Thư viện công nghệ: gpd90nm
4. Linh kiện: NMOS, nguồn DC, GND
5. Môi trường: Linux (CentOS/Ubuntu)

III. CƠ SỞ LÝ THUYẾT

- Transistor NMOS dẫn khi $V_{GS} > V_{th}$.

- Ba vùng hoạt động:

1. Cutoff: $V_{GS} < V_{th} \rightarrow I_D \approx 0$.
2. Triode: $V_{DS} < V_{GS} - V_{th} \rightarrow I_{D}$ tăng tuyến tính.
3. Saturation: $V_{DS} \geq V_{GS} - V_{th} \rightarrow I_D$ bão hòa.

- Dòng dẫn I_D phụ thuộc vào kích thước W/L và hằng số μC_{ox} .



IV. CÁC BƯỚC THỰC HIỆN

Bước 1: Tạo thư viện và cell schematic


- Mở Virtuoso: `virtuoso &`



- Tạo thư viện: `standardcell` → Attach công nghệ `gpd090`.




- Tạo cell schematic: `nmos\_char\_sch`.



Bước 2: Thiết kế mạch đo đặc tuyến NMOS

- Đặt NMOS trong schematic.




- Kết nối:

+ Gate → nguồn DC VG.

+ Drain → nguồn DC VD.

+ Source và Bulk → GND.

- Gắn nhãn: VG, VD, ID.




- Lưu và kiểm tra schematic (Check & Save).

Bước 3: Mô phỏng DC


- Mở ADE L.


- Chọn Simulator: Spectre.

- Analysis → DC.





- Sweep 1: VD (0 → 1.8V), giữ VG cố định tại các mức 0.5V, 1.0V, 1.5V.





- Sweep 2: V_G ($0 \rightarrow 1.8V$), giữ V_D cố định ($V_D = 1.8V$).






V. KẾT QUẢ MONG ĐỢI


1. Đồ thị I_D - V_{DS} thể hiện vùng triode và bão hòa.

Xác định giá trị V_{TH} :

Tìm V_{THO} :


Results Display Window	
Window	Expressions
uc1	-2.187478
uc	138.235p
uc1	370p
ute	-1.73036
vbd_max	NaN
vbm	-3
vbox	6.99
vbs_max	NaN
vbx	NaN
vds_max	NaN
version	3.2
vfb	-1
vfbcv	-1
vfbflag	2.14748e
vgb_max	NaN
vgd_max	NaN
vgs_max	NaN
vnde	-1
voff	-96.776m
voffcv	-48m
vsat	112K
vthmod	-1
vtho	169.265m
vtad	10
vtas	10
vtaswd	10
vtaswdg	10
vtaswgs	10
vtasws	10
w	5u
w0	-7.1353n
wa0	0
wa1	0
wa2	0
wacde	0






Với chiều dài kênh $L=100nm$, transistor hoạt động trong vùng kênh ngắn, nơi hiệu ứng **DIBL (Drain-Induced Barrier Lowering)** trở nên rõ rệt. Khi điện áp Máng-Nguồn V_{DS} tăng, vùng nghèo tại cực Máng (Drain) mở rộng về phía cực Nguồn (Source). Điều này khiến điện trường của cực Máng xâm nhập vào vùng kênh, tác động và làm hạ thấp rào thế năng tại cực S. Điện trường này phụ trợ cho điện trường từ Cổng (Gate), khiến một điện áp V_{GS} thấp hơn đã đủ để tạo ra lớp đảo (kênh dẫn). Kết quả trực tiếp là điện áp ngưỡng V_{TH} của transistor bị suy giảm.


2. Đồ thị I_D – V_{GS} thể hiện V_{th} và dòng rò



- I_{off} (dòng rò): tại $V_{GS} = 0V$ tức mosfet ở trạng thái off xuất hiện 1 dòng điện vô cùng nhỏ gọi là dòng rò.




- I_{on} : là giá trị dòng tại V_{GS} cao nhất ($V_{GS,max} = 1.8 \text{ V}$)



VI. CÂU HỎI ÔN TẬP


1. NMOS hoạt động ở vùng nào khi $V_{GS} < V_{th}$?

Khi $V_{GS} < V_{TH}$, NMOS hoạt động ở vùng cut-off



Ban đầu ($V_{GS} < V_{TH}$) ở 2 đầu S và D là lớp n^+ (giàu electron tự do) và ở giữa S và D là vùng nghèo, không dẫn điện. Vì V_{GS} nhỏ không đủ hút các electron lên bề mặt để tạo thành kênh dẫn nên NMOS không dẫn điện → Cut-off

Ví dụ:




→ Dựa vào đồ thị, ta thấy khi $V_{GS} < V_{TH}$ thì lúc này kênh dẫn chưa được hình thành nên chưa có dòng I_D ($I_D \approx 0$), nó vẫn có dòng rò nhưng rất nhỏ.

2. Vì sao I_D bão hòa khi $V_{DS} > V_{GS} - V_{TH}$?

Khi $V_{DS} \geq V_{GS} - V_{TH}$, dòng I_D bão hòa do hiện tượng thắt kênh (channel pinch-off) xảy ra tại đầu cực Máng (Drain).

Ở điều kiện này, điện áp hiệu dụng giữa Cổng và Máng ($V_{GD} = V_{GS} - V_{DS}$) trở nên nhỏ hơn điện áp ngưỡng (V_{TH}). Điều này làm cho lớp đảo (inversion layer) tại sát cực Máng bị triệt tiêu, kênh dẫn bị “thắt” lại.

Các electron đi hết kênh dẫn sẽ bị cuốn qua vùng nghèo (vùng pinch-off) này bởi điện trường mạnh. Dòng điện lúc này bị giới hạn bởi điện áp tại điểm thắt và do đó không còn phụ thuộc vào V_{DS} nữa mà chỉ còn bị kiểm soát bởi V_{GS} .



Dựa vào đồ thị, ta thấy khi V_{DS} lớn, $V_{DS} > V_{GS} - V_{TH}$ thì lúc này dòng điện I_D đã đạt đến giới hạn tối đa, nó sẽ là đường thẳng nằm ngang, dù có tăng V_{DS} bao nhiêu đi nữa. Tuy nhiên, do có hiện tượng Channel length modulation – nghĩa là dòng điện có phụ thuộc vào V_{DS} à nhìn vào đồ thị, vùng bão hòa I_D không hoàn toàn nằm ngang, mà có ảnh hưởng **tăng** nhẹ.

$$I_D = \frac{1}{2} \mu C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2 (1 + \lambda V_{DS})$$

3. Ảnh hưởng của W/L đến dòng dẫn?


Dòng dẫn (I_D ở triode hoặc saturation). Dòng dẫn bị ảnh hưởng bởi $\frac{W}{L}$ theo $I_D \sim \frac{W}{L}$

Vì:

- $W \uparrow$: Độ rộng kênh dẫn tăng lên làm cho các hạt tải điện (electron hoặc lỗ trống) di chuyển dễ hơn $\rightarrow I_D \uparrow$
- $L \uparrow$: Độ dài kênh dẫn tăng lên làm cho các hạt tải điện (electron hoặc lỗ trống) phải di chuyển xa hơn khó hơn $\rightarrow I_D \downarrow$

Ví dụ như:

	Wn	value(g...07) (A)
1	120.0E-9	189.1E-6
2	130.0E-9	205.7E-6
3	140.0E-9	222.2E-6
4	150.0E-9	238.8E-6
5	160.0E-9	255.4E-6
6	170.0E-9	272.0E-6
7	180.0E-9	288.6E-6
8	190.0E-9	305.2E-6
9	200.0E-9	321.8E-6
10	210.0E-9	338.4E-6
11	220.0E-9	355.0E-6
12	230.0E-9	371.6E-6
13	240.0E-9	388.2E-6
14	250.0E-9	404.8E-6
15	260.0E-9	421.4E-6
16	270.0E-9	438.0E-6
17	280.0E-9	454.6E-6
18	290.0E-9	471.2E-6
19	300.0E-9	487.8E-6
20	310.0E-9	504.4E-6
21	320.0E-9	521.0E-6
22	330.0E-9	537.7E-6
23	340.0E-9	554.3E-6
24	350.0E-9	570.9E-6
25	360.0E-9	587.5E-6
26	370.0E-9	604.1E-6
27	380.0E-9	620.7E-6
28	390.0E-9	637.3E-6
29	400.0E-9	653.9E-6
30	410.0E-9	670.6E-6
31	420.0E-9	687.2E-6
32	430.0E-9	703.8E-6
33	440.0E-9	720.4E-6
34	450.0E-9	737.0E-6
35	460.0E-9	753.6E-6
36	470.0E-9	770.3E-6
37	480.0E-9	786.9E-6



Nhận xét: Nhìn vào đồ thị ta thấy:

- Tại M3 $W_n=500 \text{ nm}$ à $I_D = 820.938 \text{ uA}$
- Tại M6 $W_n=1 \text{ um}$ à $I_D = 1.6523 \text{ mA}$


→ Như vậy khi tăng W thì I_D tăng và ngược lại

4. Nếu giảm L , dòng I_D thay đổi như thế nào?

Với NMOS có L nhỏ, khi giảm L dòng I_D tăng mạnh bởi 2 yếu tố:

- $I_D \sim \frac{W}{L} \rightarrow I_D \uparrow$
- Hiệu ứng DIBL: Khi $L \downarrow \rightarrow V_{TH} \downarrow, V_{TH} \sim \frac{I}{I_D} \rightarrow I_D \uparrow$

Ví dụ:



Nhận xét: Dựa vào đồ thị ta thấy

Khi $L_n = 500 \text{ nm}$ à $I_D = 45.23692 \text{ uA}$

Khi $L_n = 1 \text{ um}$ à $I_D = 25.15821 \text{ uA}$

→ $L \sim \frac{1}{I_D}$, khi giảm L thì dòng I_D tăng.

LAB 1-2: MÔ PHỎNG ĐẶC TUYẾN TRANSISTOR PMOS TRONG CADENCE VIRTUOSO

I. MỤC TIÊU

Lab 1-2 giúp sinh viên mô phỏng đặc tuyến I_D-V_{SD} và I_D-V_{SG} của transistor PMOS trong Cadence Virtuoso, từ đó hiểu được tính dẫn ngược của PMOS và so sánh với NMOS.

II. CÔNG CỤ VÀ CHUẨN BỊ

1. Phần mềm: Cadence Virtuoso (ADE L hoặc ADE XL)
2. Simulator: Spectre
3. Thư viện công nghệ: gpd90nm
4. Linh kiện: NMOS, nguồn DC, GND
5. Môi trường: Linux (CentOS/Ubuntu)


III. CƠ SỞ LÝ THUYẾT

- PMOS dẫn khi $V_{GS} < V_{thp}$ (V_{thp} âm).
- Ba vùng hoạt động tương tự NMOS nhưng đảo cực tính điện áp.
- Dòng dẫn của PMOS nhỏ hơn NMOS do mobility thấp hơn.


IV. CÁC BƯỚC THỰC HIỆN

Bước 1: Tạo thư viện và cell schematic

- Tạo thư viện: `standardcell` → Attach công nghệ `gpd90nm`.




- Tạo cell schematic: 'pmos_char_sch'.



Bước 2: Thiết kế mạch đo đặc tuyến PMOS


- Đặt PMOS trong schematic



- Kết nối:

- + Source $\rightarrow$ VDD.
- + Gate $\rightarrow$ nguồn DC VG.
- + Drain $\rightarrow$ nguồn DC VD.
- + Bulk $\rightarrow$ VDD.


- Gắn nhãn: VG, VD, ID.



- Lưu và kiểm tra schematic.



Bước 3: Mô phỏng DC

- Mở ADE L.
- Chọn Simulator: Spectre.
- Analysis → DC.





- Sweep V_{SG} ($0 \rightarrow 1.8V$) và V_{SD} ($0 \rightarrow 1.8V$).



+ Sweep1: V_{SD} ($0 \rightarrow 1.8V$) và V_{SG} cố định ($V_{SG} = 0.5; 1; 1.5V$)



+ Sweep2: $V_{SG}(0 \rightarrow 1.8 \text{ V})$ và V_{SD} cố định ($V_{SD} = 1.8 \text{ V}$)



+ Sweep3: V_{SG} ($0 \rightarrow 1.8V$) và V_{SD} ($0 \rightarrow 1.8V$).



V. SO SÁNH VỚI NMOS

Thông số	NMOS	PMOS
Loại carrier	<i>Electron</i>	<i>Hole</i>
Mobility	<i>Cao</i>	<i>Thấp</i>
Dòng dẫn	<i>Lớn</i>	<i>Nhỏ</i>
V_{TH}	<i>Dương</i>	<i>Âm</i>
Kích thước cần thiết	<i>Nhỏ</i>	<i>Lớn hơn</i>

VI. CÂU HỎI ÔN TẬP

1. Vì sao PMOS dẫn khi $V_{GS} < V_{thp}$

→ PMOS nằm trên lớp N-type nên khi V_{GS} đạt mức đủ âm, điện trường tại cực Gate sẽ đẩy các electron (hạt tải đa số) của đế N-type ra xa bề mặt. Đồng thời, điện trường này hút các hạt tải thiểu số (lỗ trống) kéo chúng về tụ lại ngay bên dưới lớp oxide.


Nó biến bề mặt tiếp xúc từ N-type (giàu electron) thành P-type (giàu lỗ trống). Đây chính là “Lớp lật ngược”

V_{th} (điện áp ngưỡng) chính là điện áp V_{GS} tối thiểu cần thiết để có thể bắt đầu quá trình lật ngược này.

Một khi lớp lật ngược P-type hình thành, nó trở thành kênh dẫn, đóng vai trò như một “cây cầu” P-type nối liền Source (p+) và Drain (p+). Vì cả ba (Source, Kênh, Drain) đều cùng bản chất P-type, dòng điện (dưới dạng các lỗ trống) có thể tự do chảy từ Source (điện áp cao) qua kênh để đến Drain (điện áp thấp).

Vậy nên khi $V_{GS} < V_{th}$ thì PMOS dẫn

Ví dụ:



Dựa vào đồ thị, ta thấy khi V_G càng nhỏ nghĩa là V_{GS} càng âm thì đồ thị tuyến tính, có độ lớn dòng điện tăng dần $\rightarrow$ khi $V_{GS} < V_{th}$ thì dòng điện tăng mạnh

Khi V_G càng lớn, lúc này V_{GS} ít âm hơn, $V_{GS} > V_{th}$ nên lúc này có thể chưa hình thành kênh dẫn nên $I_D \approx 0$

2. So sánh vùng bão hòa giữa NMOS và PMOS

Tiêu chí	NMOS	PMOS
Công thức	$V_{DS} \geq V_{GS} - V_{th}$ Điều này có nghĩa là lực kéo V_{DS} phải lớn hơn hoặc bằng (tức là dương hơn) lực bật V_{ov}	$V_{DS} \leq V_{GS} - V_{th}$ Điều này có nghĩa là lực kéo V_{DS} phải nhỏ hơn hoặc bằng (tức là âm hơn) lực bật V_{ov}
V_D	Đủ cao	Đủ thấp

3. Vì sao PMOS thường có W lớn hơn NMOS trong CMOS inverter

$\rightarrow$ Trong CMOS inverter mắc nối tiếp PMOS và NMOS có $I_D \sim \mu_n \cdot W/L$ mà độ linh động μ_n gấp 2-3 lần so với μ_p , với cùng 1 dòng điện I_D chạy trong mạch, cùng 1 công nghệ 90nm, nên để bù lại sự thiếu hụt do độ linh động gây ra, thì PMOS phải tăng W lên tương ứng với sự thiếu hụt đó. Vậy nên PMOS thường có W lớn hơn NMOS 2-3 lần.


Ví dụ chứng minh:

Khảo sát tỉ lệ độ linh động của NMOS và PMOS


Bias NMOS và PMOS ở Saturation với 1 nguồn dòng cố định 10uA, phân cực $V_{SB} = 0$

để bỏ qua hiệu ứng Body Effect và $(\frac{W}{L})_n = (\frac{W}{L})_p$.

+) Schematic




+) Các bước thực hiện:




B1: Bấm Launch → ADE L

B2: Ở mục Analyses chọn phân tích DC và Operation Points.




B3: Chọn Results → Print → DC Operation Points → chọn CMOS cần xác định chỉ số sau khi đã chạy xong.

Đối với NMOS:



Đối với PMOS:



Ta có:

$$\left. \begin{aligned} \mu_n C_{ox} &= \frac{\beta_{eff} L_n}{W_n} = \frac{467.68 \times 10^{-6} \times 100 \times 10^{-9}}{120 \times 10^{-9}} = 3.897 \times 10^{-4} \\ \mu_p C_{ox} &= \frac{\beta_{eff} L_p}{W_p} = \frac{223.247 \times 10^{-6} \times 100 \times 10^{-9}}{120 \times 10^{-9}} = 1.86 \times 10^{-4} \end{aligned} \right\} \Rightarrow \frac{\mu_n C_{ox}}{\mu_p C_{ox}} = \frac{\mu_n}{\mu_p} = 2.095 \approx 2.1$$


$$\Leftrightarrow \frac{\mu_n}{\mu_p} = \frac{\left(\frac{W}{L}\right)_p}{\left(\frac{W}{L}\right)_n} \approx 2.1$$

Nên để bù lại sự thiếu hụt do độ linh động gây ra, thì PMOS phải tăng W lên tương

ứng với sự thiếu hụt đó. **Ở đây** $\frac{W_p}{W_n} = 2.1$

4. Khi nhiệt độ tăng, dòng PMOS thay đổi như thế nào?


+) I_{off} khi nhiệt độ tăng thì độ lớn dòng I_D tăng



Dựa vào các công thức dưới, ta thấy $I_{off} \sim T$ theo hàm số mũ và bậc 2, nên khi tăng nhiệt độ thì I_{off} sẽ tăng mạnh theo hàm số mũ và hàm bậc 2.

$$I_{off} = I_0 \exp\left(\frac{V_{GS} - V_{th}}{nV_T}\right) \quad I_0 = \mu C_{ox} \frac{W}{L} (n - 1) V_T^2 \quad V_T = \frac{k_B T}{q}$$

+) I_{on} khi nhiệt độ tăng thì độ lớn dòng I_D giảm





Công thức này thể hiện độ linh động $\mu_p \sim 1/T$, nên khi tăng nhiệt độ, thì độ linh động của Pmos giảm, mà $I_D \sim \mu_p$ nên khi độ linh động giảm thì độ lớn I_D cũng giảm.

$$\mu_p(T) = \mu_{p0} \left(\frac{T}{T_0} \right)^{-\gamma_p}$$

VII. BÁO CÁO KẾT QUẢ

Xác định V_{th} :







Results Display Window				
Window Expressions Info Help				cadence
VD	OP ("/PM0" "??")	OP ("/PM0" "??")	OP ("/PM0" "??")	OP ("/PM0" "??")
sweep	vth	vgsteff	vgs	vgd
0	-172.322m	762.19m	-1	800m
100m	-179.783m	754.765m	-1	700m
200m	-187.246m	747.333m	-1	600m
300m	-194.71m	739.895m	-1	500m
400m	-202.174m	732.454m	-1	400m
500m	-209.639m	725.011m	-1	300m
600m	-217.105m	717.566m	-1	200m
700m	-224.57m	710.121m	-1	100m
800m	-232.035m	702.677m	-1	0
900m	-239.501m	695.232m	-1	-100m
1	-246.966m	687.789m	-1	-200m
1.1	-254.43m	680.348m	-1	-300m
1.2	-261.894m	672.911m	-1	-400m
1.3	-269.356m	665.48m	-1	-500m
1.4	-276.815m	658.067m	-1	-600m
1.5	-284.266m	650.689m	-1	-700m
1.6	-291.707m	643.357m	-1	-800m
1.7	-299.136m	636.08m	-1	-900m
1.8	-306.552m	628.869m	-1	-1000m

Xác định bằng đạo hàm ID:

+ Sweep1: V_{SD} ($0 \rightarrow 1.8V$) và V_{SG} cố định ($V_{SG}=0.5; 1; 1.5V$)




+ Sweep2: V_{SG} ($0 \rightarrow 1.8V$) và V_{SD} cố định ($V_{SD}=1.8V$)




Xác định I_{off} và I_{on} :

- I_{off} (dòng rò): tại $V_{SG} = 0$ V tức mosfet ở trạng thái off xuất hiện 1 dòng điện vô cùng nhỏ gọi là dòng rò



- I_{on} : là giá trị dòng tại V_{SG} cao nhất ($V_{SG, \max} = 1.8$ V) $\leftrightarrow V_G = 0$ V



Bảng so sánh kết quả trực tiếp với NMOS

Tiêu chí	NMOS	PMOS
Chiều dòng điện	Dương (đi từ Drain → Source, ngược chiều với electron)	Âm (đi từ Source → Drain cùng chiều với lỗ trống)
V_{th}	Dương (29mV à 237mV)	Âm (-306mV à -102mV)
Transistor ON	Khi $V_{GS_{max}} = 1.8V$ tức $V_G = 1.8V$	Khi $V_{SG_{max}} = 1.8V$ tức $V_G = 0V$
Transistor OFF	Khi $V_{GS_{min}} = 0V$ tức $V_G = 0V$	Khi $V_{SG_{min}} = 0V$ tức $V_G = 1.8V$
I_{on}	Dương (~189uA)	Âm (~-89uA)
I_{off}	Dương (~269nA)	Âm (~-2.2nA)

LAB 2-1: THIẾT KẾ CỔNG LOGIC CMOS 2 NGÕ VÀO (NAND, NOR, AND, OR, XOR, INV)

I. MỤC TIÊU

Lab 2-1 hướng dẫn sinh viên thiết kế các cổng logic CMOS cơ bản (2 ngõ vào) trong Cadence Virtuoso, hiểu cấu trúc mạng kéo lên (PMOS – PUN) và kéo xuống (NMOS – PDN) và kiểm chứng bằng chân lý qua mô phỏng Transient.

II. CÔNG CỤ & CHUẨN BỊ

1. Phần mềm: Cadence Virtuoso (ADE L hoặc ADE XL)
2. Simulator: Spectre
3. Thư viện công nghệ: gpd90nm
4. Linh kiện: NMOS, PMOS, nguồn DC, GND, Pulse Source
5. Môi trường: Linux (CentOS/Ubuntu)

III. CƠ SỞ LÝ THUYẾT

Các cổng logic CMOS gồm hai mạng đối ngẫu:


- PUN (PMOS network): Kéo đầu ra lên VDD khi đầu ra logic 1.
- PDN (NMOS network): Kéo đầu ra xuống GND khi đầu ra logic 0.

Cấu trúc cơ bản:

- NAND: NMOS nối tiếp, PMOS song song.
- NOR: NMOS song song, PMOS nối tiếp.
- INV: 1 PMOS + 1 NMOS.
- AND = NAND + INV.
- OR = NOR + INV.
- XOR: cấu trúc hỗn hợp (8–12 transistor).

IV. CÁC BƯỚC THIẾT KẾ

1. Tạo thư viện: `standardcell` → Attach công nghệ `gpd90nm`.



2. Tạo schematic cho từng cổng: NAND2, NOR2, INV, AND2, OR2, XOR2.

3. Thiết kế transistor đúng theo PUN/PDN.

4. Gắn nhãn: A, B, OUT, VDD, VSS.

5. Check & Save schematic.



6. Tạo Symbol: `Create → Cellview → From Cellview → Symbol`.

+) **Tính tỉ lệ** $\frac{\mu_n}{\mu_p}$

Ta có: $\beta_{eff} = \frac{W}{L} \mu C_{ox} \rightarrow \mu C_{ox} = \frac{\beta_{eff} L}{W}$


Bias NMOS và PMOS ở Saturation với 1 nguồn dòng cố định 10uA, phân cực

$V_{SB} = 0$ để bỏ qua hiệu ứng Body Effect và $(\frac{W}{L})_n = (\frac{W}{L})_p$.




B1: Bấm Launch → ADE L

B2: Ở mục Analyses chọn phân tích DC và Operation Points.




B3: Chọn Results → Print → DC Operation Points → chọn CMOS cần xác định chỉ số sau khi đã chạy xong.

Đối với NMOS:



Đối với PMOS:



Ta có:


$$\left. \begin{aligned} \mu_n C_{ox} &= \frac{\beta_{eff} L_n}{W_n} = \frac{467.68 \times 10^{-6} \times 100 \times 10^{-9}}{120 \times 10^{-9}} = 3.897 \times 10^{-4} \\ \mu_p C_{ox} &= \frac{\beta_{eff} L_p}{W_p} = \frac{223.247 \times 10^{-6} \times 100 \times 10^{-9}}{120 \times 10^{-9}} = 1.86 \times 10^{-4} \end{aligned} \right\} \Rightarrow \frac{\mu_n C_{ox}}{\mu_p C_{ox}} = \frac{\mu_n}{\mu_p} = 2.095 \approx 2.1$$

$$\Leftrightarrow \frac{\mu_n}{\mu_p} = \left(\frac{W}{L} \right)_p \approx 2.1$$

$$\text{Chọn } L = L_{min} = 100nm \Rightarrow \left\{ \begin{aligned} \left(\frac{W}{L} \right)_n &= \frac{500n}{100n} \\ \left(\frac{W}{L} \right)_p &= \frac{500n \times 2.1}{100n} = \frac{1050n}{100n} \end{aligned} \right.$$

1. NAND2



Schematic:



Symbol:



Testbench: VDD=1.8V, mô phỏng trong 100ns




CMOS NAND

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0


Nhận xét: Kết quả A, B, OUT thu được từ mô phỏng thực tế của mạch trùng với bảng trạng thái của NAND 2 ngõ vào → Cổng NAND đã được thiết kế chính xác.

2. NOR2



Schematic:



Symbol:



Testbench: VDD=1.8V, mô phỏng trong 100ns




CMOS NOR

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0


Nhận xét: Kết quả A, B, OUT thu được từ mô phỏng thực tế của mạch trùng với bảng trạng thái của NOR 2 ngõ vào → Cổng NOR đã được thiết kế chính xác.

3. INV



Schematic



Symbol



Testbench: VDD=1.8V, mô phỏng trong 100ns




CMOS Inverter

A	Y
0	1
1	0

Nhận xét: Kết quả A, B, OUT thu được từ mô phỏng thực tế của mạch trùng với bảng trạng thái của INV → Cổng INV đã được thiết kế chính xác.

4. AND2



Schematic



Symbol



Testbench: VDD=1.8V, mô phỏng trong 100ns




A (Input 1)	B (Input 2)	Y = (A.B)
0	0	0
0	1	0
1	0	0
1	1	1


Nhận xét: Kết quả A, B, OUT thu được từ mô phỏng thực tế của mạch trùng với bảng trạng thái của AND 2 ngõ vào → Cổng AND đã được thiết kế chính xác.

5. OR2


Schematic




Symbol



Testbench: VDD=1.8V, mô phỏng trong 100ns






Input A	Input B	Output
0	0	0
0	1	1
1	0	1
1	1	1

Nhận xét: Kết quả A, B, OUT thu được từ mô phỏng thực tế của mạch trùng với bảng trạng thái của OR 2 ngõ vào → Cổng OR đã được thiết kế chính xác.

6. XOR2



Schematic



Symbol



Testbench: VDD=1.8V, mô phỏng trong 100ns



Symbol	A	B	Q
	0	0	0
	1	0	1
	0	1	1
	1	1	0
$Q = A \oplus B$			

Nhận xét: Kết quả A, B, OUT thu được từ mô phỏng thực tế của mạch trùng với bảng trạng thái của XOR 2 ngõ vào → Cổng XOR đã được thiết kế chính xác.

LAB 2-2: THIẾT KẾ MẠCH D FLIP-FLOP CMOS TRONG CADENCE VIRTUOSO

I. MỤC TIÊU

Lab 2-2 giúp sinh viên thiết kế mạch D Flip-Flop (DFF) ở mức transistor CMOS trong Cadence Virtuoso, hiểu nguyên lý hoạt động master–slave và tạo symbol để mô phỏng tín hiệu D, CLK và Q.

II. CÔNG CỤ & CHUẨN BỊ

1. Phần mềm: Cadence Virtuoso (ADE L hoặc ADE XL)
2. Mô phỏng: Spectre Simulator
3. Thư viện công nghệ: gpd90nm
4. Linh kiện: NMOS, PMOS, nguồn VDD, GND, inverter, transmission gate
5. Hệ điều hành: Linux (CentOS/Ubuntu)

III. CƠ SỞ LÝ THUYẾT

Mạch D Flip-Flop CMOS hoạt động dựa trên cấu trúc ****master–slave latch****:

- Master latch: lưu giá trị D khi CLK=0.
 - Slave latch: chốt dữ liệu ra Q khi CLK=1.
- DFF truyền dữ liệu D sang Q theo ****cạnh lên (positive edge)**** của xung CLK.

IV. CẤU TRÚC MẠCH

- Mỗi latch gồm 1 transmission gate (TG) và 2 inverter mắc vòng kín.
- TG được điều khiển bởi CLK và CLK_bar.
- DFF = Master latch + Slave latch (TG nối tiếp).


V. CÁC BƯỚC THIẾT KẾ

1. Tạo thư viện: `standardcell` → Attach công nghệ `gpd90nm`.
2. Tạo schematic cell: `DFF`.
3. Thiết kế:
 - D → inverter → TG1 (điều khiển CLK) → latch 1.
 - TG2 (điều khiển CLK_bar) → latch 2 → Q.


4. Tạo inverter và TG riêng để tái sử dụng.

Tạo TG riêng:

+) Schematic TG




+) Symbol TG




Tạo inverter riêng:

+) Schematic




+) Symbol




5. Gắn nhãn: D, CLK, Q, Q_bar, VDD, GND.

+) Schematic




6. Check & Save schematic, sau đó tạo symbol.

+) Symbol




VI. MÔ PHỎNG KIỂM CHỨNG

1. Tạo testbench: `tb\_DFF`.




2. Gán tín hiệu:

- CLK: Pulse (0–1V, Period=40ns).
- D: Pulse (0–1V, Period=20ns).



3. Mô phỏng Transient (Stop time = 100ns).




4. Quan sát D, CLK, Q để kiểm chứng truyền dữ liệu theo cạnh lên.


Chỉ khi CLK kích cạnh lên thì trạng thái của Q mới lấy từ ngõ vào D mới được cập nhật.

VII. BÁO CÁO KẾT QUẢ


Schematic



Symbol



Dạng sóng



Qua dạng sóng, ta kết luận

- CLK kích cạnh lên
- Khi D=1, clk enable thì Q=1
- Khi D=0, clk enable thì Q=0
- Chỉ khi CLK kích cạnh lên thì trạng thái của Q mới được cập nhật

→ Thể hiện đúng theo bảng trạng thái của D FlipFlop

D	Ck	Q
0	↑	0
1	↑	1


LAB 3-1: PHÂN TÍCH THỜI GIAN TRỄ (TIMING ANALYSIS) CỦA CỔNG LOGIC CMOS

I. MỤC TIÊU


Lab 3-1 giúp sinh viên đo và phân tích thời gian trễ lan truyền (tPHL, tPLH, tpd) trong các cổng logic CMOS như INV, NAND, NOR, XOR. Sinh viên sẽ học cách đo trễ bằng ViVA((Visualization & Analysis tool)/Calculator trong Cadence ADE L.

II. CHUẨN BỊ

1. Symbol các cổng logic từ Lab 2-1.
2. Tạo testbench `tb\_cmos\_timing`.



3. Nguồn cung: $VDD = 1.8V$.




4. VinA, VinB: nguồn xung (Pulse).

Frequency name for 1/period		off
Noise file name		off
Number of noise/freq pairs	0	off
DC voltage		off
AC magnitude		off
AC phase		off
XF magnitude		off
PAC magnitude		off
PAC phase		off
Voltage 1	0 V	off
Voltage 2	1.8 V	off
Period	10n s	off
Delay time		off
Rise time	50p s	off
Fall time	50p s	off
Pulse width	5n s	off
Temperature coefficient 1		off
Temperature coefficient 2		off

OK Cancel Apply Defaults Previous Next Help

III. CẤU HÌNH MÔ PHỎNG

- ADE L → Simulator: Spectre.
- Analysis → Transient.
- Stop Time = 20ns.



- Quan sát tín hiệu: A, B, OUT.

IV. ĐO THỜI GIAN TRỄ

1. Dùng Calculator trong ViVA để đo mức 50% VDD:

$$t_{PHL} = t(V_{out}\downarrow) - t(V_{in}\uparrow)$$


$$t_{PLH} = t(V_{out}\uparrow) - t(V_{in}\downarrow)$$

$$t_{pd_avg} = (t_{PHL} + t_{PLH}) / 2$$

2. Lặp lại với INV, NAND, NOR, XOR.
3. So sánh kết quả.

1. INV


Dạng sóng:




Tìm các thông số độ trễ t_{PHL} , t_{PLH} , t_{pd}

Cách 1:

Bấm vào icon máy tính hoặc vào Tool→Chọn Calculator.




Bấm vào Function Pannel hoặc biểu tượng của nó.



Trong Function Panel, chọn delay.



Điền các giá trị cần phân tích vào bảng



Signal1	Tín hiệu đầu vào
Signal2	Tín hiệu đầu ra
Threshold Value 1	Giá trị điện áp ngưỡng để bắt đầu tính thời gian
Threshold Value 2	Giá trị điện áp ngưỡng để kết thúc tính thời gian
Edge Number 1	Số thứ tự xung của tín hiệu 1 muốn dùng để phân tích
Edge Number 2	Số thứ tự xung của tín hiệu 2 muốn dùng để phân tích
Edge Type 1	Loại cạnh của tín hiệu 1 muốn phân tích (cạnh lên- cạnh xuống)
Edge Type 2	Loại cạnh của tín hiệu 2 muốn phân tích (cạnh lên- cạnh xuống)

Xét INV với:

+) Logic “0”: 0V

+) Logic “1”: 1.8V

+) Giá trị Threshold Value: $\frac{|V_{bit0} - V_{bit1}|}{2} = \frac{|1.8 - 0|}{2} = 0.9V$

Giá trị t_{PHL} : là thời gian được tính từ lúc tín hiệu đầu vào đang ở cạnh lên (0→1) và có điện áp là 0.9V đến khi tín hiệu đầu ra đang ở cạnh xuống (1→0) và có điện áp là 0.9V.

Giá trị t_{PLH} : là thời gian được tính từ lúc tín hiệu đầu vào đang ở cạnh xuống (1→0) và có điện áp là 0.9V đến khi tín hiệu đầu ra đang ở cạnh lên (0→1) và có điện áp là 0.9V.

Giá trị $t_{pd} = \frac{t_{PHL} + t_{PLH}}{2}$: Propagation Delay – Độ trễ lan truyền, chiếm giá trị lớn nhất trong độ trễ của 1 cổng logic. Giá trị t_{pd} càng nhỏ cổng logic hoạt động càng nhanh vào ngược lại. Phụ thuộc vào:


+ Tốc độ nạp xả tụ kí sinh của mosfet (C_{gs}, C_{gd})

+ Kích thước mosfet ($\frac{W}{L}$)


+ Nhiệt độ (T)

+ Điện áp nguồn (V_{DD})


Tìm t_{PHL} :



Thu được Function → Add vào giá trị đầu ra của ADE L.




Đổi tên thành tPHL để dễ dàng quan sát



Giá trị $t_{PHL} = 4.4962579\text{ps}$ được xác định tại $t = 10.025\text{ns}$

Tìm t_{PLH} :




Làm tương tự như t_{PHL} nhưng Edge Type 1: falling và Edge Type 2: rising

Thu được Function → Add vào giá trị đầu ra của ADE L.



Đổi tên thành tPLH để dễ dàng quan sát




Giá trị $t_{PLH} = 5.80819ps$ được xác định tại $t = 15.075n$



Tìm t_{pd_avg} :

Ta có: $tpd_avg = (t_{PHL} + t_{PLH}) / 2$


Trong mục Calculator ta sao chép function để tính tPHL và tPLH. Sau đó lấy $(t_{PHL} + t_{PLH}) / 2$ để thu được giá trị tpd_avg.



Add function đó vào ADE L để tìm giá trị tpd_avg.




Giá trị $t_{pd_avg} = 5.152226ps$




Cách 2:

Tìm t_{PHL} thông qua đồ thị: Thay vì tìm t_{PHL} tự động thông qua Calculator ở đây chúng ta tìm giá trị độ trễ trực tiếp thông qua đồ thị dạng sóng của cổng logic. Bằng cách tính thời gian $\Delta t = t_{OUT=0.9V} - t_{IN=0.9V}$



Giá trị $t_{PHL} = 4.496258ps$

Tìm t_{PLH} thông qua đồ thị:



Giá trị $t_{PLH} = 5.808194ps$

Tìm giá trị: $t_{pd} = \frac{t_{PHL} - t_{PLH}}{2} = \frac{4.496258 + 5.808194}{2} = 5.152226ps$

So sánh kết quả thu được qua 2 cách:

Các giá trị độ trễ tìm được thông qua 2 cách có sai lệch rất nhỏ nên có thể xem xét là tương đồng nhau.

Cách 1:

+) Ưu điểm: Giá trị các độ trễ thu được có độ chính xác cao do được tính toán tự động bằng phần mềm máy tính.

+) Nhược điểm: Không thể quan sát trực quan thông qua đồ thị dạng sóng.

Cách 2:

+) Ưu điểm: Tính các thông số độ trễ trực tiếp thông qua đồ thị dạng sóng nên trực quan, sinh động, dễ quan sát, đánh giá hơn.

+) Nhược điểm: Do tính toán thủ công dựa vào đồ thị nên sẽ có sai số phụ thuộc vào độ chia của đồ thị.

→ Nên sử dụng linh động các cách tùy trường hợp sử dụng để đem lại hiệu quả tối đa.


2. NAND2

Bảng trạng thái:


CMOS NAND

A	B	Y
0	0	1
0	1	1
1	0	1
1	1	0

Schematic:




Dạng sóng:




Chọn xung vpulse thứ 2 để phân tích.

Tìm các thông số độ trễ t_{PHL}, t_{PLH}, t_{pd} tương tự như INV

Độ trễ t_{PHL} của OUT so với A:




Độ trễ t_{PHL} của OUT so với B:



Khi tìm độ trễ t_{PHL} của OUT so với A và B ta sẽ thu được cùng một giá trị t_{PHL} nếu nguồn vpulse A và B có cùng đặc tính $\rightarrow$ chỉ cần tìm các giá trị t_{PHL}, t_{PLH}, t_{pd} với một ngõ vào A hoặc B nếu A và B có cùng các thông số.



$\rightarrow$ Độ trễ t_{PHL} của OUT so với ngõ vào: $t_{PHL} = 10.4424ps$

Độ trễ t_{PLH} của OUT so với A:




$\Rightarrow$ **Độ trễ t_{PLH} của OUT so với ngõ vào: $t_{PLH} = 3.53996325ps$**

Độ trễ t_{pd} của OUT so với A:




→ Độ trễ t_{pd} của OUT so với ngõ vào: $t_{pd} = 6.99119268ps$




Cách 2:

Tìm t_{PHL} thông qua đồ thị:



Giá trị $t_{PHL} = 10.44242ps$

Tìm t_{PLH} thông qua đồ thị:



Giá trị $t_{PLH} = 3.539963 \text{ ps}$

Tìm giá trị: $t_{pd} = \frac{t_{PHL} - t_{PLH}}{2} = \frac{10.44242 + 3.539963}{2} = 6.9911915 \text{ ps}$

Kết quả thu được thông qua 2 cách là tương tự nhau.


3. NOR2

Bảng trạng thái:


CMOS NOR

A	B	Y
0	0	1
0	1	0
1	0	0
1	1	0

Schematic:




Dạng sóng:



Chọn xung vpulse thứ 2 để phân tích.


Tìm các thông số độ trễ t_{PHL}, t_{PLH}, t_{pd} tương tự như INV

Độ trễ t_{PHL} của OUT so với A:




→ Độ trễ t_{PHL} của OUT so với ngõ vào: $t_{PHL} = 2.96875ps$

Độ trễ t_{PLH} của OUT so với A:




→ Độ trễ t_{PLH} của OUT so với ngõ vào: $t_{PLH} = 12.2435ps$

Độ trễ t_{pd} của OUT so với A:




→ Độ trễ t_{pd} của OUT so với ngõ vào: $t_{pd} = 7.606115ps$




Cách 2:

Tìm độ trễ t_{PHL} thông qua đồ thị:



Giá trị $t_{PHL} = 2.968747ps$

Tìm độ trễ t_{PLH} thông qua đồ thị:



Giá trị $t_{PLH} = 12.24348 \text{ ps}$

Tìm giá trị: $t_{pd} = \frac{t_{PHL} - t_{PLH}}{2} = \frac{2.968747 + 12.24348}{2} = 7.6061135 \text{ ps}$


Kết quả thu được thông qua 2 cách là tương tự nhau.

4. XOR2


Bảng trạng thái:

Symbol	A	B	Q
	0	0	0
	1	0	1
	0	1	1
	1	1	0
$Q = A \oplus B$			

Schematic:




Dạng sóng:



Các thông số của vpulse A và B tương tự nhau nhưng ở vpulse B có thêm delay 7ns để dạng sóng ra được đẹp hơn, tránh bị gai xung.


Tìm các thông số độ trễ t_{PHL} , t_{PLH} , t_{pd}

Độ trễ t_{PHL} của OUT so với A:




→ Độ trễ t_{PHL} của OUT so với ngõ vào A: $t_{PHL} = 14.0474ns$

Độ trễ t_{PLH} của OUT so với A:



→ Độ trễ t_{PLH} của OUT so với ngõ vào A: $t_{PLH} = 10.61441449ps$


Độ trễ t_{pd} của OUT so với A:



⇒ Độ trễ t_{pd} của OUT so với ngõ vào A: $t_{pd} = 12.330912ps$


Cách 2:

Tìm giá trị t_{PHL} thông đồ thị ngõ vào A và ngõ ra OUT:



Giá trị $t_{PHL} = 14.04741 \text{ ps}$

Tìm giá trị t_{PLH} thông đồ thị ngõ vào B và ngõ ra OUT:



Giá trị $t_{PLH} = 10.61441 \text{ ps}$

Tìm giá trị: $t_{pd} = \frac{t_{PHL} + t_{PLH}}{2} = \frac{14.04741 + 10.61441}{2} = 12.330905 \text{ ps}$

Kết quả thu được thông qua 2 cách là tương tự nhau.

BẢNG SO SÁNH ĐỘ TRỄ

	INV	NAND	NOR	XOR
t_{PHL}	4.4962579ps	10.4424ps	2.96875ps	14.04741ps
t_{PLH}	5.80819ps	3.53996325ps	12.2435ps	10.61441ps
tpd_{avg}	5.152226ps	6.99119268ps	7.606115ps	12.330905ps

Nhận xét:


Từ bảng so sánh thu được khi khảo sát độ trễ của các cổng logic, ta thấy cổng INV/NAND/NOR có tốc độ nhanh hơn nhiều so với cổng XOR.

Nguyên nhân: Cổng XOR có cấu trúc phức tạp hơn nhiều so các cổng còn lại. Thay vì được xây dựng trực tiếp từ một mạng PMOS (kéo lên) và một mạng NMOS (kéo xuống) như các cổng còn lại, XOR được tạo nên từ nhiều cổng logic ghép lại. Vì vậy, tín hiệu đầu vào (A, B) phải đi qua nhiều tầng logic hơn để tạo ra được tín hiệu ngõ ra (OUT).


V. ĐÁNH GIÁ ẢNH HƯỞNG FANOUT VỚI ĐỘ TRỄ

1. INV


Schematic:



Dạng sóng:



So sánh hệ số fanout của cổng INV tại giá trị 1 và 7:



Hệ số fanout = 1 $\rightarrow$ Delay OUT = 40.5162ps


Hệ số fanout = 7 $\rightarrow$ Delay OUT = 67.49333ps

Δ delay = 26.97713ps


$\rightarrow$ Hệ số fanout càng lớn thì delay tại ngõ ra càng lớn.

2. NAND2


Schematic:



Dạng sóng:



So sánh hệ số fanout của cổng NAND2 tại giá trị 3 và 6:



Hệ số fanout = 3 → Delay OUT = 66.70103ps


Hệ số fanout = 6 → Delay OUT = 90.78501ps

$\Delta\text{delay} = 24.08398\text{ps}$


→ Hệ số fanout càng lớn thì delay tại ngõ ra càng lớn

3. NOR2


Schematic:



Dạng sóng:



So sánh hệ số fanout của cổng NOR2 tại giá trị 3 và 6:



Hệ số fanout = 3 $\rightarrow$ Delay OUT = 62.15154ps


Hệ số fanout = 6 $\rightarrow$ Delay OUT = 84.23918ps

Δ delay = 22.08764ps

$\rightarrow$ Hệ số fanout càng lớn thì delay tại ngõ ra càng lớn


4. XOR2

Schematic:



Dạng sóng:

So sánh hệ số fanout của cổng XOR2 tại giá trị 3 và 6:



Hệ số fanout = 3 $\rightarrow$ Delay OUT = 65.3863ps

Hệ số fanout = 6 $\rightarrow$ Delay OUT = 71.064ps



Δ delay = 5.67767ps

$\rightarrow$ Hệ số fanout càng lớn thì delay tại ngõ ra càng lớn.

VI. CÂU HỎI ÔN TẬP

1. Tại sao trễ của cổng CMOS phụ thuộc vào W/L và tải đầu ra?



- *Tải đầu ra hay fanout*



→ Dựa vào đồ thị, ta có thể thấy, độ trễ của cổng logic CMOS luôn luôn phụ thuộc vào tải đầu ra hay hệ số fanout. Khi fanout càng lớn, thì độ trễ của tín hiệu càng lớn.

$$I = C \frac{dV}{dt} \Rightarrow \Delta t \approx \frac{C \cdot \Delta V}{I}.$$


○ Thay đổi L




→ Dựa vào đồ thị, ta thấy khi tăng L thì độ trễ của tín hiệu ngõ ra càng nhiều. Do I tỉ lệ nghịch với L , nên khi tăng L thì I giảm → dòng điện dẫn yếu hơn, nên độ trễ nhiều hơn

$$I = C \frac{dV}{dt} \Rightarrow \Delta t \approx \frac{C \cdot \Delta V}{I}$$

○ Thay đổi W



Đảm bảo vẫn giữ nguyên tỉ lệ PMOS và NMOS



→ Dựa vào đồ thị, ta thấy khi tăng W thì độ trễ của tín hiệu ngõ ra càng ít. Do I tỉ lệ thuận với W , nên khi tăng W thì I tăng → dòng điện dẫn mạnh hơn, nên độ trễ ít hơn



$$I = C \frac{dV}{dt} \Rightarrow \Delta t \approx \frac{C \cdot \Delta V}{I}$$

2. Vì sao XOR có trễ lớn hơn NAND/NOR?

Từ bảng so sánh thu được khi khảo sát độ trễ của các cổng logic, ta thấy cổng INV/NAND/NOR có tốc độ nhanh hơn nhiều so với cổng XOR.

	INV	NAND	NOR	XOR
t_{PHL}	4.4962579ps	10.4424ps	2.96875ps	14.04741ps
t_{PLH}	5.80819ps	3.53996325ps	12.2435ps	10.61441ps
tpd_avg	5.152226ps	6.99119268ps	7.606115ps	12.330905ps

Nguyên nhân: Cổng XOR có cấu trúc phức tạp hơn nhiều so các cổng còn lại. Thay vì được xây dựng trực tiếp từ một mạng PMOS (kéo lên) và một mạng NMOS (kéo xuống) như các cổng còn lại, XOR được tạo nên từ nhiều cổng logic ghép lại. Vì vậy, tín hiệu đầu vào (A, B) phải đi qua nhiều tầng logic hơn để tạo ra được tín hiệu ngõ ra (OUT).



3. Làm thế nào để giảm trễ mà không tăng công suất nhiều?

Theo chứng minh ở trên:

- Tăng hệ số tải – fanout $\rightarrow$ độ trễ tăng
- Tăng $W \rightarrow$ độ trễ giảm
- Tăng $L \rightarrow$ độ trễ tăng

Như vậy, để giảm độ trễ mà không tăng công suất nhiều, thì chúng ta nên

- Giảm hệ số tải
- Tăng W lên cao
- Giảm thiểu L hết mức có thể
- Sử dụng cổng NAND, NOR, INV thay vì dung XOR


LAB 3-2: PHÂN TÍCH THỜI GIAN TRỄ (TIMING ANALYSIS) CỦA MẠCH D FLIP-FLOP CMOS

I. MỤC TIÊU


Lab 3-2 hướng dẫn sinh viên phân tích các thông số thời gian quan trọng của D Flip-Flop CMOS: setup time, hold time và clock-to-Q delay ($t_{clk \rightarrow Q}$).

II. CHUẨN BỊ

1. Sử dụng symbol DFF từ Lab 2-2.
2. Tạo testbench: ``tb_dff_timing``.




3. Nguồn cung: $VDD = 1V$.




4. Nguồn tín hiệu:

- D: Pulse (0–1V, Period=40ns, delay=3ns).




- CLK: Pulse (0–1V, Period=20ns, Duty=50%).



Chọn chu kì xung clk nhỏ hơn chu kì của D và có delay ở D để tín hiệu ra ở ngõ Q có nhiều mức điện áp nhất, để đồ thị mang tính trực quan và tăng tính thuyết phục.

III. CẤU HÌNH MÔ PHỎNG

- ADE L → Simulator: Spectre.
- Analysis: Transient.
- Stop time = 100ns.
- Outputs: D, CLK, Q.



IV. ĐO CÁC THÔNG SỐ TIMING


1. Setup time (t_{setup}): khoảng thời gian trước khi $\text{CLK} \uparrow$ mà D phải ổn định.
 2. Hold time (t_{hold}): khoảng thời gian sau $\text{CLK} \uparrow$ mà D phải giữ nguyên.
 3. Clock-to-Q delay ($t_{\text{clk} \rightarrow \text{Q}}$): khoảng thời gian từ khi $\text{CLK} \uparrow$ đến khi Q thay đổi.
- Dùng ViVA/Calculator đo tại mức 50% VDD.

1. Setup time


Định nghĩa: Setup time là thời gian tín hiệu dữ liệu D cần phải ổn định trước khi gặp cạnh lên của xung Clock để đảm bảo tín hiệu ra Q được đúng.

Quét delay của D để tìm setup time. Chọn thời gian delay của D dọc theo cạnh lên xung Clock để xác định setup time thông qua kết quả của tín hiệu Q.


CDF Parameter	Value	Display
Frequency name for 1/period		off
Noise file name		off
Number of noise/freq pairs	0	off
DC voltage		off
AC magnitude		off
AC phase		off
XF magnitude		off
PAC magnitude		off
PAC phase		off
Voltage 1	0 V	off
Voltage 2	1 V	off
Period	40n s	off
Delay time	delay s	off
Rise time	100p s	off
Fall time	100p s	off
Pulse width	20n s	off



Chọn được thời gian quét delay D từ 19.9ns đến 20.1n với kích thước bước quét 4ps ta thu được 51 điểm quét.




Do tín hiệu dữ liệu D đang lên mức “1” và đợi cạnh lên xung Clock nên tín hiệu ra Q đúng là tín hiệu Q ổn định ở mức “1” và có thời gian delay dữ liệu D là nhỏ nhất.



Xác định được thời gian Q ổn định và có delay D nhỏ nhất là đường Q có $delay_D = 1.9964 \times 10^{-8} (s)$. Xác định setup time bằng đồ thị thông qua công thức:

$$t_{setup} = t_{clk, v_{clk}=0.5V} - t_{D, V_D=0.5V}.$$




$$t_{setup} = t_{clk, v_{clk}=0.5V} - t_{D, V_D=0.5V} = 20.05ns - 20.014ns = 36ps$$


2. Hold time

Định nghĩa: Hold time là thời gian tín hiệu dữ liệu D cần phải ổn định sau khi gặp cạnh lên của xung Clock để đảm bảo tín hiệu ra Q được đúng.

Quét độ rộng xung width của D để tìm hold time. Chọn độ rộng xung của D dọc theo cạnh lên xung Clock để xác định hold time thông qua kết quả của tín hiệu Q.



Vì giá trị hold time nhỏ nên chọn quét độ rộng xung D từ 0.1ns đến 0.4ns với kích thước bước quét 3ps ta thu được 101 điểm quét.




Do tín hiệu dữ liệu D đang ở mức “1” và đợi cạnh lên xung Clock nên tín hiệu ra Q đúng là tín hiệu Q ổn định ở mức “1” và có độ rộng xung width dữ liệu D là nhỏ nhất.



Xác định được thời gian Q ổn định và có động rộng xung width D lớn nhất là đường Q có $width_D = 2.02 \times 10^{-10} (s)$. Xác định holdtime bằng đồ thị thông qua công thức:

$$t_{hold} = t_{D,V_D=0.5V} - t_{clk,v_{clk}=0.5V} \cdot$$




$$t_{hold} = t_{D,V_D=0.5V} - t_{clk,v_{clk}=0.5V} = 20.052ns - 20.05ns = 2ps \cdot$$

3. Propagation Delay (Clock-to-Q delay)

Định nghĩa: Propagation delay là thời gian từ khi đầu vào thay đổi đến khi đầu ra bắt đầu phản ứng.


Để xác định Propagation delay của D flip-flop ta tính thời gian từ khi cạnh lên xung Clock đạt 50%V_{DD} đến khi ngõ ra Q đạt 50%V_{DD}. Có thể xác định bằng 2 cách.

Cách 1: Thông qua đồ thị



Propagation delay của D Fliplop: $t_{pd} = 92.13714 \text{ ps}$.

Cách 2: Thông qua Tool Calculator.



Chọn xuất giá trị ra bảng:



Expression	Value
1 delay(?wf1 VT...	92.14E-12


Propagation delay của D Fliplop: $t_{pd} = 92.14 \text{ ps}$.

V. SO SÁNH KHI THAY ĐỔI W/L CỦA TRANSISTOR:

Với các thông số:
$$\begin{cases} \left(\frac{W}{L}\right)_n = \frac{500nm}{100nm} \\ \left(\frac{W}{L}\right)_p = \frac{1.05\mu m}{100nm} \end{cases} \Rightarrow \begin{cases} t_{setup} = 36ps \\ t_{hold} = 2ps \\ t_{pd} = 92.13714ps \end{cases}$$

Thực hiện khảo sát với các thông số:
$$\begin{cases} \left(\frac{W}{L}\right)_n = \frac{120nm}{100nm} \\ \left(\frac{W}{L}\right)_p = \frac{252nm}{100nm} \end{cases}$$


Với t_{setup} :



Giá trị $t_{setup} = 56ps$.



Với t_{hold} :

Vì giá trị hold time nhỏ nên chọn quét độ rộng xung D từ 0.15ns đến 0.25ns với kích thước bước quét 1ps ta thu được 101 điểm quét.



Giá trị $t_{hold} = 1ps$.

Với t_{pd} :



Giá trị $t_{pd} = 94.3667 \text{ ps}$.

Thực hiện khảo sát với: $\left\{ \begin{array}{l} (\frac{W}{L})_n = \frac{120\text{nm}}{100\text{nm}} \\ (\frac{W}{L})_p = \frac{252\text{nm}}{100\text{nm}} \end{array} \right.$ ta thu được: $\Rightarrow \left\{ \begin{array}{l} t_{\text{setup}} = 56 \text{ ps} \\ t_{\text{hold}} = 30 \text{ ps} \\ t_{pd} = 94.3667 \text{ ps} \end{array} \right.$

BẢNG SO SÁNH t_{setup} , t_{hold} , t_{pd} KHI THAY ĐỔI $\frac{W}{L}$

	t_{setup}	t_{hold}	t_{pd}
$(\frac{W}{L})_n = \frac{500nm}{100nm}$ $(\frac{W}{L})_p = \frac{1.05um}{100nm}$	$t_{setup} = 36ps$	$t_{hold} = 2ps$	$t_{pd} = 92.13714ps$
$(\frac{W}{L})_n = \frac{120nm}{100nm}$ $(\frac{W}{L})_p = \frac{252nm}{100nm}$	$t_{setup} = 56ps$	$t_{hold} = 1ps$	$t_{pd} = 94.3667ps$

Khi tăng tỉ lệ W/L , transistor trong D flip-flop trở nên “khỏe” hơn, dòng dẫn cao hơn, nghĩa là khả năng kéo lên – kéo xuống mạnh hơn và các node điện trong mạch thay đổi nhanh hơn.

Vì transistor có dòng cao hơn nên latch đầu vào (master latch) có thể ghi nhận giá trị của tín hiệu dữ liệu D nhanh hơn trước cạnh xung clock, dẫn đến setup time giảm, nghĩ là tín hiệu dữ liệu D không cần giữ ổn định quá lâu trước khi xung clock đến.

$$\left. \begin{aligned} R_{ON} &= \frac{I}{\mu C_{ox} \frac{W}{L} (V_{GS} - V_{TH})} \Rightarrow \frac{W}{L} \sim \frac{I}{R_{ON}} \\ \tau &= R_{ON} C \Rightarrow \tau \sim R_{ON}, \tau \sim t_{setup} \end{aligned} \right\} \rightarrow \frac{W}{L} \sim \frac{I}{t_{setup}}$$

Đồng thời, transistor lớn cũng giúp đường tín hiệu từ clock đến Q chuyển mức nhanh hơn, nên propagation delay cũng giảm.

Tuy nhiên, khi transistor mạnh lên thì latch sau (slave latch) cũng trở nên nhạy hơn với mọi thay đổi từ tín hiệu dữ liệu D. Ngay sau cạnh xung clock, latch này phản ứng rất nhanh, nên nếu dữ liệu D thay đổi quá sớm sau cạnh clock, latch sau có thể “lấy nhầm” giá trị mới chưa ổn định. Do đó, để tránh sai lệch, dữ liệu D cần được giữ lại lâu hơn sau cạnh clock, khiến hold time tăng nhẹ.

Nhận xét mối quan hệ giữa tốc độ và ổn định tín hiệu:

Dựa vào số liệu đã được mô phỏng ở trên có thể kết luận mối quan hệ giữa tốc độ và độ ổn định của tín hiệu là tỉ lệ nghịch.

Khi xét với tỉ lệ W/L cao như $\left(\begin{array}{l} (\frac{W}{L})_n = \frac{500nm}{100nm} \\ (\frac{W}{L})_p = \frac{1.05um}{100nm} \end{array} \right)$ ta có thể thấy các thông số

$t_{setup} = 36ps$ và $t_{pd} = 92.13714ps$ nhỏ hơn so $\left(\begin{array}{l} (\frac{W}{L})_n = \frac{120nm}{100nm} \\ (\frac{W}{L})_p = \frac{252nm}{100nm} \end{array} \right)$ với $t_{setup} = 56ps$

và $t_{pd} = 94.3667ps \rightarrow$ tốc độ của mạch tăng lên.

Tuy nhiên, với tỉ lệ W/L cao như vậy cũng là cho thời gian tăng từ $t_{hold} = 1ps$ lên $t_{hold} = 2ps \rightarrow$ mạch thiếu sự ổn định hơn.

LAB 4-1: PHÂN TÍCH CÔNG SUẤT TIÊU THỤ (POWER ANALYSIS) TRONG CÔNG LOGIC CMOS

I. MỤC TIÊU

Lab 4-1 hướng dẫn sinh viên đo công suất động (P_{dyn}) và công suất tĩnh (P_{static}) trong các cổng logic CMOS. Sinh viên sẽ tính toán công suất trung bình và so sánh giữa các cổng.

II. CHUẨN BỊ


1. Sử dụng testbench từ Lab 3-1.
2. Tần số nguồn xung: 1 GHz, Duty cycle = 50%.

User Property	Master Value	Local Value	Display
IvIgnore	TRUE		off

CDF Parameter	Value	Display
Frequency name for 1/period		off
Noise file name		off
Number of noise/freq pairs	0	off
DC voltage		off
AC magnitude		off
AC phase		off
XF magnitude		off
PAC magnitude		off
PAC phase		off
Voltage 1	0 V	off
Voltage 2	1.8 V	off
Period	1n s	off
Delay time		off
Rise time	100p s	off
Fall time	100p s	off
Pulse width	500.0p s	off
Temperature coefficient 1		off
Temperature coefficient 2		off
Nominal temperature		off
Type of rising & falling edge		off

OK Cancel Apply Defaults Previous Next Help


3. $V_{DD} = 1.8V$.




4. Lưu toàn bộ dòng điện và điện áp trong ADE L.

III. CẤU HÌNH MÔ PHỎNG

- ADE L → Simulator: Spectre.
- Analysis → Transient (Stop Time = 200ns).



- Outputs → Save All → All Voltages & Currents.




- Dùng Calculator đo dòng I(VDD).

1. INV


Công suất tức thời:

Chọn nguồn vpulse 10MHz để khảo sát:




B1: Chọn ADE L, chọn vẽ ngõ vào IN vào ngõ ra OUT:


Analysis → Transient (Stop Time = 200ns).




B2: Outputs → Save All → All Voltages & Currents.




B3: Netlist and Run




B4: ADE L → Results → Direct Plot → Main Form...



B5: Chọn Power → Plot



Ta được đồ thị công suất tức thời như hình:



Công suất tức thời tại 4 thời điểm khác nhau của chu kỳ vpulse:

$$P_{ins} = 27.236128nW, t = 25ns$$

$$P_{ins} = 498.77845uW, t = 50.154715ns$$

$$P_{ins} = 940.38801nW, t = 75ns$$

$$P_{ins} = 507.40515uW, t = 100.04797ns$$

Nhận xét:

Tại 4 thời điểm khác nhau của một chu kỳ xung vpulse ta thu được 4 công suất khác nhau, độ chênh lệch công suất giữa 4 thời điểm này rất lớn.

Với $P_{ins} = 27.236128nW, t = 25ns$, đây là công suất tĩnh (không chuyển mạch) với nguồn vpulse = 1 nên dòng $I_{leakage}$ gây ra bởi PMOS.

Với $P_{ins} = 940.38801nW, t = 75ns$, đây là công suất tĩnh (không chuyển mạch) với nguồn vpulse = 0 nên dòng $I_{leakage}$ gây ra bởi NMOS.



Với $P_{ins} = 498.77845uW, t = 50.154715ns$,
 $P_{ins} = 507.40515uW, t = 100.04797ns$

Đây là 2 thời điểm cổng INV đang diễn ra chuyển mạch, công suất tức thời tại 2 thời điểm này là công suất động.

Công suất tổng trung bình hiệu dụng: $P_{avg} = average(P(t))$


$$P_{avg} = \frac{E}{T} = \frac{1}{T} \int_0^T P(t) dt$$

Do công suất tổng trung bình hiệu dụng với nguồn $V_{DD} = 1.8V$, tải là tụ điện có $C = 1pF$, nguồn xung vpulse có chu kỳ $T = 1\mu s$, trong khoảng thời gian $t = 100\mu s$ tương ứng với 100 chu kỳ xung vpulse.



Năng lượng trong khoảng thời gian 100us

```
iinteg(IT("/V0/MINUS")*1.8
```



Năng lượng trong 100us: $E = 373.9192 \text{ pJ}$

Năng lượng trong một chu kỳ xung:

$$E_T = \frac{E}{100} = \frac{373.9192 \text{ pJ}}{100} = 3.739 \text{ pJ}$$

Công suất tổng trung bình hiệu dụng


$$P_{AVG} = \frac{E_T}{T} = \frac{3.739 \text{ pJ}}{1 \text{ us}} = 3.739 \text{ uW}$$

Công suất tĩnh trung bình hiệu dụng:

Định nghĩa: Công suất tĩnh là công suất tiêu thụ khi mạch không hoạt động, tức là đầu vào và đầu ra ở trạng thái ổn định (không chuyển trạng thái). Khi mạch không chuyển trạng thái hay đứng yên, vẫn có một dòng rò nhỏ chạy qua các transistor, các dòng rò này là nguyên nhân gây ra công suất tĩnh của mạch.

$$P_{static} = V_{DD} \times I_{leakage}$$

Với:



$$I_{leakage} \approx I_{sub} + I_{gate} + I_{junction} + I_{GIDL}$$



I_{sub} : dòng dưới ngưỡng do kênh dẫn yếu $V_{GS} < V_{TH}$

I_{gate} : dòng do electron xuyên qua lớp oxide gate mỏng, gây ra hiệu ứng tunneling

$I_{junction}$: dòng phân cực ngược từ tiếp giáp P-N


I_{GIDL} : dòng do điện trường mạnh gây ra khi $V_{GS} = 0, V_{DS}$ lớn

Đo công suất tĩnh trung bình hiệu dụng với nguồn $V_{DD} = 1.8V$, tải là tụ điện có $C = 1pF$, nguồn điện áp không đổi $V_{DC} = 1.8V$ trong khoảng thời gian $t = 1\mu s$.



Năng lượng trong khoảng thời gian 1us

```
iinteg IT("/V0/MINUS")*1.8
```




Năng lượng trong 1us: $E = 27.231 fJ$

Công suất tính trung bình hiệu dụng

$$P_{AVG} = \frac{E_T}{t} = \frac{27.231 fJ}{1 us} = 27.23 nW$$

Dòng rò $I_{leakage}$ của PMOS và dòng của NMOS:




PMOS:



Công suất tĩnh trung bình hiệu dụng của PMOS: $\overline{P_{static,PMOS}} = 27.23nW$

NMOS:



Công suất tĩnh trung bình hiệu dụng của NMOS: $\overline{P_{static,NMOS}} = 27.24nW$

$$\Rightarrow \overline{P_{static}} \approx \overline{P_{static,PMOS}} \approx \overline{P_{static,NMOS}} = 27.23nW$$

Công suất động:

Định nghĩa: là công suất tiêu thụ khi cổng logic chuyển trạng thái.

$$P_{dynamic} = P_{switching} + P_{shortcircuit}$$

$P_{switching}$: là công suất tiêu hao do quá trình nạp và xả điện dung tải C_L tại đầu ra mỗi khi mạch chuyển trạng thái. Công suất chuyển mạch chiếm thành phần với nhất trong công suất động.

$$P_{switching} = \alpha C_L V_{DD}^2 f$$

Với:

α : xác suất chuyển mạch của tín hiệu

C_L : điện dung tụ ký sinh và tải đầu ra

V_{DD} : điện áp nguồn

f : tần số chuyển mạch

$P_{shortcircuit}$: Xuất hiện trong thời gian ngắn khi cả PMOS và NMOS cùng dẫn, do tín hiệu đầu vào đang chuyển dần từ 0 $\rightarrow$ 1 (hoặc ngược lại). Lúc này, tồn tại dòng ngắn mạch (contention current) chạy trực tiếp từ V_{DD} xuống GND, gây tiêu hao năng lượng.

$$P_{shortcircuit} = t_{sc} V_{DD} I_p f$$

Với:


t_{sc} : thời gian cả 2 transistor cùng dẫn


V_{DD} : điện áp nguồn

I_p : dòng ngắn mạch cực đại

f : tần số chuyển mạch


Đo công suất động trung bình hiệu dụng với nguồn $V_{DD} = 1.8V$, tải là tụ điện có $C = 1pF$, nguồn xung vpulse có chu kỳ $T = 10ns$, trong khoảng thời gian $t = 1\mu s$ tương ứng với 100 chu kỳ xung vpulse.





Năng lượng trong khoảng thời gian 1us

```
iinteg(IT("/V0/MINUS")*1.8)
```



Năng lượng trong 1us: $E = 322.9083 pJ$

Năng lượng trong một chu kỳ xung:

$$E_T = \frac{E}{100} = \frac{322.9083 pJ}{100} = 3.229 pJ$$

Công suất động trung bình hiệu dụng

$$P_{AVG} = \frac{E_T}{T} = \frac{3.229 pJ}{10 ns} = 322.9 uW$$

Nhận xét:

+ Về năng lượng:

Ta có năng lượng tổng: $E_{total} = 373.9192 pJ$, năng lượng động:

$E_{dynamic} = 322.9083 pJ$, năng lượng tĩnh $E_{static} = 27.231 fJ$. Ta thấy năng lượng tổng bằng năng lượng động cộng công suất tĩnh.

+ Về công suất:

Ta có công suất tổng trung bình hiệu dụng với $T = 1\mu$: $P_{total} = 3.739\mu W$,
 công suất tĩnh trung bình hiệu dụng: $P_{static} = 27.23nW$, công suất động trung bình
 hiệu dụng với $T = 10n$: $P_{dynamic} = 322.9\mu W$. Ta thấy:

$$100 \times P_{total, 1\mu} \approx P_{dynamic, 10n} + P_{static}$$

$$373.9\mu W \approx 322.927\mu W$$

$$\left. \begin{array}{l} P_{dynamic} = P_{switching} + P_{shortcircuit} \\ \text{Điều đó là do: } P_{switching} = \alpha C_L V_{DD}^2 f \\ P_{shortcircuit} = t_{sc} V_{DD} I_p f \end{array} \right\} \Rightarrow P_{total} \sim f$$



và tỉ lệ $\frac{f_{dynamic}}{f_{total}} = 100$. Lý thuyết $P_{total} = P_{dyn} + P_{static}$ được kiểm chứng đúng.

Để tối ưu công suất tiêu thụ, ta có thể thực hiện bằng cách giảm fanout hoặc thay
 đổi tỉ lệ $\frac{W}{L}$.

$$\left. \begin{array}{l} I_D = I_0 e^{\frac{V_{GS} - V_{TH}}{nV_T}} \\ I_0 = \mu C_{ox} \frac{W}{L} (n-1) V_T^2 \end{array} \right\} \Rightarrow I_{leakage} \sim \frac{W}{L}$$

2. NAND

Công suất tức thời:



Công suất tức thời tại 6 thời điểm khác nhau của chu kỳ vpulse:

$$P_{ins} = 970.46762nW, t = 15ns$$

$$P_{ins} = 704.93863uW, t = 25.045343ns$$

$$P_{ins} = 54.484951nW, t = 35ns$$

$$P_{ins} = 604.91478uW, t = 50.159007ns$$

$$P_{ins} = 1.6782362uW, t = 65ns$$

$$P_{ins} = 11.629875nW, t = 90ns$$

Nhận xét:

Tại 6 thời điểm khác nhau của một chu kỳ xung vpulse ta thu được 6 công suất khác nhau, độ chênh lệch công suất giữa 6 thời điểm này rất lớn.

Với $P_{ins} = 970.46762nW, t = 15ns$. Do $A=1, B=0$, ngõ ra mức “1” nên sẽ gây ra công suất tĩnh.

Với $P_{ins} = 54.484951nW, t = 35ns$. Do $A=1, B=1$, ngõ ra mức “0” nên sẽ gây ra công suất tĩnh.

Với $P_{ins} = 1.6782362uW, t = 65ns$. Do $A=0, B=1$, ngõ ra mức “1” nên sẽ gây ra công suất tĩnh.


Với $P_{ins} = 704.93863uW, t = 25.045343ns$. Do $A=1, B=0$, ngõ ra mức “1” nên sẽ gây ra công suất tĩnh.

Với $P_{ins} = 704.93863uW, t = 25.045343ns$. Đây là thời điểm chuyển mạch ($A=1, B \{0 \rightarrow 1\}$) nên công suất tức thời tại đây là công suất động.

Với $P_{ins} = 604.91478uW, t = 50.159007ns$. Đây là thời điểm chuyển mạch ($A \{1 \rightarrow 0\}, B=1$) nên công suất tức thời tại đây là công suất động.

Công suất tức thời trung bình:







Công suất tức thời trung bình cổng NAND2: $\overline{P_{ins}} = 1.23\mu W$

Công suất tổng trung bình hiệu dụng: $P_{avg} = average(P(t))$



$$P_{avg} = \frac{E}{T} = \frac{1}{T} \int_0^T P(t) dt$$

Do công suất tổng trung bình hiệu dụng với nguồn $V_{DD} = 1.8V$, tải là tụ điện có $C = 1pF$, nguồn xung vpulse có chu kỳ $T = 1\mu s$, trong khoảng thời gian $t = 100\mu s$ tương ứng với 100 chu kỳ xung vpulse.





Năng lượng trong khoảng thời gian 100us



Năng lượng trong 100us: $E = 331.1986 \text{ pJ}$

Năng lượng trong một chu kỳ xung:



$$E_T = \frac{E}{100} = \frac{331.1986 \text{ pJ}}{100} = 3.312 \text{ pJ}$$

Công suất tổng trung bình hiệu dụng

$$P_{AVG} = \frac{E_T}{T} = \frac{3.312 \text{ pJ}}{1 \text{ us}} = 3.312 \text{ uW}$$


Công suất tĩnh trung bình hiệu dụng:

Đo công suất tĩnh trung bình hiệu dụng với nguồn $V_{DD} = 1.8V$, tải là tụ điện có $C = 1pF$, nguồn điện áp không đổi $V_{DC} = 1.8V$ trong khoảng thời gian $t = 1\mu s$.



Năng lượng trong khoảng thời gian 1us

```
iinteg(IT("/V0/MINUS")*1.8
```





Năng lượng trong 1us: $E = 54.455 \text{ fJ}$

Công suất tính trung bình hiệu dụng

$$P_{AVG} = \frac{E_T}{t} = \frac{54.455 \text{ fJ}}{1 \text{ us}} = 54.46 \text{ nW}$$


Công suất động trung bình hiệu dụng:

Đo công suất động trung bình hiệu dụng với nguồn $V_{DD} = 1.8V$, tải là tụ điện có $C = 1pF$, nguồn xung vpulse có chu kỳ $T = 10ns$, trong khoảng thời gian $t = 1\mu s$ tương ứng với 100 chu kỳ xung vpulse.



Năng lượng trong khoảng thời gian 1us

```
liinteg I(T("/V0/MINUS"))*1.8
```



Năng lượng trong 1us: $E = 325.4736 \text{ pJ}$

Năng lượng trong một chu kỳ xung:

$$E_T = \frac{E}{100} = \frac{325.4736 \text{ pJ}}{100} = 3.255 \text{ pJ}$$

Công suất động trung bình hiệu dụng

$$P_{AVG} = \frac{E_T}{T} = \frac{3.255 \text{ pJ}}{10 \text{ ns}} = 325.5 \text{ uW}$$

Nhận xét:

+ Về năng lượng:

Ta có năng lượng tổng: $E_{total} = 331.1986 \text{ pJ}$, năng lượng động:

$E_{dynamic} = 325.4736 \text{ pJ}$, năng lượng tĩnh $E_{static} = 54.455 \text{ fJ}$. Ta thấy năng

lượng tổng xấp xỉ bằng năng lượng động cộng công suất tĩnh.

+ Về công suất:

Ta có công suất tổng trung bình hiệu dụng với $T = 1\mu$: $P_{total} = 3.312\mu W$,
 công suất tĩnh trung bình hiệu dụng: $P_{static} = 54.46nW$, công suất động trung bình
 hiệu dụng với $T = 10n$: $P_{dynamic} = 325.5\mu W$. Ta thấy:

$$100 \times P_{total, 1\mu} \approx P_{dynamic, 10n} + P_{static}$$

$$331.2\mu W \approx 325.55\mu W$$

$$\left. \begin{array}{l} P_{dynamic} = P_{switching} + P_{shortcircuit} \\ \text{Điều đó là do: } P_{switching} = \alpha C_L V_{DD}^2 f \\ P_{shortcircuit} = t_{sc} V_{DD} I_p f \end{array} \right\} \Rightarrow P_{total} \sim f$$

và tỉ lệ $\frac{f_{dynamic}}{f_{total}} = 100$. Lý thuyết $P_{total} = P_{dyn} + P_{static}$ được kiểm chứng đúng.

$$\text{Với } P_{static} = 54.47nW \rightarrow I_{leakage} = \frac{P_{static}}{V_{DD}} = \frac{54.47nW}{1.8V} = 30.261nA.$$

$I_{leakage, NAND2} = 30.261nA$ vẫn khá nhỏ khi xem xét độc lập, nhưng nếu trong mạch
 điện phức tạp đòi hỏi sử dụng số lượng NAND2 lớn, hàng ngàn thậm chí là hàng triệu
 cổng NAND2 thì công suất tĩnh gây ra bởi dòng rò là một vấn đề lớn cần phải tối ưu.



Biện pháp:

Để tối ưu công suất tiêu thụ, ta có thể thực hiện bằng cách giảm fanout hoặc thay
 đổi tỉ lệ $\frac{W}{L}$.

$$\left. \begin{array}{l} I_D = I_0 e^{\frac{V_{GS} - V_{TH}}{nV_T}} \\ I_0 = \mu C_{ox} \frac{W}{L} (n-1) V_T^2 \end{array} \right\} \Rightarrow I_{leakage} \sim \frac{W}{L}$$

3. NOR

Công suất tức thời:



Công suất tức thời tại 6 thời điểm khác nhau của chu kỳ vpulse:

$$P_{ins} = 32.49489nW, t = 15ns$$

$$P_{ins} = 827.7963pW, t = 40ns$$

$$P_{ins} = 58.08248uW, t = 50.13118ns$$

$$P_{ins} = 53.60697nW, t = 65ns$$

$$P_{ins} = 612.6598uW, t = 75.15133ns$$

$$P_{ins} = 1.8788uW, t = 85ns$$

Nhận xét:

Tại 6 thời điểm khác nhau của một chu kỳ xung vpulse ta thu được 6 công suất khác nhau, độ chênh lệch công suất giữa 6 thời điểm này rất lớn. Cùng là công suất tĩnh nhưng thời điểm $t = 40ns$ và $t = 85ns$ có sự chênh lệch vô cùng lớn

Với $P_{ins} = 32.49489nW, t = 15ns$. Do $A=1, B=0$, ngõ ra mức “0” nên sẽ gây ra công suất tĩnh.

Với $P_{ins} = 827.7963pW, t = 40ns$. Do $A=1, B=1$, ngõ ra mức “0” nên sẽ gây ra công suất tĩnh.

Với $P_{ins} = 53.60697nW, t = 65ns$. Do $A=0, B=1$, ngõ ra mức “0” nên sẽ gây ra công suất tĩnh.

Với $P_{ins} = 1.8788uW, t = 85ns$. Do $A=0, B=0$, ngõ ra mức “1” nên sẽ gây ra công suất tĩnh.

Với $P_{ins} = 58.08248uW, t = 50.13118ns$. Đây là thời điểm chuyển mạch ($A \rightarrow 0$, $B=1$) nên công suất tức thời tại đây là công suất động.

Với $P_{ins} = 612.6598uW, t = 75.15133ns$. Đây là thời điểm chuyển mạch ($A=0, B \rightarrow 0$) nên công suất tức thời tại đây là công suất động.

Công suất tức thời trung bình:





Công suất tức thời trung bình cổng NOR2: $\overline{P_{ins}} = 1.074uW$

Công suất tổng trung bình hiệu dụng: $P_{avg} = average(P(t))$


$$P_{avg} = \frac{E}{T} = \frac{1}{T} \int_0^T P(t) dt$$

Đo công suất tổng trung bình hiệu dụng với nguồn $V_{DD} = 1.8V$, tải là tụ điện có $C = 1pF$, nguồn xung vpulse có chu kỳ $T = 1\mu s$, trong khoảng thời gian $t = 100\mu s$ tương ứng với 100 chu kỳ xung vpulse.



Năng lượng trong khoảng thời gian 100us

```
iinteg[IT("V0/MINUS")*1.8]
```



Năng lượng trong 100us: $E = 423.8646 \text{ pJ}$

Năng lượng trong một chu kỳ xung:



$$E_T = \frac{E}{100} = \frac{423.8646 \text{ pJ}}{100} = 4.239 \text{ pJ}$$

Công suất tổng trung bình hiệu dụng

$$P_{AVG} = \frac{E_T}{T} = \frac{4.239 \text{ pJ}}{1 \text{ us}} = 4.239 \text{ uW}$$


Công suất tĩnh trung bình hiệu dụng:

Đo công suất tĩnh trung bình hiệu dụng với nguồn $V_{DD} = 1.8V$, tải là tụ điện có $C = 1pF$, nguồn điện áp không đổi $V_{DC} = 1.8V$ trong khoảng thời gian $t = 1\mu s$.



Năng lượng trong khoảng thời gian 1us

```
iinteg(IT("/V0/MINUS")*1.8
```





Năng lượng trong 1us: $E = 139.1497 \text{ aJ}$

Công suất tĩnh trung bình hiệu dụng


$$P_{AVG} = \frac{E_T}{t} = \frac{139.1497 \text{ aJ}}{1 \text{ us}} = 139.14 \text{ fW}$$

Đo công suất tĩnh trung bình hiệu dụng với nguồn $V_{DD} = 1.8 \text{ V}$, tải là tụ điện có $C = 1 \text{ pF}$, nguồn điện áp không đổi $V_{DC} = 0 \text{ V}$ trong khoảng thời gian $t = 1 \text{ us}$.



Năng lượng trong khoảng thời gian 1us

```
iinteg|IT("/V0/MINUS")*1.8|
```




Năng lượng trong 1us: $E = 1.96441 \text{ pJ}$


Công suất tĩnh trung bình hiệu dụng

$$P_{AVG} = \frac{E_T}{t} = \frac{1.96441 \text{ pJ}}{1 \text{ us}} = 1.964 \text{ uW}$$

Công suất động trung bình hiệu dụng:


Đo công suất động trung bình hiệu dụng với nguồn $V_{DD} = 1.8 \text{ V}$, tải là tụ điện có $C = 1 \text{ pF}$, nguồn xung vpulse có chu kỳ $T = 10 \text{ ns}$, trong khoảng thời gian $t = 1 \text{ us}$ tương ứng với 100 chu kỳ xung vpulse.





Năng lượng trong khoảng thời gian 1us

```
iinteg[IT("/VO/MINUS")*1.8]
```



Năng lượng trong 1us: $E = 326.0199 \text{ pJ}$

Năng lượng trong một chu kỳ xung:

$$E_T = \frac{E}{100} = \frac{326.0199 pJ}{100} = 3.2602 pJ$$

Công suất động trung bình hiệu dụng

$$P_{AVG} = \frac{E_T}{T} = \frac{3.2602 pJ}{10 ns} = 326.02 uW$$

Nhận xét:

+ Về năng lượng:

Ta có năng lượng tổng: $E_{total} = 423.8646 pJ$, năng lượng động:

$E_{dynamic} = 326.0199 pJ$, năng lượng tĩnh $E_{static,1} = 139.1497 aJ$ và

$E_{static,0} = 1.96441 pJ$. Ta thấy năng lượng tổng lớn hơn năng lượng động cộng công suất tĩnh.

+ Về công suất:

Ta có công suất tổng trung bình hiệu dụng với $T = 1\mu$: $P_{total} = 4.239 uW$,
 công suất tĩnh trung bình hiệu dụng: $P_{static,1} = 139.14 fW$ và $P_{static,0} = 1.964 uW$,
 công suất động trung bình hiệu dụng với $T = 10n$: $P_{dynamic} = 326.02 uW$. Xét với
 trường hợp P_{static} tệ nhất là $P_{static,0}$:

$$100 \times P_{total,1\mu} > P_{dynamic,10n} + P_{static,0}$$



$$423.9 uW > 327.984 uW$$

$$\left. \begin{array}{l} P_{dynamic} = P_{switching} + P_{shortcircuit} \\ \text{Điều đó là do: } P_{switching} = \alpha C_L V_{DD}^2 f \\ P_{shortcircuit} = t_{sc} V_{DD} I_p f \end{array} \right\} \Rightarrow P_{total} \sim f$$

và tỉ lệ $\frac{f_{dynamic}}{f_{total}} = 100$, công suất tổng của cổng NOR2 lớn hơn đáng kể so với tổng công suất động + tĩnh ở cùng tần số.

4. XOR2

Công suất tức thời:



Công suất tức thời tại 8 thời điểm khác nhau của chu kỳ vpulse:

$$\begin{aligned}
P_{ins} &= 4.3194087 \mu W, t = 15 ns \\
P_{ins} &= 1.3527478 mW, t = 25.048009 ns \\
P_{ins} &= 129.44495 nW, t = 35 ns \\
P_{ins} &= 1.496572 mW, t = 50.158907 ns \\
P_{ins} &= 2.458661 \mu W, t = 64.685268 ns \\
P_{ins} &= 1.4202188 mW, t = 75.174768 ns \\
P_{ins} &= 1.9567296 \mu W, t = 85 ns \\
P_{ins} &= 1.3569889 W, t = 100.07348 ns
\end{aligned}$$

Nhận xét:

Tại 8 thời điểm khác nhau của một chu kỳ xung vpulse ta thu được 8 công suất khác nhau, độ chênh lệch công suất giữa 8 thời điểm này rất lớn.

Tại các thời điểm $t = 15 ns, 35 ns, 64.685268 ns, 85 ns$ mạch không có chuyển mạch, nên công suất tại các thời gian t này là công suất tĩnh.

Tại các thời điểm $t = 25.048009 ns, 50.158907 ns, 75.174768 ns, 100.07348 ns$ mạch đang ở trạng thái chuyển mạch, nên công suất tại các thời gian t này là công suất động.

Công suất tức thời trung bình:





Công suất tức thời trung bình cổng XOR2: $\overline{P_{ins}} = 4.501 \mu W$

Công suất tổng trung bình hiệu dụng: $P_{avg} = average(P(t))$


$$P_{avg} = \frac{E}{T} = \frac{1}{T} \int_0^T P(t) dt$$

Đo công suất tổng trung bình hiệu dụng với nguồn $V_{DD} = 1.8V$, tải là tụ điện có $C = 1pF$, nguồn xung vpulse có chu kỳ $T = 100us$, B có delay = $25us$, trong khoảng thời gian $t = 10ms$ tương ứng với 100 chu kỳ xung vpulse.



Năng lượng trong khoảng thời gian 10ms

```
iinteg(T("/VO/MINUS")*1.8)
```



Năng lượng trong 10ms: $E = 24.3695nJ$

Năng lượng trong một chu kỳ xung:



$$E_T = \frac{E}{100} = \frac{24.3695nJ}{100} = 243.695pJ$$

Công suất tổng trung bình hiệu dụng

$$P_{AVG} = \frac{E_T}{T} = \frac{243.695pJ}{100us} = 2.437uW$$


Công suất tĩnh trung bình hiệu dụng:

Đo công suất tĩnh trung bình hiệu dụng với nguồn $V_{DD} = 1.8V$, tải là tụ điện có $C = 1pF$, nguồn điện áp không đổi $V_{DC} = 1.8V$ trong khoảng thời gian $t = 100us$.



Năng lượng trong khoảng thời gian 100us

```
iinteg(IT("/V0/MINUS")*1.8)
```





Năng lượng trong 100us: $E = 17.16886 pJ$

Công suất tính trung bình hiệu dụng


$$P_{AVG} = \frac{E_T}{t} = \frac{17.16886 pJ}{100 us} = 171.6886 nW$$

Đo công suất tĩnh trung bình hiệu dụng với nguồn $V_{DD} = 1.8V$, tải là tụ điện có $C = 1pF$, nguồn điện áp không đổi $V_{DC} = 0V$ trong khoảng thời gian $t = 100us$.



Năng lượng trong khoảng thời gian 100us

```
iinteg(IT("/VO/MINUS")*1.8
```





Năng lượng trong 100us: $E = 222.8626 pJ$

Công suất tĩnh trung bình hiệu dụng

$$P_{AVG} = \frac{E_T}{t} = \frac{222.8626 pJ}{100 \mu s} = 2.23 \mu W$$


Công suất động trung bình hiệu dụng:

Đo công suất động trung bình hiệu dụng với nguồn $V_{DD} = 1.8V$, tải là tụ điện có $C = 1pF$, nguồn xung vpulse có chu kỳ $T = 1\mu s$, delay $B = 0.25\mu s$, trong khoảng thời gian $t = 100\mu s$ tương ứng với 100 chu kỳ xung vpulse.



Năng lượng trong khoảng thời gian 100us

```
liinteg I(T("/V0/MINUS"))*1.8
```



Năng lượng trong 1us: $E = 895.16331pJ$

Năng lượng trong một chu kỳ xung:

$$E_T = \frac{E}{100} = \frac{895.16331pJ}{100} = 8.95pJ$$

Công suất động trung bình hiệu dụng

$$P_{AVG} = \frac{E_T}{T} = \frac{8.95pJ}{1us} = 8.95uW$$

Nhận xét:

+ Về năng lượng:

Ta có năng lượng tổng: $E_{total} = 24.3695nJ$, năng lượng động: $E_{dynamic} = 895.16331pJ$, năng lượng tĩnh $E_{static,l} = 17.16886pJ$, $E_{static,0} = 222.8626pJ$. Ta thấy năng lượng tổng lớn hơn nhiều năng lượng động cộng công suất tĩnh.

+ Về công suất:

Ta có công suất tổng trung bình hiệu dụng với $T = 100us$: $P_{total} = 2.437uW$, công suất tĩnh trung bình hiệu dụng: $P_{static,l} = 171.6886nW$, $P_{static,0} = 2.23uW$, công suất động trung bình hiệu dụng với $T = 1us$: $P_{dynamic} = 8.95uW$. Ta thấy:

$$100 \times P_{total,1u} \gg P_{dynamic,10n} + P_{static}$$

$$243.7uW \gg 11.18uW \text{ với } P_{static,0} = 2.23uW$$

$$243.7uW \gg 9.12uW \text{ với } P_{static,l} = 171.6886nW$$

$$\text{Với: } \left. \begin{array}{l} P_{dynamic} = P_{switching} + P_{shortcircuit} \\ P_{switching} = \alpha C_L V_{DD}^2 f \\ P_{shortcircuit} = t_{sc} V_{DD} I_p f \end{array} \right\} \Rightarrow P_{total} \sim f \text{ và tỉ lệ } \frac{f_{dynamic}}{f_{total}} = 100.$$

Tuy nhiên khi nhân cho tỉ lệ tần số $\frac{f_{dynamic}}{f_{total}} = 100$, công suất tổng lớn hơn rất

nhiều so với công suất động cộng tĩnh. Nguyên nhân điều đó có thể là do cổng XOR có cấu tạo phức tạp hơn các cổng còn lại rất nhiều (12 mosfet).

BẢNG SO SÁNH CÔNG SUẤT CÁC CỔNG

Cổng	P_{static}	$P_{dynamic}$	Nhận xét
NAND2	54.46nW	325.5uW	P_{static} nhỏ
NOR2	139.14fW 1.964uW	326.02uW	P_{static} nhỏ nhất
XOR2	171.6886nW 2.23uW	8.95uW	P_{static} lớn nhất, $P_{dynamic}$ nhỏ nhất

IV. CÂU HỎI ÔN TẬP


1. Tại sao công suất động tăng khi tần số tăng?

Ta có:



$$\left. \begin{aligned} P_{dynamic} &= P_{switching} + P_{shortcircuit} \\ P_{switching} &= \alpha C_L V_{DD}^2 f \\ P_{shortcircuit} &= t_{sc} V_{DD} I_p f \end{aligned} \right\} \Rightarrow P_{dynamic} \sim f$$

Ví dụ:

TH1: đo với nguồn vpulse f = 1GHz, duty=50%.




Voltage 1	0 V	off
Voltage 2	1.8 V	off
Period	1n s	off
Delay time		off
Rise time	100p s	off
Fall time	100p s	off
Pulse width	500.0p s	off




integ(getData("":pwr" ?result "tran") ...	
Expression	Value
1 integ(getData("...	173.5E-6

$$P_{dyn,1GHz} = 173.5 \mu W$$

TH2: đo với nguồn vpulse f = 2GHz, duty=50%.



Voltage 1	0 V	off
Voltage 2	1.8 V	off
Period	500.0p s	off
Delay time		off
Rise time	100p s	off
Fall time	100p s	off
Pulse width	250.00p s	off



Expression	Value
1 integ(getData("pwr" ?result "tran") 0 200n y200n)	344.8E-6

$$P_{dyn,2GHz} = 344.8 \mu W$$

Nhận xét:


$$\left. \begin{array}{l} TH1 : f = 1GHz, P_{dyn,1GHz} = 173.5 \mu W \\ TH2 : f = 2GHz, P_{dyn,2GHz} = 344.8 \mu W \end{array} \right\} \Rightarrow P_{dyn} \sim f$$

2. Công suất tĩnh xuất hiện từ đâu trong CMOS?

Định nghĩa: Công suất tĩnh là công suất tiêu thụ khi mạch không hoạt động, tức là đầu vào và đầu ra ở trạng thái ổn định (không chuyển trạng thái). Khi mạch không chuyển trạng thái hay đứng yên, vẫn có một dòng rò nhỏ chạy qua các transistor, các dòng rò này là nguyên nhân gây ra công suất tĩnh của mạch.

$$P_{static} = V_{DD} \times I_{leakage}$$

Với:



$$I_{leakage} \approx I_{sub} + I_{gate} + I_{junction} + I_{GIDL}$$


I_{sub} : dòng dưới ngưỡng do kênh dẫn yếu $V_{GS} < V_{TH}$

I_{gate} : dòng do electron xuyên qua lớp oxide gate mỏng, gây ra hiệu ứng tunneling


$I_{junction}$: dòng phân cực ngược từ tiếp giáp P-N

I_{GIDL} : dòng do điện trường mạnh gây ra khi $V_{GS} = 0, V_{DS}$ lớn

Ví dụ: Tìm công suất tĩnh của INV và so sánh với công suất tĩnh PMOS và NMOS cấu tạo nên nó.



Dòng rò $I_{leakage}$ của PMOS và dòng NMOS:



PMOS:



Công suất tĩnh trung bình hiệu dụng của PMOS: $\overline{P_{static,PMOS}} = 27.23nW$


NMOS:



Công suất tĩnh trung bình hiệu dụng của NMOS: $\overline{P_{static,NMOS}} = 27.24nW$

$$\Rightarrow \overline{P_{static}} \approx \overline{P_{static,PMOS}} \approx \overline{P_{static,NMOS}} = 27.23nW$$

Với ví dụ trên, do ngõ vào IN là 1.8V tương đương mức logic “1”



Do ngõ vào IN là mức logic “1” nên NMOS sẽ được bật và kéo ngõ ra xuống đất nên ngõ ra OUT sẽ là mức logic “0”. Ngược lại PMOS sẽ tắt và sinh ra dòng rò từ V_{DD} xuống GND nên ở đồ thị dù tắt nhưng nó vẫn gây ra dòng rò $I_{leakage}$, vì vậy công suất tĩnh của INV gây ra bởi PMOS.

3. Làm sao để giảm công suất tổng mà vẫn giữ tốc độ ổn định?

Để giảm tổng công suất, đặc biệt là công suất tĩnh mà vẫn duy trì tốc độ xử lý ổn định, thì có thể sử dụng công nghệ Multi-Threshold CMOS (MTCMOS) kết hợp với kỹ thuật phân nhóm cổng logic (Gate Clustering). Sử dụng transistor có điện áp ngưỡng thấp (LVT) cho các khối logic để đảm bảo hiệu năng cao khi hoạt động, kết hợp với transistor ngưỡng cao (HVT - sleep transistor) để ngắt mạch và triệt tiêu dòng rò khi ở chế độ chờ.

$$I_{leakage} \sim \frac{I}{V_{TH}}$$

$$t_{on \rightleftharpoons off} \sim V_{TH}$$

LAB 4-2: THIẾT KẾ TỪ RTL TỚI GATE LEVEL NETLIST DÙNG KỸ THUẬT IMPORT VERILOG VÀO CADENCE VIRTUOSO – THIẾT KẾ FULL ADDER 1-BIT

I. MỤC TIÊU

Sau khi hoàn thành lab này, sinh viên sẽ có thể:

- Hiểu quy trình import Verilog structural vào Cadence Virtuoso.
- Tạo cell schematic và symbol từ file Verilog.
- Kiểm tra schematic tự sinh trong Virtuoso Library Manager.

II. PHẦN CỨNG & PHẦN MỀM

Thành phần	Mô tả
Phần mềm	Cadence Virtuoso
Môi trường	Linux (Ubuntu / RHEL)
Thư viện PDK	Gpdk090, standardcell
File nguồn	full_adder.v


III. ÔN TẬP LÝ THUYẾT

Công thức logic của Full Adder 1-bit:

$$\text{Sum} = A \oplus B \oplus \text{Cin}$$

$$\text{Cout} = (A \cdot B) + (B \cdot \text{Cin}) + (A \cdot \text{Cin})$$

Sơ đồ khối (vẽ tay vào đây):



Hình 1. Sơ đồ khối Full Adder

IV. FILE VERILOG NGUỒN

Tạo file có tên full_adder_structural.v với nội dung sau:

```
// Mô tả module cổng XOR 2 ngõ vào
module xor2(output wire y, input wire a, b);

    assign y = a ^ b;

endmodule

// Mô tả module cổng AND 2 ngõ vào
module and2(output wire y, input wire a, b);

    assign y = a & b;

endmodule

// Mô tả module cổng OR 2 ngõ vào
module or2(output wire y, input wire a, b);

    assign y = a | b;

endmodule

// Bộ cộng 1 bit viết theo kiểu cấu trúc
module full_adder_structural(

    input wire a,

    input wire b,

    input wire cin,

    output wire sum,

    output wire cout

);

    // Tín hiệu trung gian
```

```

wire xor1_out, and1_out, and2_out;

// sum = a ^ b ^ cin

xor2 u1(xor1_out, a, b);          // xor1_out = a ^ b

xor2 u2(sum, xor1_out, cin);      // sum = (a ^ b) ^ cin

// cout = (a & b) | (cin & (a ^ b))

and2 u3(and1_out, a, b);          // and1_out = a & b


and2 u4(and2_out, xor1_out, cin); // and2_out = (a ^
b) & cin

or2 u5(cout, and1_out, and2_out); // cout = and1_out
| and2_out


endmodule

```


V. QUY TRÌNH IMPORT VÀO CADENCE VIRTUOSO






Sửa lại tên module phù hợp với tên Cell (tên Cổng logic) đã tạo từ trước.



Mô phỏng file Verilog đã sửa trên phần mềm Vivado để kiểm tra code có hoạt động có như mong muốn.









Mạch FULL_ADDER_STRUCTURAL được mô tả theo kiểu cấu trúc, sử dụng các cổng cơ bản XOR2, AND2, OR2 để thực hiện đúng hàm full adder 1-bit. Testbench tb_FULL_ADDER_STRUCTURAL đã kích lần lượt đủ 8 tổ hợp đầu vào (A, B, Cin từ 000 đến 111) và in ra kết quả Sum, Cout. Kết quả mô phỏng trên waveform cho thấy các tín hiệu Sum và Cout luôn khớp với bảng chân lý bộ cộng 1 bit (ví dụ với A = B = Cin = 1 thì Sum = 1, Cout = 1), do đó có thể kết luận mã Verilog và mạch thiết kế là **đúng chức năng**.


Mở Cadence Virtuoso bằng lệnh: virtuoso &




2. Trong cửa sổ CIW, chọn File → Import → Verilog




Thiết lập hộp thoại Import Verilog:






Nhấn OK để import.

Mở Library Manager → Lab_Verilog_Import → full_adder_structural → schematic.




VI. GHI KẾT QUẢ THỰC HÀNH

Ảnh chụp schematic sau khi import (chèn tại đây):




Ảnh chụp symbol view (chèn tại đây):




VII. THỰC HÀNH MỞ RỘNG



1. Tạo cell mới testbench_fa1bit.




2. Kéo symbol full_adder vào schematic.




3. Thêm nguồn VDD, GND và các kích đầu vào dạng Pulse.




Ngõ vào A:





Ngõ vào B:



Ngõ vào Cin:



4. Mô phỏng với ADE L / ADE XL để quan sát Sum và Cout.



VIII. CÂU HỎI & BÁO CÁO

1. Sự khác nhau giữa Verilog structural và behavioral là gì?

So sánh	Verilog Structural (Mô tả cấu trúc)	Verilog Behavioral (Mô tả hành vi)
Bản chất	Mô tả mạch theo cấu trúc phần cứng thật sự .	Mô tả mạch theo hành vi/chức năng , không quan tâm cấu trúc cổng bên trong.
Cách thực hiện	Người viết phải khai báo từng cổng logic (AND, OR, XOR...) và tự tay nối dây giữa chúng.	Sử dụng các cấu trúc lập trình như always, if, case và các biểu thức toán học .
Vai trò của bộ tổng hợp (Synthesizer)	Thấp. Người viết đã định nghĩa sẵn mạch, công cụ chỉ việc mapping.	Cao . Bộ tổng hợp tự quyết định cần dùng bao nhiêu cổng và nối như thế nào để đạt được hành vi mô tả.
Tương đương với	Giống như “ vẽ schematic bằng text ”.	Giống như viết code lập trình (C/C++) hoặc mô tả thuật toán.
Ứng dụng chính	Import vào Cadence để generate schematic . Thiết kế gate-level (mức cổng). Kiểm tra lại netlist sau khi tổng hợp.	Thiết kế RTL (Register-Transfer Level). Mô phỏng các thuật toán và logic phức tạp.

Verilog Structural (Cần biết mạch gồm cổng XOR và AND)

```
module half_adder (input a, b, output sum, carry);
    xor u1 (sum, a, b);    // Khai báo cổng XOR
    and u2 (carry, a, b);  // Khai báo cổng AND
endmodule
```

Verilog Behavioral (Chỉ cần biết $a + b$ ra cái gì)

```
module half_adder (input a, b, output reg sum, carry);
    always @(a or b) begin
        {carry, sum} = a + b; // Dùng toán học, tool tự
        tính ra công
    end
endmodule
```

2. Khi import, nếu bị lỗi unknown module, nguyên nhân là gì?

Lỗi **unknown module** xảy ra khi Cadence không tìm thấy định nghĩa của một module được gọi trong top module.

Nguyên nhân phổ biến

1. Thiếu file định nghĩa module

Ví dụ: Gọi XOR2, AND2, OR2 trong FULL_ADDER_STRUCTURAL, nhưng quên include chúng vào danh sách file import.

2. Tên module trong file khác với tên được tên Cell trong Cadence

Ví dụ: module đặt tên XOR2 nhưng khi trong Cell của Cadence lại viết xor2.

3. Sai đường dẫn Verilog File(s) khi import.

à Lỗi cú pháp trong module bên trong khiến Cadence không parse được.

3. Cadence tạo những view nào từ file Verilog?


Khi import file Verilog chứa các module như:

- XOR2

```
module XOR2(output wire OUT, input wire A, B);

    assign OUT = A ^ B;

endmodule
```




- AND2

```
module AND2(output wire OUT, input wire A, B);
```

```
    assign OUT = A & B;
```

```
endmodule
```




- OR2

```
module OR2(output wire OUT, input wire A, B);


    assign OUT = A | B;

endmodule
```




- FULL_ADDER_STRUCTURAL

```
module FULL_ADDER_STRUCTURAL(input wire A, input wire B,
input wire Cin, output wire Sum, output wire Cout);
```



SCHEMATIC VIEW


- Cadence đọc cú pháp structural Verilog và **vẽ lại sơ đồ mạch** bằng cách:
 - Tạo instantiation (tạo một cái cổng thật dựa trên module đó) cho từng cổng (XOR2, AND2, OR2)
 - Nối dây theo đúng netlist
- Top module full_adder_structural sẽ có schematic gồm 5 gate và các net XOR1_OUT, AND1_OUT, AND2_OUT.



SYMBOL VIEW

Cadence tạo ra một **ký hiệu khối** (symbol) cho mỗi module:

- Tên symbol = tên module (*XOR2*, *AND2*, *OR2*, *FULL_ADDER_STRUCTURAL*)
- Pin được tạo đúng thứ tự:
 - Input: a, b, cin
 - Output: sum, cout



4. Phân tích thời gian trễ

TEST 1 – ĐO TIMING A → SUM

A (V2) – PULSE

CDF Parameter	Value	Display
Frequency name for 1/period		off
Noise file name		off
Number of noise/freq pairs	0	off
DC voltage		off
AC magnitude		off
AC phase		off
XF magnitude		off
PAC magnitude		off
PAC phase		off
Voltage 1	0 V	off
Voltage 2	1.8 V	off
Period	40n s	off
Delay time	5n s	off
Rise time	100p s	off
Fall time	100p s	off
Pulse width	20n s	off
Temperature coefficient 1		off
Temperature coefficient 2		off
Nominal temperature		off
Type of rising & falling edge		off

OK Cancel Apply Defaults Previous Next Help

B (V3) – DC

Property	Value	Display
Library Name	analogLib	off
Cell Name	vpulse	off
View Name	symbol	off
Instance Name	V3	off

Add Delete Modify

User Property	Master Value	Local Value	Display
Ignore	TRUE		off


CDF Parameter	Value	Display
Frequency name for 1/period		off
Noise file name		off
Number of noise/freq pairs	0	off
DC voltage	1.8 V	off
AC magnitude		off
AC phase		off

Cin (V4) – DC

Property	Value	Display
Library Name	analogLib	off
Cell Name	vpulse	off
View Name	symbol	off
Instance Name	V4	off

User Property	Master Value	Local Value	Display
Ivsignore	TRUE	I	off

CDF Parameter	Value	Display
Frequency name for 1/period		off
Noise file name		off
Number of noise/freq pairs	0	off
DC voltage	0 V	off
AC magnitude		off
AC phase		off
XF magnitude		off




Từ waveform thu được:

- Thời điểm A đạt 50% VDD:
 $t_1 \approx 5.050 \text{ ns}$
- Thời điểm SUM đạt 50% VDD:
 $t_2 \approx 5.10557 \text{ ns}$

Độ trễ lan truyền từ A đến SUM:

$$t_{PLH} = t_2 - t_1 = 55.5677 \text{ ps}$$



Từ waveform thu được:

- Thời điểm A đạt 50% VDD:
 $t_1 \approx 25.15 \text{ ns}$
- Thời điểm SUM đạt 50% VDD:
 $t_2 \approx 25.19803 \text{ ns}$

Độ trễ lan truyền từ A đến SUM:

$$t_{PHL} = t_2 - t_1 = 48.02997 \text{ ps}$$

$$\rightarrow t_{AVG(A \rightarrow SUM)} = \frac{t_{PLH} + t_{PHL}}{2} = 51.798835 \text{ ps}$$

Nhận xét

Kết quả mô phỏng cho thấy ngõ ra SUM có độ trễ lan truyền khoảng 51.798835 ps so với ngõ vào A. Điều này là do tín hiệu A phải đi qua hai tầng cổng XOR trong mạch full adder structural, dẫn đến SUM có độ trễ lan truyền.

TEST 2 – ĐO TIMING B → SUM

B (V3) – PULSE

CDF Parameter	value	Display
Frequency name for 1/period		off
Noise file name		off
Number of noise/freq pairs	0	off
DC voltage		off
AC magnitude		off
AC phase		off
XF magnitude		off
PAC magnitude		off
PAC phase		off
Voltage 1	0 V	off
Voltage 2	1.8 V	off
Period	40n s	off
Delay time	5n s	off
Rise time	100p s	off
Fall time	100p s	off
Pulse width	20n s	off
Temperature coefficient 1		off
Temperature coefficient 2		off
Nominal temperature		off
Type of rising & falling edge		off


OK Cancel Apply Defaults Previous Next Help

A (V2) – DC

Frequency name for 1/period		off
Noise file name		off
Number of noise/freq pairs	0	off
DC voltage	1.8 V	off
AC magnitude		off
AC phase		off
XF magnitude		off
PAC magnitude		off
PAC phase		off
Voltage 1		off

Cin (V4) – DC

CDF Parameter	Value	Display
Frequency name for 1/period		off
Noise file name		off
Number of noise/freq pairs	0	off
DC voltage	0 V	off
AC magnitude		off
AC phase		off
XF magnitude		off
PAC magnitude		off
PAC phase		off




Kết quả đo

Từ waveform thu được:

- Thời điểm B đạt 50% VDD:
 $t_1 \approx 5.050 \text{ ns}$
- Thời điểm SUM đạt 50% VDD:
 $t_2 \approx 5.10169 \text{ ns}$

Độ trễ lan truyền từ B đến SUM:

$$t_{PLH} = t_2 - t_1 = 51.6891 \text{ ps}$$



Kết quả đo

Từ waveform thu được:

- Thời điểm B đạt 50% VDD:
 $t_1 \approx 25.15 \text{ ns}$
- Thời điểm SUM đạt 50% VDD:
 $t_2 \approx 25.181721 \text{ ns}$

Độ trễ lan truyền từ B đến SUM:

$$t_{PHL} = t_2 - t_1 = 31.721048 \text{ ps}$$

$$t_{AVG(B \rightarrow SUM)} = \frac{t_{PLH} + t_{PHL}}{2} = 41.705074 \text{ ps}$$

Nhận xét

Kết quả mô phỏng cho thấy độ trễ lan truyền từ ngõ vào B đến ngõ ra SUM xấp xỉ 41.705074 ps. Độ trễ này nhỏ hơn đáng kể so với độ trễ đo được trong Test 1 ($A \rightarrow \text{SUM} \approx 51.798835$ ps).

Trong công nghệ CMOS 90nm, mạng Pull-down (dùng NMOS) có độ linh động điện tử cao hơn mạng Pull-up (dùng PMOS), giúp quá trình xả tụ (Output xuống 0) diễn ra nhanh hơn quá trình nạp (Output lên 1).

Ngoài ra, với điều kiện A giữ mức logic 1 và Cin giữ mức logic 0, ngõ ra COUT không thay đổi trạng thái logic mà chỉ xuất hiện một glitch nhỏ do sự không đồng bộ giữa các nhánh, do đó trường hợp này không được sử dụng để xác định propagation delay cho COUT.

TEST 3 – ĐO TIMING Cin → COUT và Cin → SUM

Cin (V4) – PULSE

PAC magnitude		off
PAC phase		off
Voltage 1	0 V	off
Voltage 2	1.8 V	off
Period	40n s	off
Delay time	5n s	off
Rise time	100p s	off
Fall time	100p s	off
Pulse width	20n	off
Temperature coefficient 1		off
Temperature coefficient 2		off
Nominal temperature		off
Type of rising & falling edge		off

OK Cancel Apply Defaults Previous Next Help

A (V2) – DC

CDF Parameter	Value	Display
Frequency name for 1/period		off
Noise file name		off
Number of noise/freq pairs	0	off
DC voltage	1.8 V	off
AC magnitude		off
AC phase		off
XF magnitude		off
PAC magnitude		off
PAC phase		off
Voltage 1		off
Voltage 2		off
Period		off
Delay time		off
Rise time		off
Fall time		off
Pulse width		off
Temperature coefficient 1		off


OK Cancel Apply Defaults Previous Next Help

B (V3) – DC

CDF Parameter	Value	Display
Frequency name for 1/period		off
Noise file name		off
Number of noise/freq pairs	0	off
DC voltage	1.8 V	off
AC magnitude		off
AC phase		off
XF magnitude		off
PAC magnitude		off
PAC phase		off
Voltage 1		off
Voltage 2		off
Period		off
Delay time		off
Rise time		off
Fall time		off
Pulse width		off
Temperature coefficient 1		off

OK Cancel Apply Defaults Previous Next Help

CIN ĐẾN SUM




Kết quả đo

Từ waveform thu được:

- Thời điểm Cin đạt 50% VDD:
 $t_1 \approx 5.050 \text{ ns}$
- Thời điểm SUM đạt 50% VDD:
 $t_2 \approx 5.061142 \text{ ns}$

Độ trễ lan truyền từ Cin đến SUM:

$$t_{PHL} = t_2 - t_1 = 11.14217 \text{ ps}$$



Kết quả đo

Từ waveform thu được:

- Thời điểm Cin đạt 50% VDD:
 $t_1 \approx 25.15 \text{ ns}$
- Thời điểm SUM đạt 50% VDD:
 $t_2 \approx 25.16744 \text{ ns}$


Độ trễ lan truyền từ Cin đến SUM:

$$t_{PLH} = t_2 - t_1 = 17.440027 \text{ ps}$$

$$t_{AVG(Cin \rightarrow SUM)} = \frac{t_{PLH} + t_{PHL}}{2} = 14.2910985 \text{ ps}$$

→ Chỉ qua 1 cổng XOR → delay nhỏ nhất trong các phép đo.

CIN ĐẾN COUT




Kết quả đo

Từ waveform thu được:

- Thời điểm Cin đạt 50% VDD:
 $t_1 \approx 5.050 \text{ ns}$
- Thời điểm Cout đạt 50% VDD:
 $t_2 \approx 5.087977 \text{ ns}$

Độ trễ lan truyền từ Cin đến Cout:

$$t_{PLH} = t_2 - t_1 = 37.97708 \text{ ps}$$



Kết quả đo

Từ waveform thu được:

- Thời điểm Cin đạt 50% VDD:
 $t_1 \approx 25.15 \text{ ns}$
- Thời điểm Cout đạt 50% VDD:
 $t_2 \approx 25.20111 \text{ ns}$

Độ trễ lan truyền từ Cin đến Cout:

$$t_{PHL} = t_2 - t_1 = 51.1065 \text{ ps}$$

$$t_{AVG(Cin \rightarrow Cout)} = \frac{t_{PLH} + t_{PHL}}{2} = 44.54179 \text{ ps}$$

→ 2 tầng cổng logic → delay lớn hơn Cin → SUM.

Nhận xét:

Trong test 3, tín hiệu Cin được thay đổi từ mức logic 0 lên 1 trong khi A và B được giữ cố định. Kết quả mô phỏng cho thấy cả hai ngõ ra SUM và COUT đều chuyển mức logic. Độ trễ lan truyền từ Cin đến SUM đo được khoảng 14.2910985 ps, nhỏ hơn đáng kể so với độ trễ từ Cin đến COUT là khoảng 44.54179 ps. Điều này là do tín hiệu Cin chỉ phải đi qua một cổng XOR để tạo ra SUM, trong khi phải đi qua chuỗi cổng AND và OR để tạo ra COUT. Kết quả này phù hợp với phân tích lý thuyết của mạch full adder structural.

Bảng tổng hợp Timing

Test	Kết quả đo (Δt tại 50%VDD)	Ý nghĩa/Đường logic chi phối
1	$t_{AVG(A \rightarrow SUM)} = \frac{t_{PLH} + t_{PHL}}{2} = 51.798835 ps$	A ảnh hưởng SUM qua 2 tầng XOR : $A \rightarrow XOR \rightarrow XOR \rightarrow SUM$
2	$t_{AVG(B \rightarrow SUM)} = \frac{t_{PLH} + t_{PHL}}{2} = 41.705074 ps$	B ảnh hưởng SUM qua 2 tầng XOR . COUT không đổi mức logic, chỉ có glitch nhỏ do lệch thời gian 2 nhánh
3	$t_{AVG(Cin \rightarrow SUM)} = \frac{t_{PLH} + t_{PHL}}{2} = 14.2910985 ps$	Cin vào SUM chỉ qua 1 XOR : $Cin \rightarrow XOR \rightarrow SUM$
	$t_{AVG(Cin \rightarrow Cout)} = \frac{t_{PLH} + t_{PHL}}{2} = 44.54179 ps$	Cin tới COUT đi qua AND + OR : $Cin \rightarrow AND \rightarrow OR \rightarrow COUT$

Kết luận và phân tích Timing

Test 3 đo được 2 cái (SUM và COUT)

Trong full adder structural:

- $SUM = (A \oplus B) \oplus Cin$
- $COUT = (A \cdot B) + (Cin \cdot (A \oplus B))$

Khi Cin chuyển mức, nó **tác động trực tiếp** lên: Nhánh tạo SUM (đi vào XOR cuối), nhánh tạo COUT (đi vào AND2_OUT rồi OR).

Vì vậy ở Test 3, nếu chọn vector A,B phù hợp, SUM và COUT có thể cùng đổi

→ Đo được $t_{AVG(Cin \rightarrow SUM)}$ và $t_{AVG(Cin \rightarrow COUT)}$ là hoàn toàn đúng về mặt timing.

So sánh tốc độ SUM và COUT


Từ kết quả đo:

- $Cin \rightarrow SUM \approx 14.2910985 ps$ (nhanh nhất)


- **Cin→COUT ≈ 44.54179 ps** (chậm hơn SUM)

Nguyên nhân là do **số tầng cổng logic (logic depth)**:

- Đường Cin→SUM chỉ qua **1 XOR** → phản ứng nhanh.



- Đường Cin→COUT phải qua **AND rồi OR** → thêm tầng → trễ tăng.



Nói cách khác: Tín hiệu đi qua càng nhiều tầng cổng nối tiếp, t_{pd} càng lớn.

Input nào gây trễ lớn nhất? Đường trễ nhất (critical path) là gì?

Dựa trên cấu trúc full adder:

- **Cin→COUT: AND + OR (2 tầng) → đo được 44.54179 ps.**

- **A→COUT** có thể đi theo nhánh **dài nhất**:

$A/B \rightarrow (A \oplus B) \rightarrow \text{AND} \rightarrow \text{OR} \rightarrow \text{COUT}$, tức **XOR + AND + OR = 3 tầng**.

Vì có thêm **1 tầng XOR**, nên về nguyên tắc: **A → COUT** sẽ là **đường trễ lớn nhất** của toàn mạch (critical path), đây cũng là đường quyết định **tốc độ tối đa** mà full adder có thể hoạt động ổn định khi ghép chuỗi nhiều bit.

Dữ kiện từ các phép đo:

1. Test 3: Độ trễ $t_{AVG(Cin \rightarrow SUM)} = \frac{t_{PLH} + t_{PHL}}{2} = 14.2910985 ps$ (qua 1 cổng XOR).
2. Test 1: Độ trễ $t_{AVG(A \rightarrow SUM)} = \frac{t_{PLH} + t_{PHL}}{2} = 51.798835 ps$ (qua 2 cổng XOR nối tiếp).
3. Test 3: Độ trễ $t_{AVG(Cin \rightarrow Cout)} = \frac{t_{PLH} + t_{PHL}}{2} = 44.54179 ps$ (qua AND + OR).

Để tìm Critical Path (A→Cout)

Ta có thể ước lượng độ trễ của cổng XOR đầu tiên (khi tín hiệu đi từ A):

$$Delay(XOR1) \approx Delay(A \rightarrow Sum) - Delay(Cin \rightarrow Sum) \approx 51.798835 - 14.2910985 = 37.5077365 ps$$

Đường Critical Path (A → Cout) đi qua: XOR1 → AND → OR.

Tổng Delay ước tính :

$Delay = Delay(XOR1) + Delay(Cin \rightarrow Cout) = 37.5077365 + 44.54179 = 82.0495265 ps$ (vì phần mạch AND+OR giống hết đường Cin đi).

Ngoài ba phép (3 Test) đo trên, để kiểm chứng đường trễ lớn nhất của mạch, thực hiện thêm một phép đo bổ sung với vector đầu vào phù hợp nhằm quan sát trực tiếp độ trễ A → COUT. Kết quả đo được phù hợp với phân tích critical path đã nêu.

VA:

CDF Parameter	Value	Display
Frequency name for 1/period		off
Noise file name		off
Number of noise/freq pairs	0	off
DC voltage		off
AC magnitude		off
AC phase		off
XF magnitude		off
PAC magnitude		off
PAC phase		off
Voltage 1	0 V	off
Voltage 2	1.8 V	off
Period	10n s	off
Delay time		off
Rise time	100p s	off
Fall time	100p s	off
Pulse width	5n s	off
Temperature coefficient 1		off
Temperature coefficient 2		off
Nominal temperature		off
Type of rising & falling edge		off

OK Cancel Apply Defaults Previous Next Help


VB:

Frequency name for 1/period		off
Noise file name		off
Number of noise/freq pairs	0	off
DC voltage	1.8 V	off
AC magnitude		off

Cin:

Number of noise/freq pairs	0	off
DC voltage	0 V	off
AC magnitude		off
AC phase		off

Kết quả đo:




Từ waveform thu được:

- Thời điểm A đạt 50% VDD:
 $t_1 \approx 50.0 \text{ ps}$
- Thời điểm Cout đạt 50% VDD:
 $t_2 \approx 168.1351 \text{ ps}$

Độ trễ lan truyền từ A đến Cout:

$$t_{PLH} = t_2 - t_1 = 118.1351 \text{ ps}$$



Từ waveform thu được:

- Thời điểm A đạt 50% VDD: $t_1 \approx 5.15 \text{ ns}$
- Thời điểm Cout đạt 50% VDD: $t_2 \approx 5.186648 \text{ ns}$

Độ trễ lan truyền từ A đến Cout:

$$t_{PHL} = t_2 - t_1 = 36.648 \text{ ps}$$

$$t_{AVG(A \rightarrow COUT)} = \frac{t_{PLH} + t_{PHL}}{2} = 77.39155 \text{ ps}$$



$$\text{Sai số so với giá trị tính toán: } \frac{|77.39155 - 82.0495265|}{82.0495265} \times 100\% = 5.677\%$$

Kết luận: Critical path của full adder structural là đường $A \rightarrow \text{XOR} \rightarrow \text{AND} \rightarrow \text{OR} \rightarrow \text{COUT}$.

Kết luận chung về Timing

- **SUM phản ứng nhanh hơn COUT** do số tầng cổng ít hơn.
- **Cin** → **SUM** nhanh nhất vì chỉ qua 1 XOR.
- **Cin** → **COUT** chậm hơn vì qua AND+OR.
- **Critical path** của toàn mạch nằm trên nhánh tạo carry thông qua XOR ($A \oplus B$), tức $A \rightarrow \text{XOR} \rightarrow \text{AND} \rightarrow \text{OR} \rightarrow \text{COUT}$.

5. Kết quả mô phỏng Sum và Cout khi A=B=Cin=1 là gì?



Nhắc lại cấu trúc mạch từ Verilog

Mạch full adder được viết cấu trúc (structural):

```
// SUM = A ^ B ^ CIN
XOR2 U1(XOR1_OUT, A, B);           // XOR1_OUT = A ^ B
XOR2 U2(SUM, XOR1_OUT, CIN);       // SUM = (A ^ B) ^ CIN

// COUT = (A & B) | (CIN & (A ^ B))
AND2 U3(AND1_OUT, A, B);           // AND1_OUT = A & B
AND2 U4(AND2_OUT, XOR1_OUT, CIN); // AND2_OUT = (A ^ B) &
CIN
```

```
OR2 U5 (COUT, AND1_OUT, AND2_OUT); // COUT = AND1_OUT |
AND2_OUT
```

Nghĩa là bên trong cell FULL_ADDER_STRUCTURAL có **5 cổng**: 2 cổng XOR (U1, U2), 2 cổng AND (U3, U4), 1 cổng OR (U5) với các tín hiệu trung gian: XOR1_OUT, AND1_OUT, AND2_OUT.

Giá trị logic trung gian khi $A = B = \text{Cin} = 1$

Cổng XOR thứ nhất – U1

- Ngõ vào: $A = 1, B = 1$
- Hàm: $\text{XOR1_OUT} = A \oplus B$

Bảng chân lý XOR:

Bảng chân lý - Cổng XOR		
Đầu vào A	Đầu vào B	Đầu ra Q
0	0	0
0	1	1
1	0	1
1	1	0

→ Với $A = 1, B = 1$ $\text{XOR1_OUT} = 1 \oplus 1 = 0$

Kết luận: dây XOR1_OUT **mức thấp (0 V)** trong khoảng thời gian đang xét.

Cổng XOR thứ hai – U2 (tính SUM)

- Ngõ vào: $\text{XOR1_OUT} = 0, \text{CIN} = 1$
- Hàm: $\text{SUM} = \text{XOR1_OUT} \oplus \text{CIN} = (A \oplus B) \oplus \text{CIN}$

Thay số: $SUM = 0 \oplus 1 = 1$

Kết luận: Ngõ ra SUM mức cao ($\approx VDD=1.8V$). Điều này khớp với kết quả toán học:
 $1+1+1=3=11_2 \rightarrow$ **bit thấp (Sum) = 1**.

Trên waveform: hàng /SUM (lam) tại cột bôi vàng đang ở mức 1.

Hai cổng AND – U3, U4 (cho Cout)

Cổng U3 – $AND1_OUT = A \& B$

- Ngõ vào: $A = 1, B = 1$
- Hàm: $AND1_OUT = A \cdot B = 1 \cdot 1 = 1$

$\rightarrow$ Dây $AND1_OUT$ ở mức 1.

Cổng U4 – $AND2_OUT = XOR1_OUT \& Cin$

- Ngõ vào: $XOR1_OUT = 0, CIN = 1$
- Hàm: $AND2_OUT = XOR1_OUT \cdot CIN = 0 \cdot 1 = 0$

$\rightarrow$ Dây $AND2_OUT$ ở mức 0.

Cổng OR – U5 (TÍNH Cout)

- Ngõ vào: $AND1_OUT = 1, AND2_OUT = 0$
- Hàm: $COUT = AND1_OUT + AND2_OUT$ (dấu “+” là OR)

Thay số: $COUT = 1 \mid 0 = 1$

Kết luận:

- Ngõ ra Cout mức cao (**1**) trong khoảng xét.
- Cũng khớp với toán học: $1+1+1=3=11_2 \rightarrow$ **bit nhớ (Carry) = 1**.

Trên waveform: hàng /Cout (tím) tại cũng đang ở mức 1.

Waveform

Nhìn từ trên xuống trong hình:

/A (đỏ) = 1, /B (lục) = 1, /Cin (hồng) = 1, /SUM (lam) = 1

/Cout (tím) = 1

Vùng khoanh vàng chính là một khoảng đang xét mà cả 3 ngõ vào đều ở mức 1:

- SUM ổn định ở mức cao
- Cout cũng ổn định ở mức cao

Nếu zoom kỹ hơn có thể thấy **đầu cạnh xung** có thể xuất hiện một chút “trễ lan truyền” (propagation delay)* – Sum/Cout đổi trạng thái **trễ hơn** so với A/B/Cin một chút, vì tín hiệu phải đi qua 2 tầng logic (XOR + XOR, hoặc AND + OR). Nhưng ở trạng thái ổn định thì đúng như phân tích: $1 + 1 + 1 \rightarrow \text{SUM} = 1, \text{Cout} = 1$.

**Propagation delay là thời gian từ khi tín hiệu đầu vào thay đổi đến khi tín hiệu đầu ra của cổng logic phản ứng và ổn định về mức mới.*

6. So sánh ưu – nhược điểm của việc dùng Verilog Import so với vẽ schematic thủ công.

So sánh	Verilog Import (Tự động)	Vẽ Schematic thủ công (Truyền thống)
Bản chất	Tự động sinh schematic và symbol từ file cấu trúc (Verilog netlist).	Người thiết kế tự tay đặt linh kiện và nối dây từng cổng logic.
Năng suất & Tốc độ	Cao. Xử lý nhanh các mạch lớn, nhiều cấp phân cấp (hierarchy). Tiết kiệm thời gian đáng kể.	Thấp. Tốn nhiều thời gian và công sức, đặc biệt với các mạch phức tạp có hàng trăm cổng.
Tính nhất quán (Consistency)	Tuyệt đối. Đảm bảo schematic khớp 100% với mã HDL/Netlist. Không có sai lệch giữa mô phỏng logic và layout.	Không đảm bảo. Dễ xảy ra sai lệch giữa ý đồ thiết kế và mạch vẽ thực tế do lỗi con người.
Khả năng bảo trì (Update)	Dễ dàng. Khi đổi logic, chỉ cần sửa code Verilog và import lại.	Khó khăn. Phải xóa dây, sửa cổng và nối lại thủ công mỗi khi thay đổi thiết kế.
Tính thẩm mỹ & Trực quan	Kém. Bố cục lộn xộn, dây chằng chịt, các block đặt sát nhau. Khó dùng để đọc hiểu nguyên lý ngay lập tức.	Tốt. Người vẽ chủ động sắp xếp bố cục theo luồng tín hiệu (trái sang phải), dễ nhìn, đẹp mắt để làm báo cáo.
Giá trị học thuật	Thấp. Người học khó hình dung được luồng tín hiệu và bản chất phần cứng nếu lạm dụng sớm.	Cao. Giúp người học hiểu sâu sắc về logic tổ hợp, I/O của từng cổng và đường đi của tín hiệu.
Rủi ro & Lỗi thường gặp	Lỗi cú pháp, thiếu module con, sai tên cổng trong code Verilog (“unknown module”, “unresolved reference”).	Lỗi thao tác: nối nhầm chân, quên nối nguồn, dây không nối vào pin, trùng tên net.
Tương thích quy trình công nghiệp	Phù hợp chuẩn công nghiệp. Tương thích với flow: <i>Synthesized Netlist</i> → <i>Import</i> → <i>Layout</i> .	Khó tích hợp. Không phù hợp với các quy trình tự động hóa (tối ưu timing, công suất) quy mô lớn.
Phạm vi ứng dụng tối ưu	Các dự án lớn, phức tạp, quy trình thiết kế IC chuyên nghiệp (Backend).	Các bài lab cơ bản, mạch nhỏ (bộ cộng, mạch đếm đơn giản), phục vụ giảng dạy.

IX. KẾT LUẬN

Sau khi hoàn thành lab, sinh viên hiểu được quy trình import Verilog structural vào Cadence Virtuoso, biết cách tạo cell schematic và symbol tự động và có thể sử dụng cell này trong mạch lớn hơn.

LAB 5-1: THIẾT KẾ LAYOUT CÁC CỔNG LOGIC CMOS (NAND, NOR, OR, AND, INV, XOR)

I. MỤC TIÊU

Lab 5-1 giúp sinh viên thực hành thiết kế layout cho các cổng logic CMOS cơ bản (NAND, NOR, OR, AND, INV, XOR, DFF) trong Cadence Virtuoso. Sinh viên sẽ nắm được quy tắc bố trí transistor, nối kim loại và đảm bảo DRC clean.

II. CÔNG CỤ & CHUẨN BỊ


1. Phần mềm: Cadence Virtuoso Layout Suite (IC6.x)
2. Simulator: Spectre / ADE L
3. Thư viện công nghệ: gpdk090
4. Hệ điều hành: Linux (CentOS/Ubuntu)

III. CHUẨN BỊ



1. Mở thư viện: 'standardcell'.
2. Đã có schematic trong các lab trước:
 - nand2, nor2, or2, and2, inv, xor2, DFF.
3. Xác định thông số transistor (W/L, số ngõ vào) trước khi layout.


IV. THIẾT KẾ LAYOUT

1. Tạo cell layout tương ứng (ví dụ: 'NOT_layout').




2. Trong Layout Editor:






- PMOS đặt phía trên, NMOS phía dưới.
 - Dùng Metall cho kết nối ngang, Metal2 cho kết nối dọc.
 - Đặt rail VDD ở trên cùng, GND ở dưới cùng.
3. Gắn nhãn: A, B, OUT, VDD, GND.
 4. Duy trì chiều dài kênh và khoảng cách tối thiểu theo DRC rule.




Như vậy ta chỉ cần check DRC để kiểm tra thử mạch layout này đã đúng hay chưa

V. KIỂM TRA DRC


1. Vào menu 'Verify → DRC'.



2. Chạy kiểm tra cho từng cell layout.



3. Kết quả mong đợi: DRC clean.




Kiểm tra đến khi nào Check DRC không còn lỗi như này thì hoàn chỉnh


VI. BÁO CÁO

- Chụp ảnh layout cho từng cổng.
- Ghi chú các kích thước và vị trí transistor.
- Liệt kê số lượng lỗi DRC trước/sau khi sửa.


KẾT QUẢ

1. INV







Schematic




2. NAND2







Schematic




3. NOR2







Schematic




4. OR2







Schematic




5. AND2







Schematic




6. XOR2






Schematic




7. D -FlipFlop


TG




Schematic





INV




Schematic





D -FlipFlop



Schematic



8. Full-Adder 1 Bit



VII. CÂU HỎI ÔN TẬP

1. Vì sao PMOS và NMOS được bố trí đối xứng theo trục ngang?

- PMOS cần nằm trong N-Well (nối VDD - điện áp cao). NMOS nằm trên nền P-Sub (nối VSS - điện áp thấp).

- Nên đặt PMOS ở trên và NMOS ở dưới tiện do việc kết nối VDD, VSS của cực Bulk của từng linh kiện.

- Và thường thì tín hiệu đầu vào đi vào cổng NMOS và PMOS cùng 1 lúc, nên khi nối đối xứng giúp cho việc kết nối thanh polysilicon thẳng hàng, giảm thiểu khoảng cách và sai lệch.

2. Lý do sử dụng Metal2 cho kết nối dọc là gì?

Việc sử dụng đơn lẻ Metal1 cho cả hai hướng ngang và dọc sẽ dẫn đến bão hòa lớp, tạo ra mạng lưới dày đặc, gây tắc nghẽn nghiêm trọng và hạn chế khả năng định tuyến cho các tín hiệu khác. Do đó, quy tắc chuẩn là chỉ định Metal2 cho các kết nối dọc và Metal1 cho các kết nối ngang. Điều này giúp loại bỏ chồng chéo dây, tối đa hóa hiệu suất và khả năng đi dây tổng thể của bố cục (layout).

3. Những lỗi phổ biến trong DRC là gì và cách khắc phục?

POLY.W.5: min width 0.1um.

→ Nhấn Q để chỉnh độ rộng width lên tối thiểu là 0.1um

METAL1.A.1: Metal1 area must be $\geq 0.07 \mu\text{m}$

→ Chọn thanh Metal1, bấm phím S hoặc Ctrl+Shift+W sau đó kéo giãn kích thước sao cho diện tích tối thiểu là 0.07um

METAL1.SP.1.1: Metal1 to Metal1 spacing must be $\geq 0.12 \mu\text{m}$

→ Bấm phím M (Move) để dịch chuyển 2 thanh Metal1 gần nhau ra xa nhau tối thiểu 0.12um. Có thể nhấn K để đo và canh chỉnh khoảng cách phù hợp.

LAB 5-2: LVS, EXTRACTED VIEW VÀ POST-LAYOUT SIMULATION CHO MẠCH LOGIC CMOS


I. MỤC TIÊU

Lab 5_2 giúp sinh viên kiểm tra tương đồng giữa schematic và layout (LVS), thực hiện Extracted View và mô phỏng Post-Layout để đánh giá ảnh hưởng của parasitic RC.

II. CÁC BƯỚC THỰC HIỆN


1. INV

Kiểm tra DRC: DRC (Design Rule Check) là bước kiểm tra tự động so sánh dữ liệu layout với bộ quy tắc thiết kế (Design Rules) của quy trình công nghệ. Quá trình này tập trung xác minh các thông số hình học quan trọng bao gồm: chiều rộng tối thiểu, khoảng cách tối thiểu và độ bao phủ nhằm ngăn ngừa các lỗi vật lý như đứt mạch hoặc ngắn mạch trong quá trình quang khắc và ăn mòn.




LVS (Layout Versus Schematic): là bước xác minh tự động nhằm đối chiếu danh sách kết nối (netlist) được trích xuất từ bản vẽ layout với sơ đồ nguyên lý (schematic) thiết kế gốc. Quá trình này tập trung kiểm tra sự đồng nhất về mặt cấu trúc mạch (topological consistency) bao gồm: mạng kết nối (connectivity), số lượng linh kiện và



các tham số thiết bị (như tỷ lệ W/L của transistor) nhằm đảm bảo thiết kế vật lý thực hiện chính xác chức năng logic đã đề ra.





Sau khi check LVS hợp lệ, chọn **Assura** → **Run RCX**




Tại mục Extration, dòng Extraction Type: **RC**, dòng Ref Node: **GND**!



Mở View: av_extracted




Xuất hiện các thành phần tụ và trở kí sinh sau khi đã extracted.




Post-layout Simulation


B1: Tạo file **config**

Lưu ý: file config phải có tên **Cell** giống như file testbench của Schematic






Nhấn vào nút **Use Template**




Nhấn **OK**.


B2: Xuất hiện hộp thoại như hình bên dưới → Nhấn **Tree View**




Chọn như hình bên dưới:



Nhấn **Save**.





B3: Mở file testbench



Chạy mô phỏng Extracted và Schematic để so sánh

+ Schematic:




```

Circuit inventory:
      nodes 4
      bsim3v3 2
      vsource 3


```

Thông tin mạch:

- + nodes 4: IN, OUT, VDD!, VSS!.
- + bsim3v3 2: 1 PMOS, 1 NMOS.
- + vsource 3: 1 vdc=0V, 1 vdc=1.8V, 1 vpulse có T=40ns, duty=50%, rise time = fall time = 100ps.



+ Extracted:



Choosing Analyses -- Virtuoso® Analog Design x

Analysis	☒ tran	☐ dc	☐ ac	☐ noise
	☐ xf	☐ sens	☐ dcmatch	☐ stb
	☐ pz	☐ sp	☐ envlp	☐ pss
	☐ pac	☐ pstb	☐ pnoise	☐ pxf
	☐ psp	☐ qpss	☐ qpac	☐ qpnoise
	☐ qpxf	☐ qpssp	☐ hb	☐ hbac
	☐ hbnoise	☐ hbssp		

Transient Analysis

Stop Time

Accuracy Defaults (errpreset)

☐ conservative ☒ moderate ☐ liberal

☐ Transient Noise

☐ Dynamic Parameter

Enabled ☒


Options...

OK Cancel Defaults Apply Help


```
Circuit inventory:
      nodes 21
      bsim3v3 2
      capacitor 13
      resistor 17
      vsource 3
```


Thông tin mạch:

- + capacitor 13: 13 tụ điện kí sinh gây ra do chõng các đường dây.
- + resistor 17: 17 điện trở kí sinh gây ra do Metal và Poly sau khi đã extracted.
- + nodes 21: IN, OUT, VDD!, VSS! và các nút nối các điện trở kí sinh.
- + bsim3v3 2: 1 PMOS, 1 NMOS.
- + vsource 3: 1 vdc=0V, 1 vdc=1.8V, 1 vpulse có T=40ns, duty=50%, rise time = fall time =100ps.




So sánh độ trễ:

+ Schematic:




Ta có: $t_{pLH,schematic} = 7.243409ps$




Ta thấy: $t_{pHL,schematic} = 4.335472ps$

$$\Rightarrow t_{pd,schematic} = \frac{7.243409ps + 4.335472ps}{2} = 5.7894405ps$$

+ Extracted:



Ta có: $t_{pLH,extracted} = 8.352032ps$



Ta thấy: $t_{pHL,extracted} = 5.5196938ps$

Nhận xét:

$$\Rightarrow t_{pd,extracted} = \frac{8.352032ps + 5.5196938ps}{2} = 6.9358629ps$$

$$\Delta t = t_{pd,extracted} - t_{pd,schematic} = 6.9358629 - 5.7894405 = 1.1464224ps$$

Ta có $\Delta t = 1.1464224ps$ là độ chênh lệch độ trễ tương đối nhỏ cho thấy việc đi dây đối với layout đúng. Tuy nhiên, Δt chiếm tỉ lệ 19.8% là một tỉ lệ rất lớn so với một cổng logic cơ bản như INV. Điều này có thể là do tỉ lệ $(\frac{W}{L})_{NMOS} = \frac{500n}{100n}$, $(\frac{W}{L})_{PMOS} = \frac{1.05u}{100n}$ nên dòng của INV lớn $\rightarrow$ dẫn mạnh, độ trễ nhỏ 5.7894405ps trong khi các thành phần ký sinh gây ra thêm 1.1464224ps.

Ngoài ra, cổng INV thiết kế đơn giản nhưng để đảm bảo kích thước L của các cổng cơ bản là như nhau nên phải tăng chiều dài của INV bằng cách tăng chiều dài các thanh Poly và Metal. Ta có:

$$R = R_{sh} \times \frac{L}{W}$$

Trong đó:

R : điện trở thực tế (Ω)

R_{sh} : điện trở tấm ($\Omega / \square$)

$\frac{L}{W}$: số lượng hình vuông xếp nối tiếp nhau theo chiều dòng điện


Với kích thước L lớn sẽ làm tăng điện trở ký sinh của thiết kế $\rightarrow \Delta t$ tính theo tỉ lệ % còn lớn.

Cách khắc phục:


- Giảm tỉ lệ $\frac{L}{W}$ bằng cách giảm thiểu tối đa việc đi dây thừa là tăng kích thước Length của mạch.

- Ưu tiên việc sử dụng Metal1 để nối dây thay cho Poly, vì Metal1 có điện trở kí sinh nhỏ hơn nhiều so với Poly.

+ Metal1:




+ Poly:




2. NAND2


Kiểm tra DRC




Kiểm tra LVS




Sau khi check LVS hợp lệ, chọn **Assura** → **Run RCX**




Mở View: **av_extracted**







Xuất hiện các thành phần tụ và trở kí sinh sau khi đã extracted.




Post-layout Simulation

B1: Tạo file config

Lưu ý: file config phải có tên Cell giống như file testbench của Schematic




Nhấn vào nút **Use Template**




Nhấn **OK**.


B2: Xuất hiện hộp thoại như hình bên dưới à Nhấn Tree View




Chọn như hình bên dưới:



Nhấn **Save**.




B3: Mở file testbench



Chạy mô phỏng Extracted và Schematic để so sánh

+ Schematic:



Circuit inventory:


```
nodes 6
bsim3v3 4
vsource 4
```

Thông tin mạch:



+ nodes 6: A, B, GND!, OUT, VDD!, VSS!.

+ bsim3v3 4: 2 PMOS, 2 NMOS.

+ vsource 4: 1 vdc=0V, 1 vdc=1.8V, 2 vpulse (A: T=20ns, duty 50%, delay=2ns và B: T=40ns, duty 50%).




+ Extracted:



```
Circuit inventory:
nodes 27
bsim3v3 4
capacitor 18
resistor 21
vsource 4
```


Thông tin mạch:

- + capacitor 18: 18 tụ điện kí sinh gây ra do chồng các đường dây.
- + resistor 21: 21 điện trở kí sinh gây ra do Metal và Poly sau khi đã extracted.
- + nodes 27: A, B, OUT, GND!, VDD!, VSS! và các nút nối các điện trở kí sinh.
- + bsim3v3 2: 2 PMOS, 2 NMOS.
- + vsource 4: 1 vdc=0V, 1 vdc=1.8V, 2 vpulse (A: T=20ns, duty 50%, delay=2ns và B: T=40ns, duty 50%).




So sánh độ trễ:

+ Schematic:




Ta có: $t_{pLH,schematic} = 15.186552ps$



Ta có: $t_{pHL,schematic} = 1.9938328 ps$

$$\Rightarrow t_{pd,schematic} = \frac{15.186552 ps + 1.9938328 ps}{2} = 8.5901924 ps$$

+ Extracted:



Ta có: $t_{pLH,extracted} = 15.78649 ps$



Ta có: $t_{pHL,extracted} = 2.717712 ps$

$$\Rightarrow t_{pd,extracted} = \frac{15.78649 ps + 2.717712 ps}{2} = 9.252101 ps$$


$$\Delta t = t_{pd,extracted} - t_{pd,schematic} = 9.252101 ps - 8.5901924 ps = 0.6619086 ps$$

Nhận xét:


Ta có $\Delta t = 0.6619086 \text{ ps}$ là độ chênh lệch độ trễ rất nhỏ cho thấy việc đi dây đối với layout đúng. Δt chiếm tỉ lệ 7.7% là một tỉ lệ nhỏ so với một cổng logic cơ bản.

3. NOR2


Kiểm tra DRC




Kiểm tra LVS




Sau khi check LVS hợp lệ, chọn **Assura** → **Run RCX**





Tại mục Extration, dòng Extraction Type: **RC**, dòng Ref Node: **GND!**






Mở View: av_extracted





Xuất hiện các thành phần tụ và trở kí sinh sau khi đã extracted.




Post-layout Simulation

B1: Tạo file config

Lưu ý: file config phải có tên Cell giống như file testbench của Schematic




Nhấn vào nút **Use Template**




Nhấn **OK**.

B2: Xuất hiện hộp thoại như hình bên dưới à Nhấn **Tree View**





Chọn như hình bên dưới:



Nhấn **Save**.



Cell Bindings				
Library	Cell	View Found	View To Use	Inherited View List
analogLib	pcapacitor	spectre		spectre cmos_sch ...
analogLib	presistor	spectre		spectre cmos_sch ...
analogLib	vdc	spectre		spectre cmos_sch ...
analogLib	vpulse	spectre		spectre cmos_sch ...
gpdK090	nmos1v	spectre		spectre cmos_sch ...
gpdK090	pmos1v	spectre		spectre cmos_sch ...
standardcell	NOR2	av_extracted	av_extracted	spectre cmos_sch ...
standardcell	NOR2_tb	schematic		spectre cmos_sch ...

B3: Mở file testbench



Chạy mô phỏng Extracted và Schematic để so sánh

+ Schematic:



Circuit inventory:


```
nodes 6
bsim3v3 4
vsource 4
```

Thông tin mạch:



+ nodes 6: A, B, GND!, OUT, VDD!, VSS!.

+ bsim3v3 4: 2 PMOS, 2 NMOS.

+ vsource 4: 1 vdc=0V, 1 vdc=1.8V, 2 vpulse (A: T=20ns, duty 50%, delay=2ns và B: T=40ns, duty 50%).



+ Extracted:




Circuit inventory:

```
nodes 28
bsim3v3 4
capacitor 17
resistor 22
vsource 4
```


Thông tin mạch:

- + capacitor 17: 17 tụ điện kí sinh gây ra do chõng các đường dây.
- + resistor 22: 22 điện trở kí sinh gây ra do Metal và Poly sau khi đã extracted.
- + nodes 28: A, B, OUT, VDD!, VSS!, GND! và các nút nối các điện trở kí sinh.
- + bsim3v3 2: 2 PMOS, 2 NMOS.
- + vsource 4: 1 vdc=0V, 1 vdc=1.8V, 2 vpulse (A: T=20ns, duty 50%, delay=2ns và B: T=40ns, duty 50%).




So sánh độ trễ:

+ Schematic:




Ta có: $t_{pLH,schematic} = 5.955906ps$




Ta có: $t_{pHL,schematic} = 12.98262ps$

$$\Rightarrow t_{pd,schematic} = \frac{5.955906ps + 12.98262ps}{2} = 9.469263ps$$

+ Extracted:



Ta có: $t_{pLH,extracted} = 7.0177961ps$



Ta có: $t_{pHL,extracted} = 13.97642ps$

$$\Rightarrow t_{pd,extracted} = \frac{7.0177961ps + 13.97642ps}{2} = 10.49710805ps$$

$$\Delta t = t_{pd,extracted} - t_{pd,schematic} = 10.49710805ps - 9.469263ps = 1.02784505ps$$

Nhận xét:


Ta có $\Delta t = 1.02784505ps$ là độ chênh lệch độ trễ nhỏ cho thấy việc đi dây đối với layout đúng. Δt chiếm tỉ lệ 10.8% là một tỉ lệ đáng kể so với một cổng logic cơ bản.

Cách khắc phục:


- Giảm tỉ lệ $\frac{L}{W}$ bằng cách giảm thiểu tối đa việc đi dây thừa là tăng kích thước Length của mạch hoặc sử dụng tối thiểu vừa đủ kích thước Width.

4. XOR2


Kiểm tra DRC



Kiểm tra LVS




Sau khi check LVS hợp lệ, chọn Assura → Run RCX




The image shows the 'Setup' tab of the 'Assura Parasitic Extraction Run Form'. The 'Technology' is set to 'gdk090' and 'RuleSet' is 'NONE'. The 'Setup Dir' is '/home/buet/cadence/gdk090_v4.6/assura'. The 'Output' is 'Extracted View', 'Lib' is 'standardcell', 'Cell' is '200R2', and 'View' is 'av_extracted'. The 'Parasitic Res Component' is 'resistor' (Prop Id 'r'), 'Parasitic Cap Component' is 'pcapacitor' (Prop Id 'c'), 'Parasitic Ind Component' is 'pinductor' (Prop Id 'l'), and 'Parasitic M Component' is 'pind' (Prop Id 'k'). The 'Inductance L1 Prop Id' is 'ind1' and 'Inductance L2 Prop Id' is 'ind2'. The 'Substrate Extract' is 'NONE', 'Extract MOS Diffusion AP' is 'NONE', and 'Extract MOS Diffusion High' is 'NONE'. The 'Library Prefix' is '.' and 'Library Directory' is '.'.



Tại mục Extration, dòng Extration Type: **RC**, dòng Ref Node: **GND!**




The image shows the 'Extraction' tab of the 'Assura Parasitic Extraction Run Form'. The 'Extraction Type' is 'RC' and 'Name Space' is 'Layout Names'. The 'Max fracture length' is 'infinite' (microns), 'Temperature' is '25.0' C, 'Cap Coupling Mode' is 'Decoupled', and 'Ref Node' is 'GND!'. The 'Mult Factor' is '1.0'. The 'PEEC Mode' is 'Ladder Network' and 'Global Frequency' is '0' MHz. The 'Net Selection Type' is 'Full Chip All Nets' and 'RCXFS Extraction Mode' is 'NONE'. The 'Exclude Via Capacitance' is 'RCXFS High'. The 'Frequency File' is empty. The 'Enable HRCX' is 'Split Pins' and 'Split Pin Distance' is '5' Microns. The 'Enter HRCX Cells: From File' is empty. The 'Enter Cells for Parasitic Blocking' is empty.



Mở View: av_extracted





Xuất hiệu các thành phần tụ và trở kí sinh sau khi đã extracted.




Post-layout Simulation

B1: Tạo file config


Lưu ý: file config phải có tên Cell giống như file testbench của Schematic






Nhấn **OK**.

B2: Xuất hiện hộp thoại như hình bên dưới à Nhấn **Tree View**



Chọn như hình bên dưới:



Nhấn **Save**.



Table View

Tree View

Cell Bindings



Library	Cell	View Found	View To Use	Inherited View List
analogLib	pcapacitor	spectre		spectre cmos_sch ...
analogLib	presistor	spectre		spectre cmos_sch ...
analogLib	vdc	spectre		spectre cmos_sch ...
analogLib	vpulse	spectre		spectre cmos_sch ...
gpdK090	nmos1v	spectre		spectre cmos_sch ...
gpdK090	pmos1v	spectre		spectre cmos_sch ...
standardcell	XOR2	av_extracted	av_extracted	spectre cmos_sch ...
standardcell	XOR2_tb	schematic		spectre cmos_sch ...

B3: Mở file testbench



Chạy mô phỏng Extracted và Schematic để so sánh

+ Schematic:




```

Circuit inventory:
                nodes 10
                bsim3v3 12
                vsource 4



```

Thông tin mạch:

- + nodes 10: A, B, A!, B!, CLK, CLKB, GND!, OUT, VDD!, VSS!.
- + bsim3v3 12: 6 PMOS, 6 NMOS.
- + vsource 4: 1 vdc=0V, 1 vdc=1.8V, 2 vpulse (A: T=20ns, duty 50%, delay=2ns và B: T=40ns, duty 50%).



+ Extracted:




```

nodes 86
bsim3v3 12
capacitor 55
resistor 78
vsource 4

```


Thông tin mạch:

- + capacitor 55: 55 tụ điện kí sinh gây ra do chõng các đường dây.
- + resistor 78: 78 điện trở kí sinh gây ra do Metal và Poly sau khi đã extracted.
- + nodes 86: A, B, A!, B!, CLK, CLKB, GND!, OUT, VDD!, VSS! và các nút nối các điện trở kí sinh.
- + bsim3v3 12: 6 PMOS, 6 NMOS.
- + vsource 4: 1 vdc=0V, 1 vdc=1.8V, 2 vpulse (A: T=20ns, duty 50%, delay=2ns và B: T=40ns, duty 50%).




So sánh độ trễ:

+ **Schematic:**




Ta có: $t_{pLH,schematic} = 18.468405 ps$




Ta có: $t_{pHL,schematic} = 15.958157 ps$

$$\Rightarrow t_{pd,schematic} = \frac{18.468405 ps + 15.958157 ps}{2} = 17.213281 ps$$

+ **Extracted:**



Ta có: $t_{pLH,extracted} = 20.658904 ps$



Ta có: $t_{pHL,extracted} = 17.9408ps$

$$\Rightarrow t_{pd,extracted} = \frac{20.658904ps + 17.9408ps}{2} = 19.3148495ps$$

$$\begin{aligned} \Delta t &= t_{pd,extracted} - t_{pd,schematic} = 19.3148495ps - 17.213281ps \\ &= 2.1015695ps \end{aligned}$$

Nhận xét:


Ta có $\Delta t = 2.1015695ps$ là độ chênh lệch độ trễ nhỏ cho thấy việc đi dây đối với layout đúng. Δt chiếm tỉ lệ 12.21% là một tỉ lệ đáng kể so với một cổng logic cơ bản. Nguyên nhân gây ra độ trễ chênh lệch lớn của layout đối với schematic là do XOR2 có cấu tạo phức tạp hơn (12 MOSFET) so với những cổng logic còn lại. Ngoài ra, với số lượng mosfet nhiều để tránh chồng dây cùng loại, layout này có sử dụng thêm 2 đường Metal2 nên giá trị điện trở ký sinh sẽ tăng nhiều hơn so với sử dụng toàn bộ Metal1.

Cách khắc phục:


- Giảm tỉ lệ $\frac{L}{W}$ bằng cách giảm thiểu tối đa việc đi dây thừa là tăng kích thước Length của mạch hoặc sử dụng tối thiểu vừa đủ kích thước Width.
- Thay thế những đường Poly dài thành Metal1 để giảm giá trị điện trở ký sinh.

5. D Flip-Flop


Kiểm tra DRC




Kiểm tra LVS




Sau khi check LVS hợp lệ, chọn Assura → Run RCX



Tại mục Extration, dòng Extraction Type: **RC**, dòng Ref Node: **GND!**



The image shows the 'Assura Parasitic Extraction Run Form' dialog box. The 'Extraction' tab is selected. The 'Extraction Type' is set to 'RC'. The 'Name Space' is 'Layout Names'. The 'Max fracture length' is 'infinite' in 'microns'. The 'Temperature' is '25.0' in 'C'. The 'Cap Coupling Mode' is 'Decoupled'. The 'Ref Node' is 'GND!'. The 'Mult Factor' is '1.0'. The 'PEEC Mode' is 'Ladder Network'. The 'Global Frequency' is '0' in 'MHz'. The 'Net Selection Type' is 'Full Chip All Nets'. The 'RCXFS Extraction Mode' is 'NONE'. The 'Exclude Via Capacitance' checkbox is unchecked. The 'RCXFS High' checkbox is unchecked. The 'Frequency File' field is empty. The 'Enable HRCX' checkbox is unchecked. The 'Split Pins' checkbox is unchecked. The 'Split Pin Distance' is '5' in 'Microns'. The 'Enter HRCX Cells:' field is empty. The 'Enter Cells for Parasitic Blocking:' field is empty. The 'From File' checkbox is unchecked. The 'SelfFromSch' and 'SelfFromLay' buttons are visible. The 'View' and 'Edit' buttons are visible. The 'OK', 'Cancel', 'Defaults', 'Apply', 'Load State', 'Save State', 'ViewRSF', and 'Help' buttons are at the bottom.



Mở View: **av_extracted**

Cell	DFF
View	av_extracted ▾
Type	layout
Browse	


Application

Open with	Layout L ▾
☐ Always use this application for this type of file	


Open for ☒ edit ☐ read

Library path file

Open in ☒ new tab ☐ current tab ☐ new






Xuất hiệu các thành phần tụ và trở kí sinh sau khi đã extracted.



Post-layout Simulation


B1: Tạo file config

Lưu ý: file config phải có tên **Cell** giống như file testbench của Schematic




Nhấn **OK**.

B2: Xuất hiện hộp thoại như hình bên dưới à Nhấn **Tree View**




Chọn như hình bên dưới:



Nhấn **Save**.





B3: Mở file testbench



Chạy mô phỏng Extracted và Schematic để so sánh


+ Schematic:





```
Circuit inventory:
      nodes 13
      bsim3v3 22
      vsource 4
```

Thông tin mạch:

- + nodes 13: CLK, D, Q, VDD!, VSS!, GND và các nút nối các cellview.
- + bsim3v3 22: 11 PMOS, 11 NMOS.
- + vsource 4: 1 vdc=0V, 1 vdc=1.1V, 2 vpulse (CLK: T=20ns, duty 50% và D: T=40ns, duty 50%, delay=5ns).




+ Extracted:



Circuit inventory:
 nodes 252
 bsim3v3 22
 capacitor 186
 resistor 249
 vsource 4


Thông tin mạch:

- + capacitor 186: 186 tụ điện kí sinh gây ra do chõng các đường dây.
- + resistor 249: 249 điện trở kí sinh gây ra do Metal và Poly sau khi đã extracted.
- + nodes 252: CLK, D, Q, VDD!, VSS!, GND, các nút nối cellview và các nút nối các điện trở kí sinh.
- + bsim3v3 22: 11 PMOS, 11 NMOS.
- + vsource 4: 1 vdc=0V, 1 vdc=1.1V, 2 vpulse (CLK: T=20ns, duty 50% và D: T=40ns, duty 50%, delay=5ns).




So sánh độ trễ $t_{pd}(Clk\ to\ Q)$:

+ Schematic:



Ta có: $t_{pd,schematic} = 72.353\ ps$.



$$t_{pd,extracted} = 88.53697 \text{ ps}$$

$$\Delta t = t_{pd,extracted} - t_{pd,schematic} = 88.53697 \text{ ps} - 72.353 \text{ ps} = 16.18397 \text{ ps}$$

Nhận xét:

Ta có $\Delta t = 16.18397 \text{ ps}$ là độ chênh lệch độ trễ lớn. Δt chiếm tỉ lệ 22.37% là một tỉ lệ lớn. Nguyên nhân gây ra độ trễ chênh lệch lớn của layout đối với schematic là do D Flip-Flop có cấu tạo phức tạp hơn nhiều so với các cổng logic khác gồm 7 INV và 4 TG. Do trong thiết kế layout của INV và TG đã có độ trễ nhất định so với schematic nên khi gọi lại các thiết kế này để vẽ layout của D Flip-Flop độ trễ của nó sẽ tăng nhiều hơn.


Các khắc phục:

Tối ưu độ trễ của các layout INV và TG thông qua việc sửa các lỗi chồng dây, hạn chế sử dụng các vật liệu có điện trở ký sinh lớn như Polysilicon để đi dây.


Đi dây giữa các layout của cell con phù hợp, tránh chồng và thừa dây không cần thiết.

6. Full-Adder 1 Bit


Kiểm tra DRC





Kiểm tra LVS



Sau khi check LVS hợp lệ, chọn Assura → Run RCX



Mở View: av_extracted



Post-layout Simulation: cách bước tiến hành tương tự như các mạch bên trên.

Chạy mô phỏng Extracted và Schematic để so sánh

TEST 1 – ĐO TIMING A → SUM

A– PULSE

Voltage 1	0 V	off
Voltage 2	1.8 V	off
Period	40n s	off
Delay time	5n	off
Rise time	100p s	off
Fall time	100p s	off
Pulse width	20n s	off
Temperature coefficient 1		off
Temperature coefficient 2		off
Nominal temperature		off
Type of rising & falling edge		off


B– DC


Number of noise/freq pairs	0	off
DC voltage	0 V	off

Cin– DC


Number of noise/freq pairs	0	off
DC voltage	0 V	off

+ Schematic:







$$t_{pLH,schematic} = 70.0856ps$$




$$t_{pHL,schematic} = 76.020217ps$$

$$t_{pd,schematic} = \frac{t_{pLH,schematic} + t_{pHL,schematic}}{2} = 73.052935ps$$

+ Extracted:



$$t_{pLH, \text{extracted}} = 81.0527 \text{ ps}$$



$$t_{pLH, \text{extracted}} = 86.807244 \text{ ps}$$

$$t_{pd, \text{extracted}} = \frac{t_{pLH, \text{extracted}} + t_{pHL, \text{extracted}}}{2} = 83.929972 \text{ ps}$$

$$\Delta t = t_{pd,extracted} - t_{pd,schematic} = 83.929972 ps - 73.052935 ps = 10.877037 ps$$

Nhận xét:

Sai lệch này là hợp lý, do trong mô phỏng trích xuất (extracted) đã xét đến: Điện dung ký sinh của transistor và dây nối, hiệu ứng tải của cổng XOR thứ hai cũng như ảnh hưởng của wiring parasitic trong schematic.

Nhìn chung, đường **A → SUM** có độ trễ lớn hơn đường **Cin → SUM** (chỉ qua một cổng XOR), nhưng nhỏ hơn các đường dẫn tới COUT. Điều này phù hợp với phân tích logic depth, khi tín hiệu A phải đi qua hai tầng logic nối tiếp, trong đó XOR là cổng có độ trễ tương đối lớn. Độ trễ **A → SUM** phản ánh đúng bản chất cấu trúc của full adder 1 bit, phù hợp với cả phân tích lý thuyết lẫn kết quả mô phỏng extracted và không phải là critical path của mạch.

TEST 2 – ĐO TIMING B → SUM

A– DC

Number of noise/freq pairs	0	off
DC voltage	0 V	off



B– PULSE

PAC phase		off
Voltage 1	0 V	off
Voltage 2	1.8 V	off
Period	40n s	off
Delay time	5n s	off
Rise time	100p s	off
Fall time	100p s	off
Pulse width	20n s	off
Temperature coefficient 1		off


Cin– DC

Number of noise/freq pairs	0	off
DC voltage	0 V	off

+ Schematic:





$$t_{pLH,schematic} = 71.01381ps$$




$$t_{pHL,schematic} = 74.893987ps$$

$$t_{pd,schematic} = \frac{t_{pLH,schematic} + t_{pHL,schematic}}{2} = 72.9538985ps$$

+ Extracted:



$$t_{pLH,extracted} = 83.7522ps$$



$$t_{pHL,extracted} = 86.446506ps$$

$$t_{pd,extracted} = \frac{t_{pLH,extracted} + t_{pHL,extracted}}{2} = 85.099353ps$$

$$\Delta t = t_{pd,extracted} - t_{pd,schematic} = 85.099353 ps - 72.9538985 ps = 12.1454545 ps$$

Nhận xét:

Sai lệch này là hợp lý, do mô phỏng extracted đã bao gồm các yếu tố ký sinh như: điện dung dây nối, tải của cổng XOR thứ hai và ảnh hưởng ký sinh của transistor trong mạch. So với các đường truyền khác: Độ trễ **B** → **SUM** lớn hơn **Cin** → **SUM** (chỉ qua 1 cổng XOR), nhưng nhỏ hơn các đường truyền dẫn tới **COUT**. Đường **B** → **SUM** có độ trễ trung bình, phản ánh đúng bản chất cấu trúc của full adder 1 bit với hai tầng logic XOR nối tiếp và không phải là critical path của mạch.

TEST 3 – ĐO TIMING Cin → SUM

A– DC

Number of noise/freq pairs	0	off
DC voltage	0 V	off



Cin– PULSE

PAC phase		off
Voltage 1	0 V	off
Voltage 2	1.8 V	off
Period	40n s	off
Delay time	5n s	off
Rise time	100p s	off
Fall time	100p s	off
Pulse width	20n s	off
Temperature coefficient 1		off


B– DC

Number of noise/freq pairs	0	off
DC voltage	0 V	off

+ Schematic:





$$t_{pLH,schematic} = 32.36973ps$$




$$t_{pHL,schematic} = 34.43886ps$$

$$t_{pd,schematic} = \frac{t_{pLH,schematic} + t_{pHL,schematic}}{2} = 33.404295ps$$

+Extracted:



$$t_{pLH,extracted} = 37.9716ps$$



$$t_{pHL,extracted} = 39.33768ps$$

$$t_{pd,extracted} = \frac{t_{pLH,extracted} + t_{pHL,extracted}}{2} = 38.65464ps$$

$$\Delta t = t_{pd,extracted} - t_{pd,schematic} = 38.65464 ps - 33.404295 ps = 5.250345 ps$$

Nhận xét:

Sai lệch nhỏ này là hợp lý, do mô phỏng extracted đã xét đến điện dung ký sinh của transistor và dây nối, trong khi mô phỏng schematic chưa phản ánh đầy đủ các yếu tố ký sinh đó.

So với các phép đo khác: Độ trễ **Cin** → **SUM** là nhỏ nhất trong các đường truyền tới SUM, Nhỏ hơn đáng kể so với **A** → **SUM** và **B** → **SUM**, do chỉ đi qua một tầng XOR thay vì hai tầng XOR nối tiếp. Đường **Cin** → **SUM** có độ trễ nhỏ nhất, phản ánh đúng cấu trúc logic của full adder 1 bit và phù hợp với phân tích lý thuyết cũng như kết quả mô phỏng extracted.

TEST 4 – ĐO TIMING Cin → Cout

A– DC

Number of noise/freq pairs	0	off
DC voltage	0 V	off



Cin– PULSE

PAC phase		off
Voltage 1	0 V	off
Voltage 2	1.8 V	off
Period	40n s	off
Delay time	5n s	off
Rise time	100p s	off
Fall time	100p s	off
Pulse width	20n s	off
Temperature coefficient 1		off


B– DC

CDF Parameter	Value	Display
Noise file name		off
Number of noise/freq pairs	0	off
DC voltage	1.8 V	off
AC magnitude		off
AC phase		off

+ Schematic:





$$t_{pLH, schematic} = 37.53085 ps$$




$$t_{pHL,schematic} = 52.23238ps$$

$$t_{pd,schematic} = \frac{t_{pLH,schematic} + t_{pHL,schematic}}{2} = 44.881615ps$$

+ Extracted:



$$t_{pLH,extracted} = 44.14805ps$$



$$t_{pHL,extracted} = 58.36676ps$$

$$t_{pd,extracted} = \frac{t_{pLH,extracted} + t_{pHL,extracted}}{2} = 51.257405ps$$

$$\Delta t = t_{pd,extracted} - t_{pd,schematic} = 51.257405ps - 44.881615ps = 6.37579ps$$

Nhận xét:

Sai lệch này là hợp lý, do mô phỏng extracted đã xét đến các yếu tố ký sinh như: điện dung dây nối, tải của cổng OR ở ngõ ra và điện dung ký sinh của transistor trong nhánh tạo COUT.

So với các đường truyền khác: Độ trễ **Cin** → **COUT** lớn hơn **Cin** → **SUM** (chỉ qua 1 cổng XOR), nhưng nhỏ hơn đường **A** → **COUT**, vốn phải đi qua XOR + AND + OR (3 tầng logic). Đường **Cin** → **COUT** có độ trễ trung bình, phản ánh đúng cấu trúc logic của full adder 1 bit và không phải là critical path của mạch.

TEST 5 – ĐO TIMING A → Cout

B– DC

Number of noise/freq pairs	0	off
DC voltage	0 V	off


A- PULSE


PAC phase		off
Voltage 1	0 V	off
Voltage 2	1.8 V	off
Period	40n s	off
Delay time	5n s	off
Rise time	100p s	off
Fall time	100p s	off
Pulse width	20n s	off
Temperature coefficient 1		off

Cin- DC


CDF Parameter	Value	Display
Noise file name		off
Number of noise/freq pairs	0	off
DC voltage	1.8 V	off
AC magnitude		off
AC phase		off

+ Schematic:






$$t_{pLH,schematic} = 83.0147 ps$$




$$t_{pHL,schematic} = 90.2274 ps$$


$$t_{pd,schematic} = \frac{t_{pLH,schematic} + t_{pHL,schematic}}{2} = 86.62105 ps$$

+ Extracted:





$$t_{pLH,extracted} = 96.24662 ps$$



$$t_{pHL,extracted} = 104.27072 ps$$

$$t_{pd,extracted} = \frac{t_{pLH,extracted} + t_{pHL,extracted}}{2} = 100.25867 ps$$

$$\Delta t = t_{pd,extracted} - t_{pd,schematic} = 100.25867 ps - 86.62105 ps = 13.63762 ps$$

Nhận xét:

Trong **Test 5**, ngõ vào **A** được kích thích dạng xung, trong khi **B** và **Cin** được giữ ở mức DC phù hợp để đảm bảo ngõ ra **COUT** có sự chuyển mức. Với cấu hình này, tín hiệu từ A tác động đến COUT thông qua nhánh logic dài nhất của full adder, bao gồm chuỗi cổng **XOR** $\rightarrow$ **AND** $\rightarrow$ **OR**.

Kết quả đo cho thấy độ trễ lan truyền trên đường **A** $\rightarrow$ **COUT** đạt giá trị lớn nhất trong tất cả các test đã khảo sát. Cụ thể, giá trị $t_{AVG_schematic} = 86.62105 ps$ và $t_{AVG_extracted} = 100.25867 ps$, đều lớn hơn đáng kể so với các đường truyền khác như

$A/B \rightarrow \text{SUM}$ hay $\text{Cin} \rightarrow \text{COUT}$. Sự gia tăng độ trễ ở mức post-layout extracted phản ánh rõ ảnh hưởng của các thành phần ký sinh (RC parasitic) của dây nối và transistor trong nhánh tạo COUT.

Do tín hiệu phải đi qua **ba tầng logic nối tiếp**, trong đó cổng **XOR** có cấu trúc phức tạp và độ trễ tương đối lớn, đường $A \rightarrow \text{COUT}$ được xác định là **đường truyền tới hạn (critical path)** của mạch full adder 1 bit. Đồng thời, giá trị độ trễ đo được trên đường truyền này chính là **worst-case delay** của mạch trong các điều kiện mô phỏng đã xét.

Nhận xét trên phù hợp với phân tích lý thuyết dựa trên logic depth và xác nhận rằng khi thiết kế các khối full adder ghép chuỗi nhiều bit, đường truyền $A \rightarrow \text{COUT}$ sẽ là yếu tố quyết định tốc độ hoạt động tối đa của toàn bộ mạch.

Bảng tổng hợp Timing Full Adder 1 Bit

Test	Đường đo	$t_{\text{PLH schematic}}$ (ps)	$t_{\text{PHL schematic}}$ (ps)	$t_{\text{AVG schematic}}$ (ps)	$t_{\text{PLH extracted}}$ (ps)	$t_{\text{PHL extracted}}$ (ps)	$t_{\text{AVG extracted}}$ (ps)
1	$A \rightarrow \text{SUM}$	70.0856	76.020217	73.052935	81.0527	86.807244	83.929972
2	$B \rightarrow \text{SUM}$	71.01381	74.893987	72.9538985	83.7522	86.446506	85.099353
3	$\text{Cin} \rightarrow \text{SUM}$	32.36973	34.43886	33.404295	37.9716	39.33768	38.65464
4	$\text{Cin} \rightarrow \text{COUT}$	37.53085	52.23238	44.881615	44.14805	58.36676	51.257405
5	$A \rightarrow \text{COUT}$	83.0147	90.2274	86.62105	96.24662	104.27072	100.25867

Bảng tổng hợp timing của full adder 1 bit cho thấy sự khác biệt rõ ràng giữa các đường truyền tín hiệu khi xét ở mức **schematic** và **post-layout extracted**. Đối với tất cả các trường hợp khảo sát, giá trị $t_{\text{AVG_extracted}}$ đều lớn hơn $t_{\text{AVG_schematic}}$, phản ánh đúng ảnh hưởng của các thành phần ký sinh (điện trở và điện dung dây nối, điện dung ký sinh của transistor và tải của các cổng logic) được xét đến trong mô phỏng post-layout.

Xét các đường truyền tới ngõ ra **SUM**, đường $\text{Cin} \rightarrow \text{SUM}$ có độ trễ nhỏ nhất với $t_{\text{AVG_schematic}} = 33.404295$ ps và $t_{\text{AVG_extracted}} = 38.65464$ ps. Nguyên nhân là do tín hiệu Cin chỉ đi qua một tầng cổng XOR cuối cùng. Trong khi đó, các đường $A \rightarrow \text{SUM}$ và

B → **SUM** có độ trễ lớn hơn do tín hiệu phải đi qua hai tầng cổng XOR nối tiếp. Sự sai khác nhỏ giữa hai trường hợp **A** → **SUM** và **B** → **SUM** là hợp lý, xuất phát từ tính không đối xứng của cấu trúc cổng XOR và điều kiện kích thích đầu vào.

Đối với ngõ ra **COUT**, đường **Cin** → **COUT** có độ trễ trung bình $t_{AVG_extracted} = 51.257405$ ps, lớn hơn đáng kể so với **Cin** → **SUM** nhưng vẫn nhỏ hơn các đường truyền từ **A** hoặc **B** tới **COUT**. Điều này phù hợp với cấu trúc logic của full adder, khi tín hiệu **Cin** chỉ đi qua hai tầng cổng logic AND và OR, không phải đi qua cổng XOR có độ trễ lớn.

Trong các trường hợp được khảo sát, đường **A** → **COUT** cho giá trị độ trễ lớn nhất với $t_{AVG_schematic} = 86.62105$ ps và $t_{AVG_extracted} = 100.25867$ ps. Đường truyền này bao gồm ba tầng cổng logic nối tiếp (XOR → AND → OR), do đó có độ trễ lan truyền lớn nhất. Vì vậy, **A** → **COUT** được xác định là **critical path** của mạch full adder 1 bit và giá trị độ trễ tương ứng trên đường này chính là **worst-case delay** của mạch.

Tóm lại, kết quả mô phỏng cho thấy sự phân bố độ trễ của các đường truyền phù hợp với phân tích lý thuyết dựa trên số tầng logic. Critical path của full adder 1 bit là đường **A** → **COUT** và worst-case delay xảy ra trên đường truyền này, đặc biệt rõ rệt khi xét ở mức post-layout extracted. Điều này nhấn mạnh tầm quan trọng của việc phân tích timing và xác định critical path trong thiết kế các khối logic tổ hợp có độ phức tạp cao.

BẢNG TỔNG HỢP

	$t_{pd,schematic}$	$t_{pd,extracted}$	$\Delta t(ps)$	$\Delta t(\%)$
INV	5.7894405	6.9358629	1.1464224	19.8
NAND2	8.5901924	9.252101	0.6619086	7.7
NOR2	9.469263	10.49710805	1.02784505	10.8
XOR2	17.213281	19.3148495	2.1015695	12.21
D Flip-Flop	72.353	88.53697	16.18397	22.37
Full-Adder (worst-case)	86.62105	100.25867	13.63762	15.74

Nhận xét:

Bảng tổng hợp cho thấy độ trễ lan truyền sau trích xuất ($t_{pd,extracted}$) đều lớn hơn so với mô phỏng ở mức schematic ($t_{pd,schematic}$) đối với tất cả các khối logic được khảo sát. Sự gia tăng này là hợp lý do mô phỏng post-layout đã xét đến các thành phần ký sinh như điện trở và điện dung của dây nối, điện dung ký sinh của transistor cũng như ảnh hưởng của tải ở ngõ ra.

Trong nhóm các cổng logic cơ bản, **INV** có mức tăng độ trễ tương đối lớn (**19.8%**). Nguyên nhân là do độ trễ ban đầu của cổng đảo nhỏ, nên ảnh hưởng của các thành phần RC ký sinh chiếm tỷ lệ đáng kể so với tổng độ trễ. **NAND2** có mức tăng nhỏ nhất (**7.7%**), cho thấy cấu trúc và layout của cổng NAND ít nhạy cảm với ảnh hưởng của ký sinh, điều này lý giải vì sao cổng NAND thường được ưu tiên sử dụng trong các mạch logic tốc độ cao. Các cổng **NOR2** và **XOR2** có mức tăng trung bình (**10.8%** và **12.21%**), trong đó **XOR2** có độ trễ tuyệt đối lớn hơn do cấu trúc phức tạp, nhiều transistor và nút nội bộ, dẫn đến điện dung ký sinh lớn hơn.

Đối với khối **D Flip-Flop**, độ trễ tăng từ **72.353 ps** (schematic) lên **88.53697 ps** (extracted), tương ứng mức tăng **22.37%**. Kết quả này cho thấy các mạch tuần tự, với cấu trúc phức tạp và nhiều nút lưu trữ, đặc biệt nhạy cảm với ảnh hưởng của các thành phần ký sinh trong mô phỏng post-layout.

Đối với Full Adder, độ trễ được xác định theo **đường truyền xấu nhất (worst-case)**, tương ứng với **critical path A → COUT (XOR–AND–OR)**. Độ trễ lan truyền tăng từ **86.62105 ps** ở mức schematic lên **100.25867 ps** ở mức extracted, với mức tăng **15.74%**. Điều này phản ánh đúng bản chất của khối logic tổ hợp phức hợp gồm nhiều tầng cổng nối tiếp, trong đó cổng XOR có độ trễ tương đối lớn và chịu ảnh hưởng rõ rệt của các thành phần RC ký sinh.

Tổng kết lại, kết quả mô phỏng cho thấy xu hướng gia tăng độ trễ sau trích xuất là nhất quán và phù hợp với lý thuyết thiết kế VLSI. Việc xác định đúng **critical path** và **worst-case delay** của Full Adder cho phép đánh giá chính xác giới hạn tốc độ hoạt động của mạch, đồng thời nhấn mạnh tầm quan trọng của mô phỏng post-layout trong quá trình thiết kế và tối ưu các mạch số tốc độ cao.

III. CÂU HỎI ÔN TẬP

1. LVS khác gì với DRC?

DRC (Design Rule Check) kiểm tra về mặt hình học layout có tuân thủ luật công nghệ hay không: bề rộng dây, khoảng cách giữa các lớp, chồng lớp, via/contact, enclosure... Mục tiêu của DRC là đảm bảo layout có thể chế tạo được và giảm rủi ro lỗi về công nghệ.

LVS (Layout Versus Schematic) kiểm tra tính tương đương điện giữa layout và schematic/netlist: số lượng linh kiện, loại linh kiện, kết nối các node, pin, thứ tự chân và tham số (W/L, multiplier) theo ngưỡng cho phép. Mục tiêu của LVS là đảm bảo layout đúng chức năng mạch như thiết kế nguyên lý.

2. Vì sao trễ tăng sau khi layout được extracted?

Ở giai đoạn layout trước khi được extracted, các mô phỏng giữa các dây nối được coi như lý tưởng và chỉ được tính theo ước lượng. Vì vậy, tín hiệu chuyển mức logic sẽ nhanh và có độ trễ thấp hơn.

Sau khi được extracted, công cụ mô phỏng sẽ thêm vào thiết kế thành phần ký sinh như điện trở ký sinh và tụ ký sinh. Vì t_{pd} phụ thuộc nhiều vào $R_{eq} \times C_{tot}$ nên khi extracted các thành phần ký sinh vào layout thì giá trị t_{pd} sẽ lớn hơn.

3. Các parasitic nào ảnh hưởng nhiều nhất đến hiệu năng mạch CMOS?

Các thành phần ký sinh ảnh hưởng mạch nhất đến tốc độ, công suất và độ tin cậy của tín hiệu gồm điện dung ký sinh và điện trở ký sinh.

+ Điện dung ký sinh: C_{wire} và C_{couple} làm tăng tải cần nạp/xả $\rightarrow$ tăng độ trễ và công suất động của mạch:

$$P \approx \alpha CV^2 f$$

+ Điện trở ký sinh: R_{via} và R_{wire} gây sụt áp trên đường dây, làm giảm dòng nạp/xả của tụ nên tăng độ trễ, các giá trị R còn tiêu thụ công suất.