

(


Xung đột điều khiển (Control Hazard)

Control Hazard xảy ra khi có lệnh rẽ nhánh, do đó còn gọi là Branch Hazard. Khi lệnh rẽ nhánh được yêu cầu thực hiện, con trỏ bộ đếm chương trình (PC) sẽ chuyển tới địa chỉ đích bằng cách cộng thêm 4. Nếu con trỏ chương trình nhảy tới đúng địa chỉ đích của nó, thì rẽ nhánh này gọi là nhánh **Taken**; trong trường hợp ngược lại gọi là nhánh **Untaken**.


Khi lệnh i có nhánh taken thì PC sẽ không thay đổi như bình thường tới hết khâu M (memory access), sau khi tính toán và so sánh địa chỉ. Phương pháp đơn giản nhất để khắc phục control hazard là gây trễ kịp thời trên pipeline để phát hiện nhánh cho đến khâu M, sử dụng giá trị mới của PC.


Khoa KTMT


Vũ Đức Lung





Giải quyết xung đột (Resolving Hazard) Xung đột (Hazard) là một yếu tố quan trọng ảnh hưởng trực tiếp tới tôc độ của VXL trong kỹ thuật Pipeline. Do vậy, việc giải quyết xung đột (Resolving Hazard) là rất cần thiết. Có một số kỹ thuật giải quyết xung đột chủ yếu sau đây: Chèn trễ. Tổ chức lại các lệnh Sử dụng đường dữ liệu nội đặc biệt. Tomasulo. Dịnh biểu.


















Tomasulo

Thuật toán Tomasulo được đưa ra vào năm 1967 bởi Robert Tomasulo làm việc cho hãng IBM. Ý tưởng của thuật toán là sử dụng địa chỉ Tag và bit trạng thái để đánh dấu các thanh ghi, qua đó biết được thanh ghi đó đang bận hay rỗi để sử dụng cho phù hợp.





Ngoai lê

- Định nghĩa
- Các kiểu ngoại lệ và các yêu cầu
- Dừng và khởi động lại quá trình thực thi
- Ngoại lệ trong DLX pipeline

Khoa KTMT

Vũ Đức Lung

33

35



Định nghĩa

- Ngoại lệ xảy ra khi thứ tự thực hiện các câu lệnh bị thay đổi không
- Trong kỹ thuật pipeline, câu lệnh được thực hiện từng phần và không thể hoàn thành trong vài chu kỳ đồng hồ. Các lệnh có thể gây ra các ngoại lệ mà khiến bộ máy phải từ bỏ câu lệnh trong pipeline trước khi nó được hoàn thành.

Vũ Đức Lung



Các kiểu ngoại lệ và các yêu cầu

Các kiểu ngoại lệ

Chúng ta sử dụng khái niệm ngoại lệ để nói về các trường hợp sau:

- I/O device request (yêu cầu thiết bị I/O).
- Invoking an operating system service from user program (gọi một dịch vụ hệ điều hành từ người sử dụng chương trình).
- Tracing instruction execution (theo dấu sự thực hiện câu lênh).
- Breakpoint (điểm ngắt khi lập trình viên yêu cầu ngắt).
- Integer arithmetic overflow (tràn số học)
- FP arithmetic anomaly (dị thường số học dấu phẩy động).
- Page fault (not in memory) đứt đoạn trang (không trong bô nhớ).
- Misaligned memory access (không căn hàng khi truy cập bộ nhớ).
- Memory protection violation (vi phạm vùng nhớ bảo vệ)
- Using an undefined or unimplemented instruction (sử dụng câu lệnh chưa định nghĩa hoặc chưa bổ sung).
- Hardware malfuntions (sự cố phần cứng) Power failure (thiếu nguồn).

Khoa KTMT

Vũ Đức Lung

Các kiểu ngoại lệ và các yêu cầu

Các yêu cầu:

Các luồng yêu cầu có thể gây ra ngoại lệ:

- Synchronous and asynchronous (đồng bộ và không đồng
- User requested and coerced (người sử dụng yêu cầu và ép
- User maskable and user nonmaskable (có thể che giấu và không thể che giấu).
- Within and between instructions (bên trong và giữa các câu lênh).
- Resume and terminate (phục hồi lại và chấm dứt).

Khoa KTMT Vũ Đức Lung 34



Dừng và khởi động lại quá trình thực thi

■Đặt vấn đề:

Ví Du:

Sự đứt đoạn trang trong đường ống dạng DLX làm kết quả của dữ liệu cần đưa ra không thể xuất hiện trong bước MEM của quá trình thực hiện câu lệnh. Khi có sự đứt đoạn thì một vài câu lệnh khác vẫn thực hiện nhưng chúng không thể cho ra kết quả

Do đó, phần đứt đoạn trang phải được khởi động lại và yêu cầu sự can thiệp của các xử lý (như hệ điều hành). Chính vì thế, pipeline phải được tắt một cách an toàn, công đoạn thực hiện nhớ lại, và sau đó câu lệnh phải được thực khởi động lại tại đúng vùng mà nó thực hiện.

Khoa KTMT

Vũ Đức Lung



Dừng và khởi động lại quá trình thực thi

- Chính vì thế hầu hết các ngoại lệ khó có 2 thuộc tính chúng ta đáng quan
- Chúng xuất hiện ở bước nào trong các câu lệnh (vd: giữa giai đoạn EX và MEM).
- Chúng có khả năng khởi động lại hay không.

Các bước lưu các tầng pipeline một cách an toàn

- Ép các câu lệnh có vấn đề trong pipeline vào cờ ngắt (IF) kế tiếp.
- 2. Khi xuất hiện vấn để, tất tất cả việc ghi cho các câu lệnh đứt đoạn và các câu lệnh trong pipeline. Việc đó có thể thực hiện bằng cách đặt giá trị 0 tại các chốt đường ông của tất cá các câu lệnh trong pipeline. Khởi động với các câu lệnh gây ra ngoại lệ; không áp dung cho các pipeline trước câu lệnh đó. Việc này sẽ bảo vệ bất kỳ công đoạn bị thay đổi của các câu lệnh chưa được hoàn thành trước khi ngoại lệ được kiểm soát.
- Sau khi những ngoại lệ được kiểm soát, thường là khi Hệ điều hành nhận được diều khiển, các ngoại lệ và các câu lệnh sai sẽ được đánh dấu, nó ngay lập tức lưu trữ trên bộ đếm chương trình (PC). Giá trị lưu trữ này sẽ được sử dụng để đáp lại (giải quyết) những ngoại lệ sau đó.

Vũ Đức Lung



Ngoại lệ trong DLX pipeline

☐ Trong kỹ thuật pipeline, nhiều ngoại lệ có thể xuất hiện tại cùng một chu kỳ đồng hồ do nhiều lệnh được thực hiện đồng thời

Pipeline stage	Problem exceptions occurring			
IF	Page fault on Instruction fetch;Misaligned memory access;Memory – protection violation			
ID	Undefined or illegal opcode			
EX	Arithmetic exception			
MEM	Page fault on Instruction fetch;Misaligned memory access;Memory – protection violation			
WB	None			

Khoa KTMT Vũ Đức Lung



Ngoại lệ trong DLX pipeline

LW	IF	ID	EX	MEM	WB	
ADD		IF	ID	EX	MEM	WB

Khi lệnh LW trong công đoạn MEM và trong khi lệnh ADD đang thực hiện trong công đoạn EX, các ngoại lệ page fault và arithmetic có thể xuất hiện cùng một lúc. Trường hợp này có thể được kiểm soát bằng cách chỉ giải quyết với ngoại lệ page fault và sau đó khởi động lại ngoại lệ. Ngoại lệ thứ hai sẽ lại xuất hiện sau khi khởi động lại và nó sẽ được kiểm soát một cách độc lập.

Vũ Đức Lung



Ngoai lê trong DLX pipeline

- Trong thực tế, tình huống không đơn giản như ví dụ trên. Trong thực trẻ, thin hương không don giản hinh ví dự tiến. Các ngoại lệ sẽ xuất hiện không theo thứ tự nào; khi đó, một câu lệnh ở sau có thể gây ra các ngoại lệ trước khi các câu lệnh trước đó gây ra các ngoại lệ. Xem xét lại ví dụ trện, ADD thực hiện sau LW. LW gặp ngoại lệ page fault nếu chúng trong công đoạn MEM, nhưng lệnh ADD cũng có thể gặp page fault khi chúng trong công đoạn IF.
- Kết luân: Pipeline không thể kiểm soát được các ngoại lệ khi chúng xuất hiện cùng 1 lúc. Do đó chúng sẽ dẫn tới các ngoại lệ xuất hiện không theo thứ tự pipeline
- Yêu cầu từ ví dụ trên: pipeline yêu cầu phải kiểm soát ngoại lệ gây ra bới lệnh LW trước lệnh ADD.

Khoa KTMT Vũ Đức Lung



Ngoai lê trong DLX pipeline

- - Phần cứng sẽ đưa tất cả các ngoại lệ được gây ra bởi các câu lệnh vào trong một vector trạng thái ngoại lệ kết hợp với các câu lệnh đó
 - Vector này tồn tại xuyên suốt trong pipeline cho tới khi các câu lệnh kết
 - Nếu có dấu hiệu xuất hiện của ngoại lệ nào, thì ngoại lệ đó sẽ được thiết lập trong vector trạng thái.
 - Bất kỳ một tín hiệu điều khiển nào mà có thể tiến hành việc ghi dữ liệu dễu bị tắt (bao gồm cả việc ghi vào thanh ghi và ghi vào bộ nhớ). Bởi vì, bước MEM có thể gây ra ngoại lệ, và phần cứng phải chuẩn bị để bảo vệ vùng thực hiện khỏi sự hoàn thành nếu xuất hiện ngoại lệ.
 - Khi câu lệnh sang công đoạn WB (hoặc ra khỏi MEM), vector trạng thái được đánh dấu. Nếu có bất kỳ một ngoại lệ nào được đặt vào, chúng sẽ được kiểm soát theo thứ tự mà chúng xuất hiện. Với sự đảm bào này, tất cả những ngoại lệ được gây ra bởi câu lệnh thứ i sẽ được xem xét trước câu lệnh thứ i + 1.

Vũ Đức Lung



Mở rộng DLX Pipeline để kiểm soát toán tử đa chu kỳ

- ☐ Tại sao phải nghiên cứu (kiểm soát) toán tử dấu phẩy động?
 - → Các toán tử dấu phẩy động khó có thể được hoàn thành trong 1 hoặc 2 chu kỳ đồng hồ. Do đó, sự thực hiện của pipeline đối với toán tử dấu phẩy động (nếu có) có những điểm "đặc biệt" so với dạng DLX thông thường (IF, ID, EX, MEM, WB)
- Giải quyết: giả sử, các câu lệnh dấu phẩy động cũng nằm trong pipeline giống như các câu lệnh nguyên, nhưng có 2 sự thay đổi quan trọng
 Bước EX có thể lặp lại nhiều lần bằng số lần cần thiết cho việc hoàn thành sự

 - 2. Sẽ có thêm các khối chức năng dấu phẩy động:

Khoa KTMT 41 Vũ Đức Lung





39


Mở rộng DLX Pipeline để kiểm soát toán tử đa chu kỳ


- Thừa nhận có 4 khối chức năng riêng biệt trong sự hoạt động của DLX
 - 1. Khối nguyên chính, kiểm soát việc tải và lưu các toán tử nguyên ALU và
 - Bộ nhân số nguyên và số FP.
 - Bộ cộng số FP để kiểm soát việc cộng, trừ và đảo chỗ số FP.
 - Bộ chia số nguyên và số FP.
- FP sẽ lặp khi đến bước EX. Sau khi Kết thúc bước EX, chúng sẽ xử lý đến MEM và WB để hoàn thành quá trình thực thi.
- Khâu pipeline EX có một số trễ đồng hồ lớn hơn 1.


42 Khoa KTMT Vũ Đức Lung





















Vi xử lý siêu tích hợp (Super Scalar Processor) Có thể lấy ví dụ đơn giản khi ta tính toán phép tính 14 * 47 + 51*22, nếu là kỹ thuật pipeline thông thường vẫn phải mất 3 bước là tính 51*22, sau đó tính 14 * 27, rồi cuối cùng cộng 2 kết quả đó lại. Nhưng với kỹ thuật ống dẫn đôi, 2 phép tính 51*22 và 14 * 47 được thực hiện cùng 1 lúc trên 2 pipeline khác nhau => giảm được 1 công đoạn thực hiện tính toán





















































Các bus của máy tính(2)


0













































































































































Kỹ thuật định tuyến
 Ví dụ điển hình về Deterministic:
 Xem S = S5...S0 là địa chỉ của node nguồn (6 bit) và D=D5...D0 là địa chỉ node dích.;
 Lấy R = S XOR D, kết quả thu được sẽ quyết định chiều mà thông điệp được chuyển để đến điểm đích.
 Giả sử S = 10(001010) và D = 39 (100111) => R= (101101).
 => Thông điệp được chuyển theo chiều 0,2,3,5.Thứ tru của các chiều này không quan trong. Giá sử thông điệp truyền theo chiều 5,3,2,0.
 => kết quả:
 10(001010) → 42(101010) → 34(100010) → 38(100110) → 39(100111)


C_i(p_{m-1}p_{m-2}···p_{i+1}p_ip_{i-1}····p₁p₀) = p_{m-1}p_{m-2}···p_{i+1}p̄_ip_{i-1}····p₁p₀
Khoa KTMT
Vũ Đức Lung
5













Kỹ thuật định tuyến

□Livelock: livelock diễn tả 1 trường hợp mà thông điệp di chuyển quanh mạng mà không bao giờ đến được điểm đích.
□Hiện tượng xảy ra khi sử dụng thuật toán thích nghi (adaptive) khi mà chúng được reroute với mong muốn tìm được đích đến.
□Khi một node muốn giao tiếp chúng sẽ phóng thông điệp ra ngoài mạng. Có 2 loại mô hình đưa thông điệp ra mạng cơ bản là:

- static injection
- dynamic injection.












- Xác định đường dẫn giữa đích và nguồn mà không cần có bộ đệm giữa
 - Kỹ thuật này phù hợp với các thông điệp dài và tránh được deadlock.
 - Giảm thiểu tối đa độ trể bắt buộc của mạng, do tổng phí delay chi xuất hiện khi cải đặt đường dẫn và còn lại rất ít hầu như không có độ trễ nào khác.
 - Tiêu tốn rất nhiều băng thông của mạng khi mà tất các các node trung gian phải thiết lập đường dẫn riêng cho quá trình truyền tải thông điệp đó.


15


Khoa KTMT Vũ Đức Lung


















Mô hình lập trình


Kiến trúc message passing sử dụng các thành phần cơ bản để các vi xử lý tại các node khác nhau liên lạc được với nhau,đó là các lệnh send,receive,broadcast.

Lệnh send lấy một vùng nhớ đệm lưu thông điệp vào đó và chuyển cho node đích.

Lệnh receive chấp nhận thông điệp từ node nguồn và lưu nó vào một vùng nhớ đệm xác định.







Vi xử lý trong MPA
□Máy iPAX 432 của Intel sử dụng giao tiếp chuyển thông điệp và nó hoàn toàn hỗ trợ kiến trúc này.Nó có thể sử dụng các đối tượng port như là đường dẫn cho các thông điệp.Vi xử lý chứa một hàng đợi thông điệp.Một giao tiếp thông điệp có thể sắp xếp để giao tiếp dựa theo các tiểu chí sau đây:

Thời điểm đến (như là cấu trúc FIFO chẳng hạn)
Độ ưu tiên
Thời hạn trong vòng ưu tiên

©	CÂU HỎI & BÀI TẬP				
Khoa KTMT	Vũ Đức Lung	28			