01076113 DIGITAL SYSTEM FUNDAMENTALS IN PRACTICE 2567/1

ภาควิชาวิศวกรรมคอมพิวเตอร์ คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

การทดลองที่ 0 การใช้งานบอร์ด FPGA และ โปรแกรม ISE Xilinx WebPACK วัตถุประสงค์

- 1. เพื่อให้นักศึกษาติดตั้งและฝึกการใช้งาน FPGA
- 2. เพื่อให้นักศึกษาฝึกการใช้งานโปรแกรม ISE Xilinx WebPACK

** หมายเหตุ ให้อ่านเอกสารการทดลองและเอกสารประกอบให้ครบก่อนเริ่มทำการทดลอง **

การใช้งานบอร์ด FPGA

การทดลองนี้ นักศึกษาจะได้รู้จักการออกแบบวงจรด้วยการวาดรูป (Schematic Circuit) และบันทึก โปรแกรม ลงในชิป Field Programmable Gate Array (FPGA)

โปรแกรม ISE Xilinx WebPACK

นักศึกษาที่มีหนังสือ "ออกแบบไอซีดิจิตอลด้วย FPGA และ CPLD ภาคปฏิบัติ โดยใช้วิธี Schematic ซอฟต์แวร์ทูล ISE WebPACK" ให้อ่านหนังสือก่อนการทดลองในบทที่ 1 และ 2 ก่อน

วิดีโอสอนการติดตั้งทั้งหมด

Link: https://youtu.be/drnEkVvZJD0?si=KmtgKEr0FtLji5k7

หรืออ่านแล้วทำตามขั้นตอนต่อจากนี้ :


1. ติดตั้ง Virtual Machine Program ใน ISE Documentation แนะนำเป็น Virtual Box

Link Download: https://www.virtualbox.org/wiki/Downloads




ดาวโหลดแล้วติดตั้ง สามารถกด Next เรื่อยๆได้เลย


- 2. การติดตั้งโปรแกรม ISE Xilinx WebPACK
- 1. download โปรแกรมจาก Digital.zip




2. คลิกขวาที่ไฟล์ที่ download จากนั้นแตกไฟล์ออกมา





3. เมื่อคลิกแตกไฟล์เสร็จจะได้ตามภาพด้านล่างให้กดที่ xsetup.exe




4. Installation ให้กด Next ไปเรื่อย ๆ









5 เลือก Directory ของ VM ISE และ Directory ที่จะแชร์กับ VM แล้วกด Next ตามด้วย Install




6. เมื่อกด Install แล้วหน้าจอจะแสดงผลดังภาพ ให้รอจนกว่าจะครบ 100% จนได้รูปดังนี้




7. เมื่อติดตั้งเสร็จจะได้ VM ใหม่ขึ้นมาในโปรแกรม



8. สามารถเริ่มใช้งานโดยกด start แล้วรอจน VM เปิด OS จนเสร็จ



9. เมื่อเสร็จแล้วจะได้หน้าในรูปสามารถกด Project Navigator เพื่อเริ่มต้นใช้งานโปรแกรมได้เลย



ปัญหาที่อาจ(ต้อง)พบ

บางเครื่องอาจมี Error จาก Program Requirements สิ่งที่ต้องทำ :

1. Disable Hyper-V service type command in terminal

Systeminfo



ตรวจสอบ Hyper-V ว่าเป็นตามรูปด้านล่าง


```
Hyper-V Requirements:
                           VM Monitor Mode Extensions: Yes
                           Virtualization Enabled In Firmware: Yes
                           Second Level Address Translation: Yes
                           Data Execution Prevention Available: Yes
```


2. ตรวจสอบให้แน่ใจว่า Virtualization Features เช่น Intel VT-x หรือ AMD-V ถูกเปิดใช้งานแล้ว โดยเข้าไปที่ Bios setting แล้วเปิดใช้งาน ถ้าปิดตัวเครื่องจะไม่สามารถให้งาน Docker Desktop ได้ *หมายเหตุ ที่กล่าวมาของต้นใน 4.2 อาจเกิดกับบางเครื่อง แต่ล่ะเครื่องวิธีทำขึ้นอยู่กับ Hardware

การใช้งานโปรแกรม

การทดลองนี้ใช้โปรแกรม Xilinx ISE WebPack 14.7 ให้ทดลองตามขั้นตอนดังนี้

- 1. เปิดโปรแกรม Xilinx ISE Design Suite 14.7 (Run as administrator) แล้วสร้าง Project ขึ้นใหม่ (File -> New Project) ดังรูปที่ 7
- 2. กำหนด Project Name (ต้องขึ้นต้นด้วยตัวอักษร) กำหนด Project Location ระบุ Top-Level Source Type เป็น Schematic เลือก Next
- 3. กำหนดลักษณะของชิป FPGA ที่ใช้โดยกำหนดพารามิเตอร์ดังรูปที่ 8 (ซ้าย) จากนั้นเลือก Next ไปเรื่อย ๆ จน Finish หน้าจอของโปรแกรมมีลักษณะดังรูปที่ 8 (ขวา)
- 4. ลักษณะของ Project ในโปรแกรม ประกอบด้วย Source Files หลายตัว ซึ่งอาจสร้างจาก Schematic, VHDL, Verilog, State-Machine เพื่อประกอบเป็น Project ใหญ่ ให้เลือก Project -> New Source ดังรูป ที่ 9






รู**ปที่ 7** หน้าต่างโปรแกรม Xilinx 8.2 (ซ้าย) และการกำหนดไฟล์ Project (ขวา)


อย่าลืม! เซฟ (Ctrl+S) บ่อยๆ

เพราะ Xilinx ISE อาจเกิด Program Error ได้ง่าย

"If anything can go wrong, it will." -- Murphy's Law




ร**ูปที่ 8** การกำหนดลักษณะของ FPGA ที่ใช้งาน (ซ้าย) ส่วนประกอบหลักของโปรแกรม (ขวา)




รูปที่ 9 สร้าง Schematic (ซ้าย) และส่วนประกอบภายในโปรแกรม (ขวา)

- 5. เลือก Schematic และกำหนดชื่อไฟล์ของวงจรที่จะสร้าง (ต้องขึ้นต้นด้วยตัวอักษร) ดังรูปที่ 9 เลือก Next แล้ว Finish ควรได้ผลลัพธ์ดังรูปที่ 9 (ขวา) โดย (1) เลือกแท็บ Design โดยแสดงเป็น Tree ตัวในสุด (2) แสดงเป็น Source File ที่สร้างขึ้น (3) เลือกแท็บพื้นที่ซึ่งใช้ในการวาดวงจร และ (4) ใช้แถบด้านข้างสำหรับเป็นเครื่องมือวาด วงจร
- 6. เริ่มวาดวงจรแรกเป็น 1-Bit Half Adder อุปกรณ์ประกอบคือเกต XOR กับ AND โดยหาอุปกรณ์ในแท็บ Symbols ตามชื่อของอุปกรณ์ที่ต้องการ ดังรูปที่ 10 (ซ้าย) วางอุปกรณ์ทั้งสองบนพื้นที่ออกแบบ
- 7. จากนั้นลากเส้นโดยเลือก Add Wire (ระวัง! ห้ามใช้ Add Line) เชื่อมต่อสาย ลักษณะการเชื่อมต่อที่สมบูรณ์ (Connected) และไม่สมบูรณ์ (Not Connected) แสดงดังรูปที่ 10 (ขวา)




รูปที่ 10 การวางอุปกรณ์ (ซ้าย) และการเชื่อมต่อสาย (ขวา)

8. สร้างจุดสำหรับเชื่อมมต่อกับขาของ ชิป FPGA โดยเลือก Add I/O Marker ดังรูปที่ 11 (ซ้าย) วางจุดเชื่อมต่อ จนได้ผลลัพธ์ เป็นวงจร 1-Bit Half Adder ดังรูปที่ 11 (ขวา)




รูปที่ 11 สร้างจุดเชื่อมมต่อ (ซ้าย) และวงจรเมื่อวาดเสร็จแล้ว (ขวา)

9. เปลี่ยนชื่อตัวรับสัญญาณเข้าและออกใน I/O Marker โดยพิจารณารูปที่ 1 หรือ 12 (บนซ้าย) สำหรับการ ทดลองนี้ ให้เลือกสวิตช์ที่เชื่อมต่อกับขา 24 และ 25 ของ FPGA เป็นตัวป้อนสัญญาณอินพุต และใช้ LED ที่ เชื่อมต่อกับขา 33 และ 35 ของ FPGA เป็นตัวแสดงสัญญาณเอาต์พุต โดยกำหนดให้ SWO และ SW1 เป็นชื่อ สัญญาณอินพุต และ LED0 และ LED1 เป็นชื่อสัญญาณเอาต์พุตเพื่อแสดงผลรวมและตัวทดตามล าดับ ทั้งนี้ควร ตั้งชื่ออในรูปแบบ"ชื่อสัญญาณ_หมายเลขขา" เช่น SWO_P25 หมายถึง ใช้สัญญาณ SWO ต่อกับขา P25 แม้ว่าจะ ไม่ได้เป็นข้อบังคับ แต่การตั้งชื่อรูปแบบนี้ช่วยให้แก้ไขปัญหาได้ง่าย รูปที่ 12 (บนขวา) แสดงหน้าต่างสำหรับการตั้ง ขื่อ และรูปที่ 12 (ล่าง) แสดงการตั้งชื่อ I/O Maker ที่เสร็จสมบูรณ์




รูปที่ 12 การกำหนดชื่อตัวรับสัญญาณเข้าและออกใน I/O Marker

10. ตรวจสอบการทำงานของวงจรที่ออกแบบโดยเลือกแท็บ Design ที่หน้างต่าง Process เลือก Synthesize - XST แล้วดับเบิลคลิกหรือกดคลิกขวาแล้วเลือก Rerun All เพื่อเริ่มตรวจสอบวงจร หากการเดินสายและการวาง อุปกรณ์ถูกต้องจะแสดง Process "Synthesize" completed successfully ที่หน้าต่าง Console ดังรูปที่ 13 กรณีเกิดข้อผิดพลาดต้องกลับไปตรวจสอบวงจรตามขั้นตอนก่อนหน้า




รูปที่ 13 ขั้นตอนตรวจสอบ Schematic Design

11. จับคู่อุปกรณ์กับหมายเลขพอร์ต โดยเลือก Project -> New Source -> Implementation Constraints File เพื่อจับคู่ระหว่างอุปกรณ์บนบอร์ดกับหมายเลขขาไอซี (Pin Number) ดังรูปที่ 14



รูปที่ 14 การจับคู่อุปกรณ์กับหมายเลขพอร์ต


- 12. เลือกตามขั้นตอนดังรูปที่ 14 (ขวา) เลือกไฟล์Schematic Source จากนั้นที่หน้าต่าง Process เลือกขั้นตอน User Constrains แล้วคลิกขวาที่ I/O Pin Planning (PlanAhead – Pre-Synthesis) เลือก Run จากนั้น โปรแกรม PlanAhead จะปรากฏขึ้นมา ดังรูปที่ 15
- 13. กำหนดหมายเลขขาลงในหน้าต่าง I/O Port ซึ่งอยู่ด้านล่างของโปรแกรม PlanAhead แล้วใส่รายละเอียดให้ ครบเหมือนดังรูปที่ 15 (ซ้าย) หากไม่สามารถระบุเลขลงไปได้หรือโปรแกรมปฏิเสธแสดงว่ากำหนดหมายเลขขาผิด



ร**ูปที่ 15** กำหนดเลขขาลงใน Xilinx PlanAhead (ซ้าย) และ Implement Design (ขวา)


14. เริ่มขั้นตอน Implement Design โดยทำตามขั้นตอนในรูปที่ 15 (ขวา) ถ้าไม่มีข้อผิดพลาดจะแสดง Instantion Instantian Instantion Instantian Instan

15. บันทึกโปรแกรมลงในชิป FPGA โดยทำตามขั้นตอนในรูปที่ 16 (ซ้าย) เลือก Generate Programming File เลือก Run, Rerun All



รูปที่ 16 การ Generate Programmable File

16. เมื่อ Generate Programming File ทำงานเสร็จสิ้น สิ่งที่จะได้รับคือ "ชื่อโปรเจค.bit" ซึ่งต้องนำไป flash ลง บอร์ดต่อไป เพื่อทดลองใช้งานโปรแกรมที่เขียนบนบอร์ดต่อไป



รูปที่ 17 ไฟล์ bit ที่ได้หลังจาก Generate Programmable File

คู่มือการใช้งานโปรแกรม

FPGA Flasher

ในการโปรแกรมลงบอร์ด FPGA

ผ่านโมดูล FT2233HL


วิธีการอัพโหลดโปรแกรมลงบอร์ด FPGA ด้วยโปรแกรม FPGA Flasher

1. ลิงค์สำหรับดาวโหลด FPGA Flasher




https://github.com/ouoam/FPGA-Flasher หรือ https://bit.ly/44KREBI

2. เมื่อได้ไฟล์ .bit มาจากการ Generate Programming File ให้ลากไฟล์ .bit ไปใส่ใน FPGA Flasher



รูปที่ 18 การลากไฟล์ .bit ไปใส่ใน FPGA Flasher (ในกรณีนี้คือ lab4.bit)



รูปที่ 19 หน้าตาโปรแกรม flasher เมื่อลากไฟล์ .bit มาใส่ (ในกรณีนี้คือ lab4.bit)

หมายเหตุ ประเภทของการ flash มีสองประเภท คือ For Normal Rom และ For PROM Rom

```
1 For Normal Rom (Fast - Temporary)
2 For PROM Rom (Slow - Permanent)
Type of Flash:
```

- 1. ถ้าหากเลือกโปรแกรมแบบ For Normal Rom เมื่อถอดปลั๊ก โปรแกรมจะหายไปจาก FPGA
- 2. หากต้องการให้ FPGA ยังมีโปรแกรมที่เรา run อยู่แม้จะถอดปลั๊กให้ลงโดยเลือกแบบ For PROM Rom โดยการโปรแกรมแบบ PROM จำนวนครั้งที่โปรแกรมได้จะมีอยู่อย่างจำกัด ให้ใช้อย่างคุ้มค่า
- 3. เลือกโหมดการ flash ที่ต้องการ แล้วกด enter แล้วรอให้โปรแกรม flash ลงบอร์ดจนเสร็จ
- 4. ถ้าจะอัพโหลดโปรแกรมใหม่ ให้ปิดทุกอย่างแล้วเริ่มทำตามขั้นตอนตั้งแต่แรกอีกครั้ง
- 5 ไฟล์ที่ใช้ ใช้แค่ไฟล์ bit

หมายเหตุ ถ้ามี Error ขึ้นว่า "No FTDI device found (using FTD2XX)"


```
Using built-in device list
Using built-in cable list
Cable ftdi type ftdi VID 0x0403 PID 0x6010 dbus data 00 enable 0b cbus data 00 data 00
No FTDI device found (using FTD2XX)
Press any key to continue . . . _
```

ให้ลง driver FTD2XX ให้เรียบร้อยก่อน แล้วจึงเริ่ม flash ใหม่ (ตามลิงค์ข้างล่าง)

https://ftdichip.com/wp-content/uploads/2021/08/CDM212364 Setup.zip

โบรชัวร์ และ คู่มือการใช้งานบอร์ด FPGA Surveyor-6 XC6SLX9

ยี่ห้อ เอเพก อินสตรูเมนต์



รูปที่ 1 บอร์ด FPGA Surveyor-6 XC6SLX90

ชุดทดลองบอร์ด FPGA ยี่ห้อ เอเพก อินสตรูเมนต์ รุ่น FPGA Surveuor-6 XC6SLX9

บอร์ด FPGA Surveuor-6 XC6SLX9 พร้อมสายดาวน์โหลด JTAG แบบ USB ประกอบด้วย

- FPGA : Spartan-6 ของ Xilinx เบอร์ XC6SLX9 144pin พร้อม Flash PROM ภายนอก
- 7-Segment 4 หลัก
- LED 3 สถานะ 8 ดวง
- LED 2 สถานะ 8 ดวง
- Logic Switch (Slide Switch) 8 ตัว (มี SW7 ใช้ input ร่วมกับ PB6)
- 6 Expansion port (48 Bits)
- ปุ่มกดแบบ One-Shot, Bounceless และBounce อย่างละ 2 ตัว
- DIP Switch 8 ดวง ร่วมกับ Expansion port K6
- Buzzer จำนวน 1 ตัว
- RS-232C 1 Port
- 20 Mhz Oscillator
- Clock generator :1-100Hz และ 10-1KHz
- สายดาวน์โหลด JTAG แบบ USB
- อะแดพเตอร์9VDC output / 220VAC input

รายการ Pin List

FPGA เบอร์ XC6SLX9-2TQG144C

Flah PROM เบอร์ M25P80-VMW6TG

K1 CONNECTOR					
Descriptions	FPGA Pinout	K1 Pinout	K1 Pinout	FPGA	Descriptions
GND	-	16	15	P5	1/0
GND	-	14	13	P7	1/0
GND	-	12	11	P9	1/0
GND	-	10	9	P11	1/0
GND	-	8	7	P14	1/0
GND	-	6	5	P16	I/O
GND	-	4	3	P21	1/0
+3.3V	-	2	1	P23	1/0

K2 CONNECTOR					
Descriptions	FPGA Pinout	K1 Pinout	K1 Pinout	FPGA	Descriptions
GND	-	16	15	P6	1/0
GND	-	14	13	P8	1/0
GND	-	12	11	P10	1/0
GND	-	10	9	P12	1/0
GND	-	8	7	P15	1/0
GND	-	6	5	P17	1/0
GND	-	4	3	P22	1/0
+3.3V	-	2	1	P24	1/0

K3 CONNECTOR					
Descriptions	FPGA Pinout	K1 Pinout	K1 Pinout	FPGA	Descriptions
GND	-	16	15	P124	1/0
GND	-	14	13	P127	1/0
GND	-	12	11	P132	1/0
GND	-	10	9	P134	1/0
GND	-	8	7	P138	1/0
GND	-	6	5	P140	1/0
GND	-	4	3	P142	1/0
+3.3V	-	2	1	P1	1/0

	K4 CONNECTOR				
Descriptions	FPGA Pinout	K1 Pinout	K1 Pinout	FPGA	Descriptions
GND	-	16	15	P126	1/0
GND	-	14	13	P131	1/0
GND	-	12	11	P133	1/0
GND	-	10	9	P137	1/0
GND	-	8	7	P139	1/0
GND	-	6	5	P141	1/0
GND	-	4	3	P143	1/0
+3.3V	-	2	1	P2	1/0

K5 CONNECTOR					
Descriptions	FPGA Pinout	K1 Pinout	K1 Pinout	FPGA	Descriptions
GND	-	16	15	P114	1/0
GND	-	14	13	P115	1/0
GND	-	12	11	P116	1/0
GND	-	10	9	P117	1/0
GND	-	8	7	P118	1/0
GND	-	6	5	P119	1/0
GND	-	4	3	P120	1/0
GND	-	2	1	P121	I/O

K6 CONNECTOR					
Descriptions	FPGA Pinout	K1 Pinout	K1 Pinout	FPGA	Descriptions
GND	-	16	15	P99	1/0
GND	-	14	13	P100	1/0
GND	-	12	11	P101	1/0
GND	-	10	9	P102	1/0
GND	-	8	7	P104	1/0
GND	-	6	5	P105	1/0
GND	-	4	3	P111	1/0
GND	-	2	1	P112	1/0

DIP SWITCH				
Descriptions	FPGA Pinout			
DIP1	P112			
DIP2	P111			
DIP3	P105			
DIP4	P104			
DIP5	P102			
DIP6	P101			
DIP7	P100			
DIP8	P99			

OSC			
Descriptions FPGA Pinout			
OSC	P123		

RS232			
Descriptions	FPGA Pinout		
TX	P98		
RX	P97		

SLIDE SWITCH				
Descriptions	FPGA Pinout			
SW7(PB6)	P55			
SW6	P56			
SW5	P57			
SW4	P58			
SW3	P59			
SW2	P61			
SW1	P62			
SW0	P66			

BUZZER			
Descriptions FPGA Pinout			
BUZZER	P83		

FLASH PROM				
Descriptions	FPGA Pinout			
MOSI->D	P64			
MISO(DIN)->Q	P65			
CSO_B->S'	P38			
CCLK->C	P70			

7-SEGMENT	
Descriptions	FPGA Pinout
a	P41
b	P40
С	P35
d	P34
е	P32
f	P29
g	P27
р	P26
COMMON3	P30
COMMON2	P33
COMMON1	P43
COMMON0	P44

LED	
Descriptions	FPGA Pinout
L7	P67
L6	P74
L5	P75
L4	P78
L3	P79
L2	P80
L1	P81
LO	P82

PUSH BUTTON SWITCH	
Descriptions	FPGA Pinout
PB1	P45
PB2	P46
PB3	P47
PB4	P48
PB5	P51
PB6(SW7)	P55
VRCLK	P50

LOGIC MONITOR	
Descriptions	FPGA Pinout
MN7	P84
MN6	P85
MN5	P87
MN4	P88
MN3	P92
MN2	P93
MN1	P94
MN0	P95