《数字逻辑》 Digital Logic

组合逻辑

北京工业大学软件学院王晓懿

组合逻辑引言

▶组合逻辑的概念

组合逻辑函数的输出状态取决于所有输入的状态"逻辑组合"。

如与非、与或逻辑等。

- ▶ 组合逻辑电路的特点:
- 1) 电路的输出只是和输入的当前状态有关,和过去的状态无关。
- 2) 区别于时序电路:和过去的状态有关。

组合逻辑学习目标

- ▶掌握组合逻辑的设计方法
- ▶掌握组合逻辑的分析方法
- ▶掌握使用HDL描述组合逻辑的方法

组合电路设计综合方法回顾

根据给出的实际问题,

求出实现这一逻辑功能的电路。

- ▶ 进行逻辑抽象,得到真值表或逻辑函数式
- ▶选择器件的类型
- ▶逻辑化简或变换成适当的形式
- ▶ 电路处理,得到电路图

例:设计一个监视交通信号灯工作状态的逻辑电路

正常工作状态







1、进行逻辑抽象:

输入变量: 红R 黄Y 绿G 三盏灯的状态

灯亮为1,不亮为0

输出变量: 故障信号F

正常工作为0,发生故障为1

故障状态











例:设计一个监视交通信号灯工作状态的逻辑电路

正常工作状态







1、进行逻辑抽象:

输入变量: 红R 黄Y 绿G 三盏灯的状态

灯亮为1,不亮为0


输出变量: 故障信号F

正常工作为0,发生故障为1

真值表

R	Υ	G	F
0	0	0	1
0	0	1	n.
0	1	0	
0	1	1	1
1	0	0	
0 0 0 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0	1
1	1	0	1 1 1
1	1	1	1
	14.4		


2、用门电路设计 写出逻辑函数式并化简




逻辑抽象 真值表

R	Υ	G	F
0	0	0	1
0	0	1	N
0	1	0	
0 0 0 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0	1
1	0	0	Ш
1	0	1	1
1	1	0	1 1 1
1	1	1	1


3、电路处理 F = R'·Y'·G' + R·Y + R·G + Y·G




组合电路的综合




电路延迟



理想情况:门电路没有延迟




电路延迟




实际情况:门电路存在延迟 t_{pD}

电路延迟



实际情况:门电路存在延迟前沿延迟与后沿延迟不相等



典型的组合逻辑电路

- (1) 门电路
- (2) 译码电路
- (3) 数据选择电路
- (**4**) 加法器 减法器
- (5) 编码电路
- (6) 比较器
- (7) 乘法器

- (Gates)
- (Decoders)
- (Multiplexer) (多路开关)
- (Adders)
- (Encoders)


常用组合逻辑电路

▶译码器 (Decoder)

译码器的功能分类

- 1. 用来表示输入变量状态全部组合的,称变量译码器 N位输入,2^N输出。 常见的集成化译码器有2-4、3-8、4-16
- 2. 码制译码器: 如8421码变换为循环码等
- 3. 显示译码器: 控制数码管显示

译码器的设计需求(设计步骤一)



功能级设计求:

A0=0,A1=0时,外设0工作

A0=1, A1=0时, 外设1工作

A0=0, A1=1时, 外设2工作

A0=1,A1=1时,外设3工作

信号级计求:

A0=0, A1=0时, Y0=0, Y1,Y2,Y3=1

A0=1, A1=0时, Y1=0, Y0,Y2,Y3=1


A0=0, A1=1时, Y2=0, Y0,Y1,Y3=1

A0=1, A1=1时, Y3=0, Y0,Y1,Y2=1

2-4译码器真值表和输出表达式(设计步骤二)

定义: 2-4译码器是指2输入-4输出的变量译码器。2输入,4输出.对应输入的每一种组合,唯一只有一个输出为"0".

逻辑示意图



真值表

输	入		输	出	1/ii
Α	В	Y ₀	Y_1	Y ₂	Y ₃
0	0	0	1	1	1
1	0	1	0	1	1
0	1	1	1	0	1
1	1	1	1	1	0

输出表达式


$$\begin{cases} Y_0 = \overline{\overline{A}} \overline{\overline{B}} \\ Y_1 = \overline{\overline{A}} \overline{\overline{B}} \\ Y_2 = \overline{\overline{A}} \overline{\overline{B}} \\ Y_3 = \overline{\overline{A}} \overline{\overline{B}} \end{cases}$$

只用与非门实现的输出表达式

按照输出表达式画出逻辑图 (步骤三)




$$egin{aligned} Y_0 &= \overline{AB} \ Y_1 &= \overline{AB} \ Y_2 &= \overline{AB} \ Y_3 &= \overline{AB} \end{aligned}$$
有没有什么问题?



2-4检查可能出现的问题(步骤四)

2输入一4输出译码器




电路由输入缓冲部分和译码部分组成。

输入缓冲部分使得对外 负载只有一个,减轻前 面电路的负担。

输入缓冲部分 译码部分

3-8译码器定义,逻辑示意图

定义: 3-8译码器是指3输入-8输出的变量译码器。



3-8译码器真值表和逻辑表达式

真 值 表


斩	俞	入		输	出	}			Ta l	H
Α	В	С	Y_0	Y_1	Y_2	Y_3	Y_4	Y ₅	Y_6	Y ₇
0	0	0	0	1	1	1	1	1	1	1
1	0	0	1	0	1	1	1	1	1	1
0	1	0	1	1	0	1	1	1	1	1
1	1	0	1	1	1	0	1	1	1	1
0	0	1	1	1	1	1	0	1	1	1
1	0	1	1	1	1	1	1	0	1	1
0	1	1	1	1	1	1	1	1	0	1
1	1	1	1	1	1	1	1	1	1	0

输出表达式

$$egin{aligned} Y_0 &= \overline{A} \overline{B} \overline{C} \ Y_1 &= \overline{A} \overline{B} \overline{C} \ Y_2 &= \overline{A} \overline{B} \overline{C} \ Y_3 &= \overline{A} \overline{B} \overline{C} \ Y_4 &= \overline{A} \overline{B} \overline{C} \ Y_5 &= \overline{A} \overline{B} \overline{C} \ Y_6 &= \overline{A} \overline{B} \overline{C} \ Y_7 &= \overline{A} \overline{B} \overline{C} \end{aligned}$$

只与门现输表式用非实的出达

按照输出表达式画出3一8译码器的逻辑图



有使能端E的2-4译码器

功能表


\overline{E}	Α	В	Y_0	Y_1	Y ₂	Y ₃
1	X	Χ	1	1	1	
0	0	0	0	1	1	1
0	1	0	1	0	1	1
0	0	1	1	1	0	1
0	1	1	1	1	1	0

设置使能端(Enable)E

当E=0,译码器使能


当E=1,译码器禁止

_________逻辑示意图 _____



有使能端E的2-4译码器

$$\begin{cases} Y_0 = \overline{EAB} \\ Y_0 = \overline{EAB} \\ Y_1 = \overline{EAB} \\ \overline{=} \\ Y_2 = \overline{EAB} \\ \overline{=} \\ Y_3 = \overline{EAB} \end{cases}$$




译码器使能端E的作用

一、灵活:用于扩展


二、可靠:用于选通

E用作扩展(作用一)

用两片2-4译码器组成3-8译码器: 高位输入C用作选片,A、B用于选中片内译码。 C=0选中片I,C=1选中片II。




E用作扩展(续)



5片2一4译码器构成4一16译码器。第一层的一个译码器用作选片。 \overline{E} = 0时,CD = 00时选中左边一片,译出 $Y_0...Y_3$;依此类推。

E用作扩展(续)

3-8译码器扩展为4-16译码器




E 用作选通(作用二)

为什么需要选通?

针对门电路的传输延迟造成的竞争、冒险问题提出的。

二输入AND门(OR门)的输入为A和 A时, A滞后于A, 则Y会出现尖峰信号。




理想情况: Y=AA=1

负向尖峰

正向尖峰

E端用于选通(续)





译码器中设置二级缓冲,目的是均衡负载,但是由于信号传输的延迟,会在输出端产生"0"重叠(Overlap)和尖峰信号(有些书中称为毛刺,英文词为:Spike, Glitch)。

为消除尖峰和重叠,增加了E。


延迟产生尖峰


若AB同时到来(无偏移Skew)。从功能表上分析,AB从"11"变到"00"时,输出应从 Y_3 =0变成 Y_0 =0, Y_1Y_2 保持为"1"。但是,由于门的传输延迟,造成 Y_1 , Y_2 上出现了尖峰,同时, Y_3 , Y_0 有一段时间同时为"0",即零重叠。






延迟产生尖峰






延迟产生尖峰

当AB从"11"变到"00"时,输出应从 $Y_3=0$ 变成 $Y_0=0$ 。假设AB不能同时到来,存在偏移(Skew),导致尖峰信号更宽。




t_{overlap}=1级延迟



t_{spike} = t_{skew}+1级延迟 t_{spike}加宽、两处出现零重叠

E端覆盖输入的变化


在A B变化期间,输出是不稳定的,可能会出现尖峰信号。加一个能覆盖输入变化的正脉冲($\overline{E}=1$),使得A B变化期间强制 Y_0 - Y_3 =1,既可消除输出端的干扰。



抑制尖峰和零重叠的正信号应 提前(或同时)于译码器的变量 输入变化前到来,正信号撤除 应滞后于变量输入的变化(至少 滞后1级缓冲的延迟)。 E也不能太宽,否则速度会慢。

E端功能

使用E来抑制零重叠和尖峰,译码器的输出波形变窄了.



有多个使能端的译码器件

器件一、编号: 74LS(HCT, HC) 138:

功能: 3-8 译码器 (3个使能端)


器件二、编号: 74 LS (HCT, HC) 154

功能4-16 译码器(2个使能端)


(前面介绍的器件型号为:74 x x 139 双2-4译码器)

功能表

	输	人					有	à	<u>t</u>	H	-	
Εı	$\mathbf{E}_{2A} + \mathbf{E}_{2B}$	A	В	С	Υo	Y ₁	Y ₂	Υ ₃	Y,	Y 5	Y ₆	Ϋ́́
×	1	X	Х	×	1	1	1	1	Ţ	1	1	. 1
0	×	×	X	Х	1	1	1	1	1	1	i	1
1	0	0	n	٥	0	1	1	1	1	1	1	1
1	0	1	0	0	1	0	1	1.	1	1	I	1
ı	0	0	1	0	1	1	0	1	1	1	1	1
1	0	1.	1	0	1	1	1	0	1	1	1	l
1	0	0	0	1	1	1	1	1	0	1	1	1
1	0	ı	0	1	1	1	1]	1	0	1	1.
	0	0	1	1	1	1	1	1	1	1	0	1
1	0	ı	1	1	1	1	1	1	1	1	1	0



4-2 三输入变量译码器的逻辑图








图 4-3 四输入变量译码器逻辑图

E用作扩展(续)

具有多个使能端的3-8译码器扩展为4-16译码器



用3一8译码器分配地址区



用3一8译码器分配地址区(续)

- ▶ CPU的地址空间: A₇~A₀共有256个地址空间
- ▶ 每个ROM有32个地址空间


地址空间的对应关系如图:

CPU地址空	咨间		ROM地址空间	Į
00000000~00011111	(0~31)	-	00000~11111	第0片ROM
00100000~00111111	(32~63)	-	00000~11111	第1片ROM
01000000~01011111	(64~95)	-	00000~11111	第2片ROM
01100000~01111111	(96~127)	-	00000~11111	第3片ROM
10000000~10011111	(128~159)	-	00000~11111	第4片ROM
10100000~10111111	(160~191)	-	00000~11111	第5片ROM
11000000~11011111	(192~223)	-	00000~11111	第6片ROM
11100000~11111111	(224~255)	-	00000~11111	第7片ROM

用译码器完成地址分配


地址线有10位,可以表示2¹⁰=1K个地址空间; 地址线有20位,可以表示2²⁰=1M个地址空间; 地址线有30位,可以表示2³⁰=1G个地址空间; 32位地址可以表示4G地址; 16M存储器需要24位地址。

1Mx8存储器的地址译码结构



译码器的其他应用


2-4译码器用作数据分配器(Demultiplexer)



数据分配:将输入数据在 地址控制下连接到多个输 出通道。

\overline{E}	Α	В	Y ₀	Y_1	Y ₂	Y_3
0/1	0	0	0/1	1	1	1
0/1	1	0	1	0/1	1	1
0/1	0	1	1	1	0/1	1
0/1	1	1	1	1	1	0/1

两位数据分配器



地	址				输	出			
X_0	X_1	$1Y_0$	$2Y_0$	$1Y_1$	$2Y_1$	Y_2	$2Y_2$	$1Y_3$	$2Y_3$
0	0	D_0	D_1	1	1	1	1	1	1
1	0	1	1	D_0	D_1	1	1	1	1
0	1	1	1	1	1	D_0	D_1	1	1
1	1	1	1	1	1	1	1	D_0	D_1