

### Arquitetura de Computadores III

Hierarquia de memória Caches

## Hierarquia de Memória



## Hierarquia de Memória



...M

M ...Gs

## Hierarquia de Memória

#### Princípio da Localidade

- Espacial: se um dado é referenciado, seus vizinhos tendem a ser referenciados logo.
- Temporal: um dado referenciado, tende a ser referenciado novamente.

Como explorar o princípio de localidade numa hierarquia de memória?

- Localidade Temporal
  - => Mantenha itens de dados mais recentemente acessados nos níveis da hierarquia mais próximos do processador
- Localidade Espacial
  - => Mova blocos de palavras contíguas para os níveis da hierarquia mais próximos do processador

## Organizações de Memória Cache

- Processador gera endereço de memória e o envia à cache
- Cache deve
  - verificar se tem cópia da posição de memória correspondente
  - se tem, encontrar a posição da cache onde está esta cópia
  - se não tem, trazer o conteúdo da memória principal e escolher posição da cache onde a cópia será armazenada
- Mapeamento entre endereços de memória principal e endereços de cache resolve estas 3 questões
  - deve ser executado em hardware
- Estratégias de organização (mapeamento) da cache
  - mapeamento completamente associativo
  - mapeamento direto
  - mapeamento set-associativo

### Memórias Cache


#### Características

- Pouco espaço de armazenamento
- Alto custo financeiro
- Baixo tempo de acesso


#### Conceitos

- Palavra: conjunto de um ou mais bytes.
- Bloco: conjunto de uma ou mais palavras (unidade da cache)
- Bit de Válido: indica se o dado ou bloco está válido
- Tag ou rótulo: parte do endereço de uma palavra na memória principal
- Slot: cada linha de uma cache, que pode armazenar um ou mais blocos dependendo da organização da cache.
- Comparador: compara a tag de um endereço de uma palavra, com as tags dos endereços armazenados na cache

## Modos de Mapeamento



(b) Associativa por Conjunto 2 3 Conjunto # Dados Tag Pesquisa




(c) Totalmente Associativa

12 modulo 8 = 4 Bloco 4


12 modulo 4 = 0 Bloco 0

Qualquer end.

## Mapeamento Direto




### Tamanho da linha



PATTERSON, David A. Organização e projeto de computadores a interface hardware/software

# Tamanho da linha tirando vantagem da localidade espacial



## Organizações da Cache

31 30 --- 12 11 10 9 8--- 3 2 1 0 Associativa por conjunto 4 vias 22 8 Tag Dados V Tag Dados Tag Dados Dados V Tag Índice 253 254 255 32 22 Multiplexador 4 para 1 Dados Acerto

256 conjuntos 1 possui 4 vias 1 via = 1 + 22 + 32 = 55 bits

256 conjuntos x 4 = 1024 linhas

55 x 1024 = **55** kb

PATTERSON, David A. Organização e projeto de computadores a interface hardware/software

## Organizações da Cache


#### **Completamente Associativa**

- Possui um slot com N blocos
- Necessita de N comparações
- Endereça o bloco diretamente
- Exemplo:

- Endereços de 5 bits (32 palavras)


- 1 slot (com 4 blocos)

- Blocos de 4 palavras



#### Caches com o mesmo tamanho de dados

#### One-way set associative (direct mapped)



#### Two-way set associative

rag	Data	rag	Data
- 8	30		
	iug	- ag Data	Tag Data Tag

#### Four-way set associative

Set	Tag	Data	Tag	Data	Tag	Data	Tag	Data
0								
1								

PATTERSON, David A. Organização e projeto de computadores a interface hardware/software

#### Eight-way set associative (fully associative)


Tag	Data														

### Acesso à Cache

- Quando a cache estiver sem espaço, qual bloco será substituído?
  - Mapeamento Direto: o bloco que estiver no slot
  - Associativa por conjunto e Completamente Associativa: usar uma política de substituição
    - LRU: substituir o bloco menos recentemente utilizado
      - Item (endereço de linha) vai para a frente da lista
    - LFU: substituir o bloco menos frequentemente utilizado
      - Contador incrementado quando bloco é acessado
    - FIFO: substituir o primeiro bloco que entrou na cache
    - Aleatório: escolher um bloco qualquer

## Mapeamento Direto


0000 **0** miss



0001 1 miss

00	Mem(0)
00	Mem(1)

0010 **2** miss



0011 **3** miss

00	Mem(0)
00	Mem(1)
00	Mem(2)
00	Mem(3)

0100 **4** miss

ī		
	00	Mem(0)
	00	Mem(1)
	00	Mem(2)
	00	Mem(3)

0011 3 hit

01	Mem(4)
00	Mem(1)
00	Mem(2)
00	Mem(3)

0100 4 hit


01	Mem(4)
00	Mem(1)
00	Mem(2)
00	Mem(3)

1111 **15** miss

	01	Mem(4)
	00	Mem(1)
	00	Mem(2)
11	9	Mem(3)

8 requests, 2 hits

## Completamente Associativo



8 requests, 2 hits

### Acesso à Cache


- Quando ocorrer uma escrita, como manter a coerência com a memória principal?
  - Write-through: a palavra é escrita tanto no bloco da cache, quanto no bloco da memória principal.
  - Write-back: a palavra é escrita somente no bloco da cache.
     Quando este bloco for substituído, então a palavra será escrita na memória principal.

### Cache hit e Cache miss

- -Cache Hit: acerto na cache, ou seja, o dado procurado já se encontra carregado na cache
  - Hit Time: tempo de acesso ao nível **superior**, que consiste de tempo de acesso + tempo para determinar hit/miss
- -Cache Miss: falta na cache, ou seja, o dado procurado ainda tem que ser buscado na memória principal.
  - Miss Penalty: tempo gasto para substituir um bloco no nível superior + tempo para fornecer o bloco ao processador

#### -Métrica


- Taxa de acerto: dado um número de acessos a cache, qual a porcentagem de cache hit.



## Tipos de cache miss


- compulsórios (cold start ou chaveamento de processos, primeira referência): primeiro accesso a uma linha
  - é um "fato da vida": não se pode fazer muito a respeito
  - se o programa vai executar "bilhões" de instruções, misses compulsórios são insignificantes
- de conflito (ou colisão)
  - múltiplas linhas de memória acessando o mesmo conjunto da cache conjunto-associativa ou mesma linha da cache com mapeamento direto
  - solução 1: aumentar tamanho da cache
  - solução 2: aumentar associatividade
- de capacidade
  - cache não pode conter todas as linhas accessadas pelo programa
  - solução: aumentar tamanho da cache
- invalidação: outro processo (p.ex. I/O) atualiza memória

### Tamanho da linha vs. miss ratio



### Tamanho da linha

- em geral, uma linha maior aproveita melhor a localidade espacial MAS
  - linha maior significa maior miss penalty
    - demora mais tempo para preencher a linha
  - se tamanho da linha é grande demais em relação ao tamanho da cache, *miss ratio* vai aumentar
    - muito poucas linhas
- em geral, tempo médio de acesso = Hit Time x (1 Miss Ratio) + Miss Penalty x Miss Ratio



### Quantos bits tem a cache no total?

- supondo cache com mapeamento direto, com 64 kB de dados, linha com uma palavra de 32 bits (4 bytes), e endereços de 32 bits
- 64 kB -> 16 kpalavras, 2<sup>14</sup> palavras, neste caso 2<sup>14</sup> linhas

• cada linha tem 32 bits de dados mais um tag (32-14-2 bits) mais um bit de validade:

$$2^{14} \times (32 + 32 - 14 - 2 + 1) = 2^{14} \times 49 = 784 \times 2^{10} = 784 \text{ kbits}$$

• 98 kB para 64 kB de dados, ou 50% a mais

Índice e offset


### Quantos bits tem a cache no total?

- supondo cache com mapeamento direto, com 16 kB de dados, blocos de 4 palavras, sendo cada palavra de 32 bits e endereços de 32 bits
- 16 kB -> 4 kpalavras, 2<sup>12</sup> palavras
- Bloco de 4 palavras (2<sup>2</sup>), 2<sup>10</sup> blocos (linhas)
- cada bloco tem 32 bits x 4 = 128 bits de dados mais um tag (32-10-2-2 bits) mais um bit de validade:

$$2^{10}$$
 x  $(128 + 32 - 10 - 2 - 2 + 1) =  $2^{10}$  x  $147 = 147$  kbits$ 

• 18.4 kB para 16 kB de dados, ou 15% a mais

## Impacto da associatividade



## Impacto no desempenho

dos misses

• Medindo o impacto do hit ratio no tempo efetivo de acesso

```
Tc = tempo de acesso à memória cache
Tm = tempo de acesso à memória principal
Tce = tempo efetivo de acesso à memória cache, considerando efeito
```

## Impacto no desempenho

- Supondo um processador que executa um programa com:
  - CPI = 1.1
  - 50% aritm/lógica, 30% load/store, 20% desvios
- Supondo que 10% das operações de acesso a dados na memória sejam misses. Cada miss resulta numa penalidade de 50 ciclos.

CPI = CPI ideal + nº médio de stalls por instrução

CPI ideal	1.1
Data misses	1.5
Instr.misses	0.5

- 58 % do tempo o processador está parado esperando pela memória!
- um miss ratio de 1% no fetch de instruções resultaria na adição de 0.5 ciclos ao CPI médio de 100% das instruções


## Hierarquia de caches

- caches integradas dentro de um processador têm limitação de tamanho
- miss penalty na cache é muito grande, pela diferença entre os tempos de acesso da cache e da memória principal
- solução: caches em dois ou três níveis
  - cache integrada (L1, de primeiro nível) é de tamanho pequeno, p.ex. 8 kbytes, e tempo de acesso menor
  - cache secundária (L2) tem tamanho maior, p.ex. 256 kbytes, e tempo de acesso maior
- cache de terceiro nível (L3)
  - cache L3 (fora) dentro do chip do processador, cache L2 dentro
- misses podem ocorrer em referências a qualquer nível de cache
- transferências entre níveis de cache apresentam mesmos problemas e possíveis soluções já discutidos

## Caches de dados e instruções

- dados e instruções: cache unificada x caches separadas
- vantagens das caches separadas
  - política de escrita só precisa ser aplicada à cache de dados
  - caminhos separados entre memória principal e cada cache, permitindo transferências simultâneas (p.ex. num pipeline)
  - estratégias diferentes para cada cache: tamanho total, tamanho de linha, organização
- caches separadas são usadas na maioria dos processadores, no nível
   L1
- caches unificadas nos níveis L2 e L3

## Caches de dados e instruções



## Desempenho em caches multinível

• Suponha que o processador tenha um CPI de 1,0 e que todas as referencias acertem na cache primária a uma velocidade de clock de 5GHz (0,2ns). O tempo de acesso à memória principal é de 100ns com todos os tratamentos de faltas. Taxa de falhas por instrução na cache primária é de 2%.

• O quanto mais rápido será o processador se acrescentarmos uma cache secundária com tempo de acesso de 5ns para um acerto ou uma falha e que seja grande o suficiente para que a taxa de falhas na L2 seja de 0,5%?

## Desempenho em caches multinível

- Penalidade de falha para memória principal:
  - 100ns = 500 ciclos de clock.
  - 0,2ns/ciclo de clock
- Para processador com apenas L1:
  - CPI total = 1,0 + ciclos de stall de memória por instrução = 1,0 + 2% x 500 = 11,0
- Em relação a L1, penalidade de falha para L2:
  - 5ns / 0,2ns = 25 ciclos de clock
- Para cache de dois níveis:
  - CPI total = 1 + stall L 1 + stall L 2 = 1 + 2%x25 + 0.5%x500 = 1 + 0.5 + 2.5 = 4.0
- Portanto, com cache L2:
  - 11,0 / 4,0 = 2,8 vezes mais rápido