Conversão Analógica-Digital

Pierre Machado **Pedro Fernandes**

UEFS

06 de Novembro de 2026

Sumário

1. Introdução
   - Problema Proposto
   - ADC e Quantização
   - SAR
   - Análise Espectral: DFT e FFT
2. Desenvolvimento
   - Avaliação Dinâmica
   - Captação e Transferência de Dados
   - Pós-Aquisição e Análise
3. Resultados e Discussões
   - Offset
   - Ganho
   - Não Linearidade Integral (INL)
   - Não Linearidade Diferencial (DNL)
   - Monotonicidade
4. Referências
5. Considerações Finais

Sumário

1. Introdução
   - Problema Proposto
   - ADC e Quantização
   - SAR
   - Análise Espectral: DFT e FFT
2. Desenvolvimento
   - Avaliação Dinâmica
   - Captação e Transferência de Dados
   - Pós-Aquisição e Análise
3. Resultados e Discussões
   - Offset
   - Ganho
   - Não Linearidade Integral (INL)
   - Não Linearidade Diferencial (DNL)
   - Monotonicidade
4. Referências
5. Considerações Finais

Problema Proposto

- Compreender o processo de conversão A/D através do ATmega2560;
- Determinar as especificações necessárias para representar o sinal analógico, considerando as limitações do processo de conversão A/D e os erros inerentes;
- Avaliar os erros estáticos do conversor (offset, ganho, DNL, INL e monotonicidade) e suas características dinâmicas (faixa dinâmica, tempo de conversão e taxa máxima de amostragem).




Figura: Sinais de entrada e saída representativos para o sample-and-hold. Adaptado de: (Oppenheim, 2013).

ADC

- O conversor analógico-digital (A/D) é um dispositivo responsável por converter sinais analógicos em representações digitais;
- O processo de conversão A/D é, geralmente, avaliado em três etapas:
  1. Amostragem: discretização do sinal no tempo em consideração do critério de Nyquist ($f_s > 2 \cdot f_M$);
  2. Quantização: discretização do sinal na amplitude;
  3. Codificação: representação dos níveis quantizados por *bits*




Figura: Processamento em tempo discreto de sinais de tempo contínuo. Adaptado de: (Oppenheim, 2013).

Quantização

Definição

A quantização consiste em transformar os valores contínuos de amplitude de um sinal amostrado em um conjunto finito de níveis discretos. Os níveis, L, são definidos pela quantidade de *bits* N.

$$L = 2^N \tag{1}$$

Os níveis são utilizados para representar aproximadamente valores da tensão de referência a ser avaliada. O menor intervalo de amplitude é denominado **Least Significant Bit** (LSB), definido da seguinte forma:

$$\Delta = \frac{V_{ref}}{L} \tag{2}$$

Portanto, Δ é o menor incremento de amplitude que o conversor A/D consegue distinguir na escala de quantização.

Erro de Quantização

Erro de Quantização

Como os valores analógicos são aproximados por níveis, há erro entre o sinal original e o sinal representado, conhecido como erro de quantização, definido abaixo:

$$e_q = x - x_q \tag{3}$$

Para quantização ideal, o erro deve ser de tal forma que o nível adotado seja o mais próximo da tensão de referência. Como a distância máxima para arrendondamento é metade do *LSB*, a quantização ideal possui a seguinte faixa de erro:

$$-\frac{\Delta}{2} \leq e_q \leq \frac{\Delta}{2} \tag{4}$$

Processos de Conversão A/D

Método	Princípio de funcionamento
SAR	Realiza comparações sucessivas entre o sinal de entrada e uma tensão de referência, determinando os bits da saída do mais significativo ao menos significativo.
Flash	Utiliza múltiplos comparadores em paralelo para comparar simultaneamente o sinal de entrada com diferentes níveis de referência.
Sigma-Delta	Utiliza sobreamostragem, integração e realimentação para realizar a conversão, empregando modelagem de ruído para aumentar a resolução.

Em relação ao Problema Proposto

O microcontrolador ATmega2560 utiliza o método SAR em seu conversor A/D.

SAR

1. Sample and Hold: Captura a tensão de entrada e mantém seu valor constante durante a conversão.
2. Comparador: Compara a tensão de entrada com a tensão de referência interna.
3. D/A interno: Converte o código binário provisório em uma tensão analógica.
4. Registrador SAR: Armazena e determina os bits da conversão.
5. Controle: Coordena as etapas de comparação e atualização dos bits.




Figura: Conversor A/D pelo método de Aproximações Sucessivas. Adaptado de: (Elliott Smith, 2015).

SAR: Aproximações Sucessivas

1. O sample-and-hold mantém a tensão de entrada durante a conversão.
2. O SAR testa um bit por vez, do mais significativo ao menos significativo. O DAC interno gera a tensão de teste.
3. O comparador decide: se a tensão de teste ultrapassar a entrada, o bit volta a zero. Caso contrário, permanece em um.

Exemplo didático com 4 bits

Para $V_{in} = 1{,}50$ V e $V_{ref} = 2{,}56$ V:

Código testado	Tensão do DAC	Decisão
1000	1,28 V	Mantém o bit
1100	1,92 V	Retira o bit
1010	1,60 V	Retira o bit
1001	1,44 V	Mantém o bit

Fonte: Datasheet, seção 26.2. Exemplo simplificado com comparador e DAC ideais.

Por que Utilizamos o SAR?

- **Já faz parte do ATmega2560:** utilizamos o ADC integrado à plataforma definida no problema.
- **Atende à velocidade dos ensaios:** a conversão normal leva 13 ciclos do ADC, ou 13 μs com clock de 1 MHz.
- **Permite controlar a aquisição:** configuramos referência, canal e prescaler pelos registradores. O Timer1 define o intervalo entre amostras.
- **Entrega a resolução usada no projeto:** lemos os 8 bits mais significativos para representar 256 níveis e transmitir uma amostra por byte.

Leitura de 8 bits

O ADC continua realizando a conversão interna de 10 bits. Ler apenas `ADCH` não transforma o hardware em um SAR de 8 etapas.

Fonte: Datasheet, seções 26.2 e 26.4; configuração em adc_uart.ino.

Transformada Discreta de Fourier

DTFS

Considere o sinal discreto $x[n]$ com período N, isto é, $x[n] = x[n+N]$. $x[n]$ pode ser representado pela série de Fourier a tempo discreto.

$$x[n] = \sum_{k=0}^{N-1} a_k e^{j\frac{2\pi}{N}kn} \overset{\text{Análise}}{\underset{\text{Síntese}}{\rightleftharpoons}} a_k = \frac{1}{N}\sum_{n=0}^{N-1} x[n]e^{-j\frac{2\pi}{N}kn} \tag{5}$$

DFT

DFT surge a partir da DTFS quando se considera um conjunto finito de N amostras de um sinal e construímos sua extensão periódica.
Defina-se os coeficientes da DFT como $X[k] = Na_k$.

$$X[k] = \sum_{n=0}^{N-1} x[n]e^{-j\frac{2\pi}{N}kn} \tag{6}$$

Algoritmo

A FFT é um algoritmo utilizado para calcular a DFT rapidamente. Ao avaliar a representação da DFT, é possível observar que se precisa calcular N parcelas de N valores possível de k. A complexidade algorítmica é de $O(N^2)$. Para tornar a operação mais rápida, utiliza-se a técnica de dividir e conquistar. Representa-se $X[k]$ em somatórios de índices pares e ímpares.

$$X[k] = \underbrace{\sum_{r=0}^{\frac{N}{2}-1} x[2r]e^{-j\frac{2\pi}{N}k(2r)}}_{\text{Índices pares}} + \underbrace{\sum_{r=0}^{\frac{N}{2}-1} x[2r+1]e^{-j\frac{2\pi}{N}k(2r+1)}}_{\text{Índices ímpares}} \quad (7)$$

Repete-se o processo. Por relação de recorrência, a complexidade algorítmica é reduzida para $O(N \cdot log_2(N))$

Resolução Adotada

Critério de projeto

Adotamos o fundo de escala como referência para o erro percentual. Com 8 bits, temos 256 níveis e, para $V_{ref} = 2{,}56$ V:

$$\Delta = \frac{2{,}56}{256} = 10 \text{ mV}, \qquad \frac{\Delta}{V_{ref}} 100\% = 0{,}390625\%.$$

- Um degrau corresponde a aproximadamente 0,39% da escala.
- No modelo ideal com arredondamento, o erro máximo é meio LSB: 0,1953%.
- Lemos os 8 bits mais significativos do ADC de 10 bits. Isso não reduz o número de etapas da conversão interna.

Fonte: Enunciado do Problema 02; relatório técnico, seção 2.1; datasheet, seção 26.2.

Sumário

1. Introdução
   - Problema Proposto
   - ADC e Quantização
   - SAR
   - Análise Espectral: DFT e FFT
2. Desenvolvimento
   - Avaliação Dinâmica
   - Captação e Transferência de Dados
   - Pós-Aquisição e Análise
3. Resultados e Discussões
   - Offset
   - Ganho
   - Não Linearidade Integral (INL)
   - Não Linearidade Diferencial (DNL)
   - Monotonicidade
4. Referências
5. Considerações Finais

Faixa Dinâmica

Relação entre fundo de escala e ruído

A faixa dinâmica expressa a distância entre a potência de referência de fundo de escala e o piso de ruído estimado.

$$DR = 10 \log_{10} \left(\frac{P_{FS}}{P_{rudo}} \right), \qquad P_{FS} = \frac{127{,}5^2}{2}.$$

- Para o modelo ideal de 8 bits, $\sigma_q = 1/\sqrt{12}$ LSB. A referência senoidal resulta em aproximadamente 49,9 dB.
- Nos 13 ensaios principais: **46,4 a 48,3 dB**.
- O analisador exclui regiões próximas das harmônicas da triangular ao estimar o ruído. O resultado depende desse procedimento.

Fonte: Relatório técnico, seções 4.2 e 6.1; computeSpectralMetrics.m.

Tempo de Conversão

Configuração utilizada

$$f_{ADC} = \frac{16\ \text{MHz}}{16} = 1\ \text{MHz}$$

$$T_{conv} = \frac{13}{f_{ADC}} = 13\ \mu\text{s}$$

- A primeira conversão exige 25 ciclos.
- O firmware descarta 16 leituras na inicialização e após mudar o prescaler.

Condição de operação

O datasheet recomenda 50 a 200 kHz para a resolução completa de 10 bits. Para resolução menor, admite clock de até 1 MHz.

O valor de 13 μs vem do datasheet e do clock nominal. Não medimos diretamente a duração da conversão na bancada.

Fonte: Datasheet 2549Q, seção 26.4, p. 271; firmware adc_uart.ino.

Taxa de Amostragem Máxima

- Considerando apenas a conversão: $f_{s,max} \approx 1/(13\ \mu s) = 76{,}9$ kHz.
- No firmware, reservamos tempo para alinhamento do ADC e execução da interrupção:

$$C_{req} = 14 \cdot 16 + 256 = 480 \text{ ciclos de CPU.}$$

O Timer1 usa divisor 8. Como a validação exige $8 \cdot ticks > 480$, o menor período aceito tem 61 ticks:

$$T_{s,min} = 30{,}5\ \mu s, \qquad \boxed{f_{s,max} = 32\,786{,}9 \text{ Hz}}.$$

Ensaio no limite configurado

A captura de aproximadamente 60 Hz utilizou essa taxa e apresentou 542 amostras por ciclo, sem erro de atraso reportado.

Fonte: Relatório técnico, seção 3.1; Capture_Validate; adc_f60Hz_fs32768Hz_pre16.mat.

Amostragem da Onda Triangular

Quantidade de pontos por período

Para percorrer 256 níveis na subida e na descida, adotamos:

$$N_p = \frac{f_s}{f} \geq 512.$$

Essa condição orienta a escolha de f_s. A presença de cada código também depende da fase, do ruído e da amplitude aplicada.

- Com $N = 4096$, pelo menos um ciclo requer $f \geq f_s/4096$.
- A 8196,7 Hz, a faixa correspondente é aproximadamente **2 a 16 Hz**.
- Na nova captura de 10 Hz: **813,8 amostras/ciclo** e aproximadamente **5 ciclos** no bloco.

Fonte: Enunciado, item 2.4; relatório técnico, seção 3.2; captura de 06/11, 10:28:22.

Arquitetura e Registradores

Parte do sistema	Configuração adotada
Entrada	Gerador em A0/ADC0, referência de terra comum e osciloscópio em paralelo.
`ADMUX`	Referência interna nominal de 2,56 V, canal ADC0 e resultado à esquerda (`ADLAR=1`).
`ADCSRA / ADCH`	ADC habilitado, prescaler 16 e leitura dos 8 bits mais significativos em `ADCH`.
Timer1	Modo CTC, divisor 8 e interrupção por comparação. A ISR inicia a conversão e guarda o resultado.
Memória	Bloco usual de 4096 bytes. O buffer admite até 6144 amostras, dentro dos 8 KB de SRAM.

Aquisição em bloco

Primeiro capturamos em RAM. A transmissão começa após o fim da aquisição. O firmware verifica se a interrupção ultrapassou o período disponível.

Fonte: Firmware adc_uart.ino; datasheet, seções 17 e 26.

Transferência USB e UART

- O computador envia 5 bytes: prescaler, frequência solicitada e quantidade de amostras.
- O ATmega2560 responde com um byte de status e, em caso de sucesso, o bloco de dados.
- UART0 em 8N1 e 115200 baud solicitados. A interface da placa faz a conexão USB com o computador.

Custo da transmissão

Cada amostra ocupa 1 byte, mas usa 10 bits no enlace:

$$T_{envio} \approx \frac{4096 \cdot 10}{115200} = 0{,}356 \text{ s.}$$

Em `U2X0=1`, o divisor inteiro gera aproximadamente 117647 baud. A aquisição em bloco evita que a taxa serial limite diretamente f_s, mas há intervalo entre capturas.

Fonte: Firmware, UART0_Init; relatório técnico, seção 3.3; esquema do Arduino Mega 2560.

Tratamento no GNU Octave


1. Recebemos o bloco, verificamos o status e salvamos as amostras em `.mat`.
2. Estimamos período e fase para alinhar a triangular simulada ao sinal capturado.
3. Comparamos a referência contínua, a versão quantizada e os códigos do ADC.
4. Calculamos os erros no tempo, o histograma de códigos e os espectros.

Comparação utilizada

O erro bruto compara os códigos com a triangular ideal de 0 a 255. O erro residual remove ganho e offset ajustados. Ele ainda inclui efeitos do gerador, do ADC e do modelo.

Fonte: adc_analyzer.m e módulos de src/; relatório técnico, seção 4.


Comparação no Tempo: Ensaio de 10 Hz



$f = 10{,}072$ Hz, $f_s = 8196{,}72$ Hz e RMSE bruto de 0,393 LSB.

Fonte: sample_20261106_102822_177.mat; ajuste pelo adc_analyzer.

Comparação no Domínio da Frequência




As harmônicas ímpares fazem parte da triangular. A comparação usa remoção da média e janela de Hann para reduzir o vazamento espectral.

Fonte: Captura de 06/11, 10:28:22; computeSpectralMetrics.m.


Sumário

1. Introdução
   - Problema Proposto
   - ADC e Quantização
   - SAR
   - Análise Espectral: DFT e FFT
2. Desenvolvimento
   - Avaliação Dinâmica
   - Captação e Transferência de Dados
   - Pós-Aquisição e Análise
3. Resultados e Discussões
   - Offset
   - Ganho
   - Não Linearidade Integral (INL)
   - Não Linearidade Diferencial (DNL)
   - Monotonicidade
4. Referências
5. Considerações Finais

Verificação do Sinal na Bancada



Sem Arduino em paralelo.




Com Arduino em paralelo.

- Gerador ajustado em 10 Hz, 2,270 Vpp e offset de 1,145 V.
- As fotos não mostram mudança expressiva na forma da onda.
- As medidas automáticas de topo/base não coincidem com os extremos. Por isso, conferimos também máximo, mínimo e pico a pico.

Fonte: Registros de bancada enviados em 06/11/2026.

Tensão Medida e Referência do ADC



f	10,01 Hz
V_{max}	2,30 V
V_{min}	0,00 V
V_{pp}	2,30 V
Média	1,04 V

Centro dos extremos: 1,15 V. A média pode variar em uma janela com ciclos incompletos.

Escala nominal e medição

O software usa $V_{ref} = 2{,}56$ V. Os 2,30 V medidos e a excursão de 0 a 255 códigos sugerem revisar a escala, mas não calibram a referência.

Fonte: Foto de bancada de 06/11; captura digital das 10:28:22.

Condições da Comparação com o Datasheet

Parâmetro	**Tabela 31-9**	**Ensaio**
Resolução de leitura	10 bits	8 bits
Clock do ADC (erros estáticos)	200 kHz	1 MHz
Referência (erros estáticos)	4 V	interna, nominal 2,56 V
1 LSB, na mesma referência	$V_{ref}/1024$	$V_{ref}/256$

- Os valores típicos citados nos próximos slides vêm dessa tabela. Não são limites diretamente comparáveis às nossas estimativas em LSB de 8 bits.
- A edição arquivada informa V_{INT2} entre **2,4 e 2,8 V** para entrada simples. O limite de 2,3 V aparece na tabela de canais diferenciais.
- A estimativa de 2,31 V do relatório é uma hipótese de bancada. Precisamos de uma medição independente para avaliar a referência.

Fonte: Datasheet 2549Q–AVR–02/2014, seção 31.8, tabelas 31-9 e 31-10, pp. 365–367.

Caracterização (Offset)

Caracterização

O erro de offset é caracterizado por um deslocamento constante na curva de conversão do ADC. O erro de offset provoca um deslocamento na resposta do ADC.

Segundo o Datasheet

Sob condição de avaliação do datasheet, o erro típico offset é -2 LSB.




Figura: Caracterização do erro de Offset. Adaptado de: (ATMEL Corporation, 2015).

Comparação e Avaliação (Offset)

Estimativa no ponto médio da escala

Ajustamos $y_{ADC} \approx G\, y_{ideal} + b$ na região central:

$$e_{off} = (G \cdot 127{,}5 + b) - 127{,}5.$$

Na captura de 10 Hz, $e_{off} = \boxed{-0{,}132 \text{ LSB}}$.

- Na escala nominal de 10 mV/LSB: aproximadamente $-1{,}32$ mV.
- Nos 13 ensaios anteriores, o offset ficou entre $-0{,}38$ e $+0{,}05$ LSB.
- Esse deslocamento é relativo ao modelo ajustado. Não equivale ao teste de offset pela primeira transição descrito no datasheet.

Fonte: computeStaticAndTimeErrors.m; tabela consolidada; captura de 06/11.

Caracterização (Ganho)

Caracterização

O erro de ganho ocorre quando o conversor apresenta uma variação proporcional entre o valor esperado e o valor efetivamente convertido, isto é, inclinação diferente da ideal na relação entre entrada e saída.

Segundo o Datasheet

- Sob condição de avaliação do datasheet, o erro típico de ganho é 2 LSB.




Figura: Caracterização do erro de Ganho. Adaptado de: (ATMEL Corporation, 2015).

Comparação e Avaliação

Inclinação da curva ajustada

$$y_{ADC} \approx G\, y_{ideal} + b, \qquad e_G = (G - 1) \cdot 255.$$

Na nova captura: $G = 0{,}99774$ e $e_G = \boxed{-0{,}577 \text{ LSB}}$.

Ensaio de 10 Hz	**Anterior**	**06/11, 10:28**
Ganho ajustado	1,01598	0,99774
Erro de ganho (LSB)	+4,075	−0,577
RMSE bruto (LSB)	1,230	0,393
RMSE residual (LSB)	0,362	0,339

A maior redução ocorreu no erro bruto. O resultado é compatível com uma excursão mais próxima do modelo de 0 a 255, sem isolar o ganho do ADC.

Fonte: adc_f10Hz_fs08192Hz_pre16.mat e sample_20261106_102822_177.mat.

Caracterização (INL)

Caracterização

O erro de INL é caracterizado pelo desvio entre a curva real de conversão do dispositivo e a curva ideal de referência. A INL representa a máxima diferença entre a resposta real do conversor e a resposta ideal, considerando todos os pontos de conversão.

Segundo o Datasheet

Sob condição de avaliação do datasheet, o erro típico de INL é 1.25 LSB.





Figura: Caracterização do erro de INL. Adaptado de: (ATMEL Corporation, 2015).

Comparação e Avaliação



Na nova captura: $-0{,}267$ **a** $+0{,}571$ **LSB**.

- Estimamos INL pela soma acumulada da DNL centrada.
- O resultado depende da distribuição de amostras e da linearidade da rampa do gerador. Os códigos extremos ficam fora do cálculo do histograma.

Fonte: computeHistogramLinearity.m; captura de 06/11, 10:28:22.

Caracterização (DNL)

Caracterização

O erro de DNL é caracterizado pela diferença entre o tamanho real de cada intervalo de conversão e o tamanho ideal.

Avaliação de DNL

- DNL = 0;
- DNL positivo;
- DNL negativo;
- DNL = -1 LSB
- Sob condição de avaliação do datasheet, o erro típico de DNL é 0.5 LSB.





Figura: Caracterização do erro de DNL. Adaptado de: (ATMEL Corporation, 2015).

Comparação e Avaliação



Na nova captura: $-0{,}374$ **a** $+0{,}502$ **LSB**, sem códigos internos ausentes.

$$DNL(k) = \frac{H(k)}{\overline{H}} - 1.$$

A contagem por código estima a largura dos intervalos sob a hipótese de uma rampa linear. Não é uma medição direta de cada transição.

Fonte: computeHistogramLinearity.m; captura de 06/11, 10:28:22.

Caracterização

Comportamento esperado

Um conversor monotônico não reduz seu código de saída quando a tensão de entrada aumenta.


- Construímos a curva média dos códigos medidos para cada nível da referência ideal.
- Procuramos inversões e códigos não observados no histograma.
- A rotina tolera inversões de até 0,5 LSB e exige ausência de códigos internos faltantes para marcar o registro como monotônico.

Limite do ensaio

O indicador descreve o registro analisado. Ele não prova monotonicidade em toda a faixa de operação do componente.

Fonte: Relatório técnico, seção 4.2; computeHistogramLinearity.m.

Comparação e Avaliação



- Curva média próxima à ideal.
- Nenhum código interno ausente na nova captura.
- Os 13 ensaios principais anteriores também passaram pelo critério da rotina.

Um contraexemplo a 30 Hz apresentou um código não observado. A repetição do ensaio é necessária antes de atribuir isso ao ADC.

Fonte: Captura de 06/11; tabela consolidada; contraex_missing_code_f30Hz_fs16384Hz.mat.


Resultados nos Ensaios Selecionados

f (Hz)	f_s (Hz)	RMSE residual (LSB)	DR (dB)	ENOB estimado
1,006	1024,1	0,350	48,31	7,62
5,032	4000,0	0,353	48,16	7,63
8,066	8196,7	0,364	47,86	7,59
10,072*	8196,7	0,339	48,29	7,68
30,246	16393,4	0,337	47,74	7,70
60,491	32786,9	0,347	46,43	7,63

- Na campanha anterior, o RMSE residual variou de 0,34 a 0,46 LSB nos 13 ensaios principais.
- *A linha de 10 Hz corresponde à nova captura de 06/11.
- O ENOB vem do modelo triangular e do erro residual. Não equivale diretamente a um ensaio senoidal padronizado.

Fonte: adc_summary_metrics.csv; nova captura recalculada com adc_analyzer.

Contraexemplo: Saturação da Entrada



- O topo fica limitado em 255. O RMSE bruto sobe para **12,91 LSB**.
- Após o ajuste e a limitação do modelo, o resíduo cai para 0,58 LSB. Esse valor menor não recupera a informação perdida por saturação.

Fonte: contraex_saturado_2v56_f05Hz_fs02000Hz.mat; relatório técnico, seção 6.2.

Contraexemplos: Quantidade de Amostras

Poucos pontos por rampa

Em $f \approx 5$ Hz e $f_s = 2000$ Hz, obtemos aproximadamente 397 amostras/ciclo: menos de 200 por rampa para 256 níveis.

Um histograma acumulado pode visitar todos os códigos sem que cada subida ou descida cumpra o requisito.

Janela menor que um ciclo

Em $f \approx 1$ Hz e $f_s = 8196{,}7$ Hz, 4096 amostras cobrem apenas 0,50 s. O registro vai de 0 a 207 códigos.

A análise precisa considerar a duração da janela, além da taxa de amostragem.

Escolha de aquisição

Aumentar f_s melhora a quantidade de pontos por rampa, mas reduz o tempo observado quando o tamanho do bloco é fixo.

Fonte: Contraexemplos subamostrado e meio_ciclo; relatório técnico, seção 6.2.

Sumário

1. Introdução
   - Problema Proposto
   - ADC e Quantização
   - SAR
   - Análise Espectral: DFT e FFT
2. Desenvolvimento
   - Avaliação Dinâmica
   - Captação e Transferência de Dados
   - Pós-Aquisição e Análise
3. Resultados e Discussões
   - Offset
   - Ganho
   - Não Linearidade Integral (INL)
   - Não Linearidade Diferencial (DNL)
   - Monotonicidade
4. Referências
5. Considerações Finais

Referências


OPPENHEIM, Alan V.; WILLSKY, Alan S.; NAWAB, S. Hamid. *Sinais e sistemas*. 2. ed. São Paulo: Pearson Prentice Hall, 2010.


OPPENHEIM, Alan V.; SCHAFER, Ronald W.; BUCK, John R. *Processamento em tempo discreto de sinais*. 2. ed. São Paulo: Pearson Prentice Hall, 2009.


Elliott Smith. *Understanding the Successive Approximation Register ADC*. Disponível em: `https://www.allaboutcircuits.com/technical-articles/understanding-analog-to-digital-converters-the-successive-approximation-reg/`. Acesso em: 1 nov. 2026.


ATMEL Corporation. *ATmega2560: 8-bit Microcontroller with 256K Bytes In-System Programmable Flash*. Disponível em: `https://www.alldatasheet.com/datasheet-pdf/view/107092/ATMEL/ATMEGA2560.html`. Acesso em: 4 nov. 2026.

Referências dos Ensaios e da Implementação

- ATMEL. *ATmega640/V-1280/V-1281/V-2560/V-2561/V*. Revisão 2549Q–AVR–02/2014. Seção 26 e tabela 31-9. Edição PDF arquivada no projeto.
- ARDUINO. *Mega 2560 Rev3*. Datasheet, pinout e esquema elétrico disponíveis em `docs/datasheets/`.
- MACHADO, Pierre; FERNANDES, Pedro. *Caracterização e Análise do Conversor A/D (SAR) do ATmega2560*. Relatório técnico e revisão da arquitetura, 2026.
- Dados experimentais: 13 ensaios principais, 4 contraexemplos e capturas adicionais de 06/11. Arquivos em `tools/octave/data/`.
- Fotografias de bancada: registros próprios de 06/11/2026. Gráficos: processamento das capturas no GNU Octave.

Sumário

1. Introdução
   - Problema Proposto
   - ADC e Quantização
   - SAR
   - Análise Espectral: DFT e FFT
2. Desenvolvimento
   - Avaliação Dinâmica
   - Captação e Transferência de Dados
   - Pós-Aquisição e Análise
3. Resultados e Discussões
   - Offset
   - Ganho
   - Não Linearidade Integral (INL)
   - Não Linearidade Diferencial (DNL)
   - Monotonicidade
4. Referências
5. Considerações Finais

Considerações Finais

- Implementamos a aquisição de 8 bits com temporização pelo Timer1, armazenamento em RAM e transferência serial para o Octave.
- A taxa máxima aceita pelo firmware é aproximadamente 32,79 kHz. A escolha da frequência do sinal também depende da quantidade de pontos por rampa e do tamanho do bloco.
- Nos ensaios principais, o erro residual ficou próximo de uma fração de LSB. A nova captura de 10 Hz apresentou RMSE bruto de 0,393 LSB e residual de 0,339 LSB.
- As medições de bancada mostraram a importância de verificar a tensão aplicada e distinguir a referência nominal da escala efetiva do conjunto.

Fonte: Relatório técnico; firmware; capturas e medições de bancada.

Limitações e Continuidade

- Medir a referência de forma independente e registrar a incerteza dos instrumentos antes de corrigir definitivamente a escala em volts.
- Repetir os ensaios com mais blocos e diferentes relações entre frequência do sinal e taxa de amostragem.
- Verificar todos os níveis em cada rampa, além do histograma acumulado.
- Comparar a temporização nominal com uma medição externa. Na nova aquisição, estimamos 10,072 Hz e o osciloscópio indicou 10,01 Hz.

Alcance dos resultados

As medidas caracterizam o conjunto de bancada nas condições ensaiadas. O ajuste da triangular não separa completamente os erros do ADC, do gerador e dos instrumentos.