Conversão Analógica-Digital

Pierre Machado **Pedro Fernandes**

UEFS

06 de Novembro de 2026

Sumário

1. Introdução
   - Problema Proposto
   - ADC e Quantização
   - SAR
   - Análise Espectral: DFT e FFT
2. Desenvolvimento
   - Avaliação Dinâmica
   - Captação e Transferência de Dados
   - Pós-Aquisição e Análise
3. Resultados e Discussões
   - Offset
   - Ganho
   - Não Linearidade Integral (INL)
   - Não Linearidade Diferencial (DNL)
4. Considerações Finais
5. Referências

Sumário

1. Introdução
   - Problema Proposto
   - ADC e Quantização
   - SAR
   - Análise Espectral: DFT e FFT
2. Desenvolvimento
   - Avaliação Dinâmica
   - Captação e Transferência de Dados
   - Pós-Aquisição e Análise
3. Resultados e Discussões
   - Offset
   - Ganho
   - Não Linearidade Integral (INL)
   - Não Linearidade Diferencial (DNL)
4. Considerações Finais
5. Referências

Problema Proposto

- Compreender o processo de conversão A/D através do ATmega2560;
- Determinar as especificações necessárias para representar o sinal analógico, considerando as limitações do processo de conversão A/D e os erros inerentes;
- Avaliar os erros estáticos do conversor (offset, ganho, DNL, INL e monotonicidade) e suas características dinâmicas (faixa dinâmica, tempo de conversão e taxa máxima de amostragem).




Figura: Sinais de entrada e saída representativos para o sample-and-hold. Adaptado de: (Oppenheim, 2013).

ADC

- O conversor analógico-digital (A/D) é um dispositivo responsável por converter sinais analógicos em representações digitais;
- O processo de conversão A/D é, geralmente, avaliado em três etapas:
  1. Amostragem: discretização do sinal no tempo em consideração do critério de Nyquist ($f_s > 2 \cdot f_M$);
  2. Quantização: discretização do sinal na amplitude;
  3. Codificação: representação dos níveis quantizados por *bits*




Figura: Processamento em tempo discreto de sinais de tempo contínuo. Adaptado de: (Oppenheim, 2013).

Quantização

Definição

A quantização consiste em transformar os valores contínuos de amplitude de um sinal amostrado em um conjunto finito de níveis discretos. Os níveis, L, são definidos pela quantidade de *bits* N.

$$L = 2^N \tag{1}$$

Os níveis são utilizados para representar aproximadamente valores da tensão de referência a ser avaliada. O menor intervalo de amplitude é denominado **Least Significant Bit** (LSB), definido da seguinte forma:

$$\Delta = \frac{V_{ref}}{L} \tag{2}$$

Portanto, Δ é o menor incremento de amplitude que o conversor A/D consegue distinguir na escala de quantização.

Erro de Quantização

Erro de Quantização

Como os valores analógicos são aproximados por níveis, há erro entre o sinal original e o sinal representado, conhecido como erro de quantização, definido abaixo:

$$e_q = x - x_q \tag{3}$$

Para quantização ideal, o erro deve ser de tal forma que o nível adotado seja o mais próximo da tensão de referência. Como a distância máxima para arrendondamento é metade do LSB, a quantização ideal possui a seguinte faixa de erro:

$$-\frac{\Delta}{2} \leq e_q \leq \frac{\Delta}{2} \tag{4}$$

Processos de Conversão A/D

Método	Princípio de funcionamento
SAR	Realiza comparações sucessivas entre o sinal de entrada e uma tensão de referência, determinando os bits da saída do mais significativo ao menos significativo.
Flash	Utiliza múltiplos comparadores em paralelo para comparar simultaneamente o sinal de entrada com diferentes níveis de referência.
Sigma-Delta	Utiliza sobreamostragem, integração e realimentação para realizar a conversão, empregando modelagem de ruído para aumentar a resolução.

Em relação ao Problema Proposto

O microcontrolador ATmega2560 utiliza o método SAR em seu conversor A/D.

SAR

1. Sample and Hold: Captura a tensão de entrada e mantém seu valor constante durante a conversão.
2. Comparador: Compara a tensão de entrada com a tensão de referência interna.
3. D/A interno: Converte o código binário provisório em uma tensão analógica.
4. Registrador SAR: Armazena e determina os bits da conversão.
5. Controle: Coordena as etapas de comparação e atualização dos bits.




Figura: Conversor A/D pelo método de Aproximações Sucessivas. Adaptado de: (Elliott Smith, 2015).

SAR: Aproximações Sucessivas

Exemplo didático com 4 bits

Para $V_{in} = 1{,}50$ V e $V_{ref} = 2{,}56$ V:

Código testado	**Tensão do DAC**	**Decisão**
1000	1,28 V	Mantém o bit
1100	1,92 V	Retira o bit
1010	1,60 V	Retira o bit
1001	1,44 V	Mantém o bit

Transformada Discreta de Fourier

DTFS

Considere o sinal discreto $x[n]$ com período N, isto é, $x[n] = x[n+N]$.
$x[n]$ pode ser representado pela série de Fourier a tempo discreto.

$$x[n] = \sum_{k=0}^{N-1} a_k e^{j\frac{2\pi}{N}kn} \overset{\text{Análise}}{\underset{\text{Síntese}}{\rightleftharpoons}} a_k = \frac{1}{N}\sum_{n=0}^{N-1} x[n]e^{-j\frac{2\pi}{N}kn} \tag{5}$$

DFT

DFT surge a partir da DTFS quando se considera um conjunto finito de N amostras de um sinal e construímos sua extensão periódica.
Defina-se os coeficientes da DFT como $X[k] = Na_k$.

$$X[k] = \sum_{n=0}^{N-1} x[n]e^{-j\frac{2\pi}{N}kn} \tag{6}$$

Algoritmo

A FFT é um algoritmo utilizado para calcular a DFT rapidamente. Ao avaliar a representação da DFT, é possível observar que se precisa calcular N parcelas de N valores possível de k. A complexidade algorítmica é de $O(N^2)$. Para tornar a operação mais rápida, utiliza-se a técnica de dividir e conquistar. Representa-se $X[k]$ em somatórios de índices pares e ímpares.

$$X[k] = \underbrace{\sum_{r=0}^{\frac{N}{2}-1} x[2r]e^{-j\frac{2\pi}{N}k(2r)}}_{\text{Índices pares}} + \underbrace{\sum_{r=0}^{\frac{N}{2}-1} x[2r+1]e^{-j\frac{2\pi}{N}k(2r+1)}}_{\text{Índices ímpares}} \tag{7}$$

Repete-se o processo. Por relação de recorrência, a complexidade algorítmica é reduzida para $O(N \cdot \log_2(N))$.

Resolução Adotada

Critério de projeto

Adota-se o fundo de escala como referência para o erro percentual. Com 8 bits, temos 256 níveis e, para $V_{ref} = 2{,}56$ V:

$$\Delta = \frac{2{,}56}{256} = 10 \text{ mV}, \qquad \frac{\Delta}{V_{ref}} 100\% = 0{,}390625\%.$$

- Um degrau corresponde a aproximadamente 0,39% da escala.
- No modelo ideal com arredondamento, o erro máximo é meio LSB: $\pm 0{,}1953\%$.
- Lê-se os 8 bits mais significativos do ADC de 10 bits.

Sumário

1. Introdução
   - Problema Proposto
   - ADC e Quantização
   - SAR
   - Análise Espectral: DFT e FFT
2. Desenvolvimento
   - Avaliação Dinâmica
   - Captação e Transferência de Dados
   - Pós-Aquisição e Análise
3. Resultados e Discussões
   - Offset
   - Ganho
   - Não Linearidade Integral (INL)
   - Não Linearidade Diferencial (DNL)
4. Considerações Finais
5. Referências

Faixa Dinâmica

Faixa de entrada

A faixa de entrada é o intervalo de tensões que o ADC pode converter sem saturar. O limite inferior é o GND e o superior é a tensão de referência:

$$V_{\text{faixa}} = V_{\text{max}} - V_{\text{min}} = V_{\text{ref}} - V_{\text{GND}} = 2{,}56 - 0 = 2{,}56 \text{ V}.$$

- Com 8 bits, há $2^8 = 256$ níveis, portanto a resolução ideal é $2{,}56/256 = 0{,}01$ V, ou 10 mV por LSB.
- O código varia de 0 a 255 ao longo dessa faixa de entrada.

Observação

O valor de 2,56 V descreve a amplitude da faixa de entrada. Uma faixa dinâmica expressa em dB também depende do menor sinal distinguível (por exemplo, do piso de ruído); ela não pode ser calculada usando 0 V como denominador.

Arquitetura e Registradores

Parte / Registradores	Configuração adotada
Entrada (DIDR0)	Sinal no pino A0 (ADC0/GND); buffer digital desabilitado.
ADMUX	Referência interna de 2,56 V, canal ADC0 e ajuste à esquerda (ADLAR=1).
ADCSRA / ADCH	ADC habilitado, prescaler 16 ($f_{ADC} = 1$ MHz) e leitura de 8 bits em ADCH.
Timer1 (TCCR1B, OCR1A, TIMSK1)	Modo CTC com prescaler 8 (0,5 μs/tick). Define f_s: a ISR executa ADC_Read() e grava na RAM.
UART0 (UCSR0A/B/C, UBRR0, UDR0)	Modo 8N1, U2X0=1 (UBRR0 = 16 $\Rightarrow$ 115200 baud), envio/recepção por *polling* em UDR0.
Memória (SRAM)	Buffer de $N = 4096$ bytes (suporta até 6144 bytes dos 8 KB).

Aquisição em bloco (*Store-and-Forward*)

Durante a coleta das 4096 amostras em RAM, a UART permanece inativa. A transmissão serial só inicia após o término da captura e parada do Timer1.

Tempo de Conversão

Configuração utilizada

$$f_{ADC} = \frac{16\ \text{MHz}}{16} = 1\ \text{MHz}$$

$$T_{conv} = \frac{13}{f_{ADC}} = 13\ \mu\text{s}$$

Condição de operação

O datasheet recomenda 50 a 200 kHz para a resolução completa de 10 bits. Para resolução de 8 bits, admite clock de até 1 MHz.

- A primeira conversão exige 25 ciclos.
- O firmware descarta 16 leituras na inicialização e após mudar o prescaler.

Taxa de Amostragem Máxima

Limite teórico do hardware ADC ($f_{ADC} = 1$ MHz)

Considerando apenas a conversão ($T_{conv} = 13\ \mu$s):
$f_{s,\text{ADC}} = 1/13\ \mu\text{s} \approx \mathbf{76{,}92}$ kHz.

Limite operacional do firmware (leitura bloqueante na ISR)

A ISR do Timer1 executa `ADC_Read()` e armazena a amostra em RAM no mesmo período:

$$C_{req} = \underbrace{14}_{\text{ciclos ADC}} \cdot \underbrace{16}_{\text{prescaler}} + \underbrace{256}_{\text{margem ISR}} = 480 \text{ ciclos de CPU } (30\ \mu\text{s}).$$

Com Timer1 em prescaler 8 (0,5 μs/tick) e $8 \cdot \text{ticks} > 480$ ($\text{ticks}_{\text{min}} = 61$):

$$T_{s,\text{min}} = 30{,}5\ \mu\text{s} \implies \boxed{f_{s,\text{max}} = 32\,786{,}9 \text{ Hz}}.$$

Amostragem da Onda Triangular

Quantidade de pontos por período e frequência máxima

Para percorrer 256 níveis na subida e na descida (512 pontos/período):

$$f_s \geq 2^{N_{bits}+1} \cdot f = 512 \cdot f \implies f_{\text{max}} = \frac{f_s}{512}.$$

- Para $f_{s,\text{ADC}} \approx 76{,}92$ kHz: $f_{\text{max}} = 76\,923{,}1/512 \approx \mathbf{150{,}24}$ Hz.
- Para $f_{s,\text{max}} = 32\,786{,}9$ Hz: $f_{\text{max}} = 32\,786{,}9/512 \approx \mathbf{64{,}04}$ Hz.

- Com $N_{amostras} = 4096$, um ciclo requer $f \geq \frac{f_s}{4096}$.
- Em $f_{s,\text{max}} = 32\,786{,}9$ Hz, a faixa útil é aproximadamente **8 a 64 Hz**.
- Em uma captura de 60 Hz (60,49 Hz): **542,0 amostras/ciclo**.

Contraexemplos: Quantidade de Amostras

Poucos pontos por rampa ($f_s/f < 512$ amostras/ciclo)

- **Para $f \approx 5$ Hz, $f_s = 2048$ Hz:** obtêm-se ≈ 397 amostras/ciclo (≈ 198 pontos por rampa para 256 níveis, violando $f_{\max} = f_s/512 = 4$ Hz);
- **Efeito:** cada subida ou descida salta códigos individualmente; o histograma acumulado só visita os 256 níveis por somar 10 ciclos com fases distintas.

Janela menor que um período ($N_{amostras} = 4096 < f_s/f$)

- **Para $f \approx 1$ Hz, $f_s = 8196{,}7$ Hz:** as 4096 amostras cobrem apenas $T_{\text{janela}} = 0{,}5$ s (meio período, violando $f_{\min} = f_s/4096 = 2$ Hz);
- **Efeito:** a rampa é truncada antes do pico, convertendo apenas os códigos de 0 a 207 e inviabilizando a caracterização de fundo de escala e FFT.

Compromisso na escolha de f_s (buffer fixo $N = 4096$)

Para varrer os 256 níveis por rampa e capturar ao menos 1 ciclo completo na janela:

$$\frac{f_s}{4096} \leq f \leq \frac{f_s}{512} \iff \boxed{512 \leq \frac{f_s}{f} \leq 4096 \text{ amostras/ciclo}}.$$

Transferência USB e UART

1. **Configuração (PC → UART):** envio de 5 bytes (prescaler, f_s e $N = 4096$).
2. **Captura isolada (UART inativa):** a UART fica sem transmitir enquanto a ISR do Timer1 preenche o buffer com as 4096 amostras em RAM.
3. **Envio em lote (UART → PC):** após encher o buffer e parar o Timer1, envia 1 byte de status e os 4096 bytes via UART0 (8N1, 115200 baud).

Custo da transmissão após a captura

Cada amostra ocupa 1 byte, mas usa 10 bits no enlace (86,8 μs/amostra):

$$T_{envio} \approx \frac{4096 \cdot 10}{115200} = 356 \text{ ms}.$$

Em `U2X0=1`, o divisor inteiro gera $\approx 117\,647$ baud. Sem o buffer em RAM, a UART limitaria a taxa de amostragem a $\approx 11{,}5$ kHz (115200/10).

Tratamento no GNU Octave

1. Recebe-se o bloco, verifica-se o status e as amostras são salvas em `.mat`.
2. Estima-se período e fase para alinhar a triangular simulada ao sinal capturado.
3. Compara-se a referência contínua, a versão quantizada e os códigos do ADC.
4. São calculados os erros no tempo, o histograma de códigos e os espectros.

Comparação utilizada

O erro bruto compara os códigos com a triangular ideal de 0 a 255. O erro residual remove ganho e offset ajustados.

Painel do Analisador no GNU Octave (10 Hz)






Figura: Painel completo gerado pelo analisador em GNU Octave para a captura de referência de 10 Hz.

Comparação no Tempo



RMSE bruto: 0,393 LSB | **RMSE residual:** 0,339 LSB (faixa ideal: ±0,5 LSB).

Comparação no Domínio da Frequência



Análise espectral ($f_0 \approx 10$ Hz)

- Picos nas **harmônicas ímpares** ($10, 30, 50, 70$ Hz $\ldots$) com decaimento teórico de $1/k^2$, coincidindo com o modelo ideal;
- Piso de ruído próximo ao limite de quantização de 8 bits (remoção de média DC e janela de Hann).

Sumário

1. Introdução
   - Problema Proposto
   - ADC e Quantização
   - SAR
   - Análise Espectral: DFT e FFT
2. Desenvolvimento
   - Avaliação Dinâmica
   - Captação e Transferência de Dados
   - Pós-Aquisição e Análise
3. Resultados e Discussões
   - Offset
   - Ganho
   - Não Linearidade Integral (INL)
   - Não Linearidade Diferencial (DNL)
4. Considerações Finais
5. Referências

Verificação do Sinal na Bancada




Figura: Onda triangular (10 Hz) no osciloscópio.

Parâmetros do Sinal (10 Hz)

Grandeza	Gerador	Osciloscópio
Frequência (f)	10,00 Hz	10,01 Hz
Amplitude (V_{pp})	2,270 V	2,30 V
Tensão máx. ($V_{\max}$)	2,280 V	2,30 V
Tensão mín. ($V_{\min}$)	0,010 V	0,00 V
Centro / Offset	1,145 V	1,15 V
Média na tela	—	1,04 V

Adequação à faixa real do ADC

- **Discrepância no V_{ref} real:** embora a referência interna nominal seja 2,56 V, o Arduino Mega saturava acima de 2,31 V_{pp};
- **Ajuste de offset e fundo de escala:** devido ao desvio de offset e ganho do ADC em relação ao sinal medido, ajustou-se o gerador (2,270 V_{pp}, offset de 1,145 V) para enquadrar a excursão entre os códigos 0 e 255 sem saturação.

Caracterização (Offset)

Caracterização

O erro de offset é caracterizado por um deslocamento constante na curva de conversão do ADC. O erro de offset provoca um deslocamento na resposta do ADC.

Segundo o Datasheet

Sob condição de avaliação do datasheet, o erro típico offset é -2 LSB.




Figura: Caracterização do erro de Offset. Adaptado de: (ATMEL Corporation, 2015).

Comparação e Avaliação (Offset)

Modelo linear da curva de transferência ($y_{ADC} \approx G \cdot y_{ideal} + b$)

Ajusta-se uma reta por regressão linear na região central da rampa (sem saturação):

- y_{ADC}: código medido pelo ADC (0 a 255); y_{ideal}: nível da rampa ideal de referência (0 a 255);
- G: ganho / inclinação da reta ajustada (ideal: $G = 1$); b: intercepto na origem (ideal: $b = 0$).

Avaliando o desvio no centro da escala de 8 bits ($y_{ideal} = 127{,}5$):

$$e_{off} = \underbrace{(G \cdot 127{,}5 + b)}_{\text{valor ajustado no centro}} - \underbrace{127{,}5}_{\text{centro ideal}} .$$

Resultado Experimental vs. Datasheet (10 Hz)

- **Captura de referência (10 Hz):** $e_{off} = \boxed{-0{,}132 \text{ LSB}}$ ($\approx -1{,}32$ mV na escala de 10 mV/LSB);
- **Consistência nas 13 capturas (1 Hz a 60 Hz):** variou entre $-0{,}38$ LSB e $+0{,}05$ LSB, bem abaixo do erro típico do datasheet (± 2 LSB).

Caracterização (Ganho)

Caracterização

O erro de ganho ocorre quando o conversor apresenta uma variação proporcional entre o valor esperado e o valor efetivamente convertido, isto é, inclinação diferente da ideal na relação entre entrada e saída.

Segundo o Datasheet

- Sob condição de avaliação do datasheet, o erro típico de ganho é 2 LSB.




Figura: Caracterização do erro de Ganho. Adaptado de: (ATMEL Corporation, 2015).

Comparação e Avaliação (Ganho)

Desvio de inclinação no fundo de escala ($y_{ADC} \approx G \cdot y_{ideal} + b$)

A partir da inclinação G da reta ajustada entre o código medido (y_{ADC}) e a referência ideal (y_{ideal}), o erro de ganho (e_G) mede o desvio acumulado de inclinação ao longo de toda a excursão de 8 bits (255 LSB):

$$e_G = \underbrace{(G-1)}_{\text{desvio de inclinação}} \cdot \underbrace{255}_{\text{fundo de escala (LSB)}} \implies \text{Para } G = 0{,}99774: \quad e_G = \boxed{-0{,}577 \text{ LSB}}.$$

Métricas na captura de 10 Hz

Parâmetro	**Valor medido**
Inclinação ajustada (G)	0,99774
Erro de ganho (e_G)	−0,577 LSB
RMSE bruto	0,393 LSB
RMSE residual (sem G/b)	0,339 LSB

Avaliação vs. Datasheet

- $|e_G| = 0{,}577$ LSB ($\approx -5{,}77$ mV), inferior ao típico do datasheet (2 LSB);
- Ao compensar G e b, o RMSE cai de 0,393 para 0,339 LSB (próximo do ideal de 0,289 LSB).

Caracterização (INL)

Caracterização

O erro de INL é caracterizado pelo desvio entre a curva real de conversão do dispositivo e a curva ideal de referência. A INL representa a máxima diferença entre a resposta real do conversor e a resposta ideal, considerando todos os pontos de conversão.

Segundo o Datasheet

Sob condição de avaliação do datasheet, o erro típico de INL é 1,25 LSB.





Figura: Caracterização do erro de INL. Adaptado de: (ATMEL Corporation, 2015).

Comparação e Avaliação (INL)



Cálculo Acumulado e Avaliação da INL (10 Hz)

Sobre um número inteiro de períodos $N_{\text{int}} = \lfloor N/T_p \rfloor \cdot T_p$, sendo $H(k)$ a contagem do código $k \in \{k_{\min}+1, \ldots, k_{\max}-1\}$ e $\overline{H}$ a contagem média esperada por nível:

$$\text{INL}(k) = \sum_{j=k_{\min}+1}^{k} \left[\text{DNL}(j) - \overline{\text{DNL}}\right] \qquad \text{(Excursão: } [-0{,}27;\ +0{,}57]\ \text{LSB} < 1{,}25\ \text{LSB}).$$

Caracterização (DNL)

Caracterização

O erro de DNL é caracterizado pela diferença entre o tamanho real de cada intervalo de conversão e o tamanho ideal.

Avaliação de DNL

- DNL = 0;
- DNL positivo;
- DNL negativo;
- DNL = −1 LSB;
- Sob condição de avaliação do datasheet, o erro típico de DNL é 0,5 LSB.





Figura: Caracterização do erro de DNL. Adaptado de: (ATMEL Corporation, 2015).

Comparação e Avaliação (DNL)



Avaliação de DNL e Ausência de Códigos Faltantes (*Missing Codes*)

$$\mathrm{DNL}(k) = \frac{H(k)}{\overline{H}} - 1 \qquad \text{(Excursão medida em 10 Hz: } [-0{,}37;\ +0{,}50] \text{ LSB)}$$

- **Importância de não haver códigos faltantes** (*missing codes*)**:** se $\mathrm{DNL}(k) = -1{,}0$ LSB ($H(k) = 0$, linha vermelha tracejada), o código k jamais é produzido pelo conversor, perdendo informação;
- **Monotonicidade garantida:** como $\mathrm{DNL}(k) > -1{,}0$ LSB em todos os níveis (0 *missing codes*) e $\Delta\overline{y}_{\mathrm{ADC}}(k) \geq 0$, o conversor é estritamente monotônico em toda a escala.

Sumário

1. Introdução
   - Problema Proposto
   - ADC e Quantização
   - SAR
   - Análise Espectral: DFT e FFT
2. Desenvolvimento
   - Avaliação Dinâmica
   - Captação e Transferência de Dados
   - Pós-Aquisição e Análise
3. Resultados e Discussões
   - Offset
   - Ganho
   - Não Linearidade Integral (INL)
   - Não Linearidade Diferencial (DNL)
4. Considerações Finais
5. Referências

Síntese dos Resultados e Considerações Finais

Resultados nas Capturas de Referência (Erros em LSB)

f (Hz)	f_s (Hz)	DNL [mín; máx]	INL [mín; máx]	RMSE	Monotônico
1,006	1024,1	[−0,43; +0,52]	[−0,45; +0,38]	0,350	Sim
5,032	4000,0	[−0,48; +0,49]	[−0,32; +0,50]	0,353	Sim
8,066	8196,7	[−0,49; +0,59]	[−0,40; +0,53]	0,364	Sim
10,072	**8196,7**	[**−0,37**; **+0,50**]	[**−0,27**; **+0,57**]	**0,339**	**Sim**
30,246	16 393,4	[−0,52; +0,50]	[−0,22; +0,62]	0,337	Sim
60,491	32 786,9	[−0,66; +0,77]	[−0,45; +0,63]	0,347	Sim

Considerações Finais

- **Desempenho do ADC:** Conversão monotônica em toda a faixa (1 a 60 Hz), sem *missing codes* e com INL, DNL e RMSE compatíveis com o datasheet;
- **Arquitetura de Captura:** O buffer em RAM (4096 amostras) com envio UART pós-captura garantiu amostragem determinística até $f_{s,\max} = 32\,786{,}9$ Hz;
- **Critérios de Ensaio:** O ajuste à faixa real do V_{ref} e a relação $512 \leq f_s/f \leq 4096$ evitaram saturação, subamostragem por rampa e truncamento de ciclo.

Sumário

1. Introdução
   - Problema Proposto
   - ADC e Quantização
   - SAR
   - Análise Espectral: DFT e FFT
2. Desenvolvimento
   - Avaliação Dinâmica
   - Captação e Transferência de Dados
   - Pós-Aquisição e Análise
3. Resultados e Discussões
   - Offset
   - Ganho
   - Não Linearidade Integral (INL)
   - Não Linearidade Diferencial (DNL)
4. Considerações Finais
5. Referências

Referências

- OPPENHEIM, Alan V.; WILLSKY, Alan S.; NAWAB, S. Hamid. *Sinais e sistemas*. 2. ed. São Paulo: Pearson Prentice Hall, 2010.
- OPPENHEIM, Alan V.; SCHAFER, Ronald W.; BUCK, John R. *Processamento em tempo discreto de sinais*. 2. ed. São Paulo: Pearson Prentice Hall, 2009.
- Elliott Smith. *Understanding the Successive Approximation Register ADC*. Disponível em: `https://www.allaboutcircuits.com/technical-articles/understanding-analog-to-digital-converters-the-successive-approximation-reg/`. Acesso em: 1 nov. 2026.
- ATMEL Corporation. *ATmega2560: 8-bit Microcontroller with 256K Bytes In-System Programmable Flash*. Disponível em: `https://www.alldatasheet.com/datasheet-pdf/view/107092/ATMEL/ATMEGA2560.html`. Acesso em: 4 nov. 2026.