Universidade Federal de Minas Gerais

Escola de Engenharia – Departamento de Engenharia Eletrônica

Disciplina: Laboratório de Sistemas Digitais

Guia de aula: 07

## Assuntos:

- Máquinas de Estados Finitos.
- One-hot encoding
- Múltiplos process ou um único process?

## Objetivos:

- Entender como modelar máquinas de estados finitos em VHDL.
- Apresentar modelos de codificação de máquinas de estados finitos usando um único processo e múltiplos processos.
- Entender a diferença entre as máquinas de Mealy e de Moore.
- Entender as vantagens e desvantagens da codificação one-hot.
- Consolidar conceitos de concorrência entre processos.
- Entender os tipos Enumerated em VHDL.

Espera-se que ao final do Estudo Dirigido o aluno saiba responder às seguintes questões:

- 1) O que são e para que servem as máquinas de estados finitos?
- 2) Quais as diferenças entre Máquinas de Mealy e Máquinas de Moore?
- 3) Como modelar máquinas de estados finitos em VHDL:
  - a. usando um único process?
  - b. usando múltiplos processes?
- 4) O que é one-hot encoding?
- 5) Como modelar os estados de uma Máquina de Estados Finitos em VHDL usando one-hot encoding?

Parte das referências a serem estudadas:

[1] pág. 89 a 106.

[5] pág. 127 a 142. Pág. 485 a 493.

[17]

## Lista de referências:

[1] B. Mealy, F. Tappero. Free Range VHDL. Free Range Factory. 2012.

The electronic version of this book can be downloaded free of charge from: http://www.freerangefactory.org

[5] Frank Vahid. Sistemas Digitais: Projeto, Otimizações e HDLs. Bookman. 2008.

Disponível no Google Books em:

https://books.google.com.br/books?id=8xT9sD0kpfUC&lpg=PR2&dq=Frank%20vahid&hl=pt-

BR&pg=PR3#v=onepage&g=Frank%20vahid&f=false

[17] Mário Côrtes. VHDL: máquina de estados (FSM) (Slides). 2011. Disponível em:

http://www.ic.unicamp.br/~cortes/mc602/slides/VHDL/VHDL 6 MC FSM v2.pdf. Acesso em 24/09/2018.