Universidade Federal de Minas Gerais

Escola de Engenharia – Departamento de Engenharia Eletrônica

Disciplina: Laboratório de Sistemas Digitais

Guia de aula: 06

Assuntos:

- Declarações concorrentes.
- Declaração Process em VHDL.
- Lista de sensibilidade.
- Declarações sequenciais em VHDL.

Objetivos:

- Entender o comportamento das declarações concorrentes em VHDL.
- Estudar a estrutura da declaração *Process* e seu funcionamento.
- Entender a lista de sensibilidade do *Process* e como ela influencia no comportamento do modelo.
- Aprender como utilizar atribuições a variáveis dentro de um *Process* para modelar comportamento sequencial.

Espera-se que ao final do Estudo Dirigido o aluno saiba responder às seguintes questões:

- 1) Qual a diferença entre concorrência e paralelismo?
- 2) Por que as construções concorrentes em VHDL não são chamadas de paralelas?
- 3) Quando as construções concorrentes em VHDL podem apresentar comportamento paralelo?
- 4) Qual a diferença entre se atribuir o valor a um sinal dentro de um Process ou fora dele?
- 5) Qual a função da lista de sensibilidades de um processo?
- 6) Quais as regras para se definir o que deve ser incluído na lista de sensibilidade de um Processo?
- 7) Como se define atribuições sequenciais dentro de um Process?
- 8) Se o modelo VHDL será sintetizado em um hardware que permite paralelismo, por que precisamos de construções sequenciais? Paralelo não é mais rápido?

Parte das referências a serem estudadas:

[1] pág. 29 a 48. Pág. 56 a 68.

[5] pág. 192 - Exemplo 4.11

[8] pág. 9 a 12.

[15]

[16]

Lista de referências:

[1] B. Mealy, F. Tappero. Free Range VHDL. Free Range Factory. 2012.

The electronic version of this book can be downloaded free of charge from: http://www.freerangefactory.org

[5] Frank Vahid. Sistemas Digitais: Projeto, Otimizações e HDLs. Bookman. 2008.

[8] Sabih H. Gerez. VHDL for Simulation and Synthesis. University of Twente. 2016 Disponível em:

http://wwwhome.ewi.utwente.nl/~gerezsh/sendfile/sendfile.php/vhdl-sim-syn-soc.pdf?sendfile=vhdl-sim-syn-soc.pdf

[15] Rob Pike. Concurrency Is Not Parallelism. 2012. Disponível em: https://vimeo.com/49718712. Acesso em: 25/08/2018.

[16] Rob Pike. **Concurrency Is Not Parallelism** (Slides). 2012. Disponível em: https://talks.golang.org/2012/waza.slide. Acesso em: 25/08/2018.