Universidade Federal de Minas Gerais

Escola de Engenharia – Departamento de Engenharia Eletrônica

Disciplina: Laboratório de Sistemas Digitais

Guia de aula: 05

## Assuntos:

- Tipos de dados básicos em VHDL e conversão de tipos.
- Conceitos de sinais e variáveis.
- Comandos para atribuição de sinais e variáveis.

## Objetivos:

- Entender os tipos de dados básicos da linguagem VHDL
- Entender os tipos de dados definidos por algumas bibliotecas para a linguagem VHDL
- Entender quando é possível e como deve-se realizar a conversão de tipos em VHDL
- Conceituar sinais e entender onde podem ser utilizados
- Conceituar variáveis e entender onde podem ser utilizadas

Espera-se que ao final do Estudo Dirigido o aluno saiba responder às seguintes questões:

- 1) Qual a diferença entre os tipos *bit* e *std\_logic*?
- 2) Quais pacotes da *library* "*ieee*" são extensões definidas por desenvolvedores de ferramentas e devem ser evitadas por não serem pacotes padrão definidos pelo IEEE?
- 3) Como realizar operações aritméticas (soma, subtração,...) usando *std\_logic\_vector*?
- 4) Onde um *signal* deve ser declarado?
- 5) Onde uma *variable* deve ser declarada?
- 6) Qual a diferença entre um *signal* e uma *variable*?
- 7) Qual a diferença entre um signal e uma variável de uma linguagem de programação, como C, por exemplo?
- 8) Qual a diferença entre uma variable e uma variável de uma linguagem de programação, como C?

Parte das referências a serem estudadas:

[1] pág. 22 a 26. Pág. 143 a 154.

[8] pág. 13 a 16.

## Lista de referências:

[1] B. Mealy, F. Tappero. Free Range VHDL. Free Range Factory. 2012.

The electronic version of this book can be downloaded free of charge from: http://www.freerangefactory.org

[8] Sabih H. Gerez. VHDL for Simulation and Synthesis. University of Twente. 2016 Disponível em:

http://wwwhome.ewi.utwente.nl/~gerezsh/sendfile/sendfile.php/vhdl-sim-syn-soc.pdf?sendfile=vhdl-sim-syn-soc.pdf