Universidade Federal de Minas Gerais

Escola de Engenharia – Departamento de Engenharia Eletrônica

Disciplina: Laboratório de Sistemas Digitais

Guia de aula: 06

## Assuntos:

- Declarações concorrentes.
- Declaração Process em VHDL.
- Lista de sensibilidade.
- Declarações sequenciais em VHDL.

## Objetivos:

- Entender o comportamento das declarações concorrentes em VHDL.
- Estudar a estrutura da declaração *Process* e seu funcionamento.
- Entender a lista de sensibilidade do *Process* e como ela influencia no comportamento do modelo.
- Aprender como utilizar atribuições a variáveis dentro de um *Process* para modelar comportamento sequencial.

Espera-se que ao final do Estudo Dirigido o aluno saiba responder às seguintes questões:

- 1) Qual a diferença entre concorrência e paralelismo?
- 2) Por que as construções concorrentes em VHDL não são chamadas de paralelas?
- 3) Quando as construções concorrentes em VHDL podem apresentar comportamento paralelo?
- 4) Qual a diferença entre se atribuir o valor a um sinal dentro de um *Process* ou fora dele?
- 5) Qual a função da lista de sensibilidades de um processo?
- 6) Quais as regras para se definir o que deve ser incluído na lista de sensibilidade de um Processo?
- 7) Como se define atribuições sequenciais dentro de um *Process*?
- 8) Se o modelo VHDL será sintetizado em um hardware que permite paralelismo, por que precisamos de construções sequenciais? Paralelo não é mais rápido?

## Atividades práticas em sala de aula:

- 1) Com o Quartus II WebEdition, crie um novo projeto, com a família e o dispositivo FPGA existente no kit DE2.
- 2) Acesse o endereço <a href="https://github.com/sistemas-digitais/mean-4-clocks">https://github.com/sistemas-digitais/mean-4-clocks</a> e obtenha o arquivo VHDL com a definição do modelo (mean\_4\_clocks.vhd). Nos comentários desse arquivo, bem como no arquivo README do repositório, está a descrição do comportamento esperado do modelo. O exemplo 4.11, da página 192 da referência [5] também descreve o comportamento esperado.
- 3) Crie um testbench para simular o modelo.
- 4) Identifique bugs no modelo. Existem dois erros que impedem que o sistema funcione de forma correta. Descreva detalhadamente os erros identificados e como eles afetam o comportamento do modelo.
  - a. Dica 1: O primeiro erro tem relação a ordem de atribuições sequenciais. Altere a ordem ou transforme em atribuições concorrentes;
  - b. Dica 2: o segundo erro tem relação com a precisão no cálculo da divisão por dois.
- 5) Corrija os erros e verifique o funcionamento correto usando o *testbench*.
- Verifique a descrição RTL criada pelo Quartus II (Netlist Viewers → RTL Viewer). Analise o diagrama.
- 7) Adicione a entrada INPUT à lista de sensibilidade do processo, realize a síntese e verifique novamente a descrição RTL criada pelo Quartus II. Houve alguma alteração? O resultado foi conforme esperado?
- 8) Altere a lista de sensibilidade do processo para que contenha somente a entrada INPUT. Realize a síntese e verifique novamente a descrição RTL criada pelo Quartus II. Houve alguma alteração?
- 9) A partir da última alteração, remova o teste do rising\_edge (CLK). Realize a síntese e analise a descrição RTL.
  - a. Execute novamente a simulação e veja o comportamento. Foi conforme o esperado?
  - b. Você consegue identificar algum problema com esta implementação? Discuta com o professor.