D S T Q Q S S

1 Puais São as etapos do projeto de un sostema digistal usando um FPGA? O processo é dividido em 6 etapes. 1. Projetor o Sistema o obter os acquivos HDI à Desenvoluer tostes no HOL e performar Simulação RTL O termo RTL reflete em o HDL estar pronte en nivel de regristrate A simulação chão se O HDL atinge as esperti coros e funções corretamente. 3. Crios analises e sinteses. O processo de analise che ca a sintaxe do codigo HOL, andisa a cetrutura des orgui, ves, constrai a hieraquia de design e estabelece a conerão dos sinois. O processo de sintese transforma os construtoras HDL para componantes em nivel de portos logicos entos OS mapeia para FPGA e IDES 4- Posicionamento e soteamento setrata sobre onde sero posiciondo os elementos a cone Não des Sinois.

D S T Q Q S S As saidos sos convertidos em um orgaios
de imagem de programação pra o dispositi
vo de. co also. de configuração são bixabs no dispositi 2 Para que serve a ferramenta auxites ! Destus II permite a analise e sintese de projetos HDL, que permite a desenvolvedor Compilar seus projetos, executar analises de tempo, examina diagramas RTL, simular a scaço de un projeto a diferentes estimulos e configuer o dispositivo de destino. 3 Bra que serve a ferromenta ModelSim? 1 Hood sim é un simulador HDL. Ele suposta a simulação dos linguagens VHDL e vecilge pde Simular O codigo a nivel RTLe gate rivel. Em rivel RTLE oralisado o cicarito a nival de comporto mento dos registrolores e em gote level é andisado a nivel de nethist

-

6

-

-

D S T Q Q S S

4 Dave sontice sintere de un sistema digital? A sintese de un sistema digital és processo de mover una sone l'instal processe de mover una esperaficação lum projeto obstrato de alto nivol (Inguigen de descrito de Induire) para una implementario detalhado (no nivel de portos logicos). En poceso itentivo que cequer mutiples simulações a fin de alconçor os funciondidades deservates de seu design. 6 Wois as condinos minimas recessorios pora redização de uma simulação funciona? 1 Resporar a similação de projeta

1 Compilar os radigos HDL

3 Reduzir a similação e analisar as
formas de anda é. · Descrição em hordware · Veramenta de Simulação



