# Prova Finale (Progetto di Reti Logiche)

Prof. Fabio Salice – Anno Accademico 2020/2021

Claudio Galimberti (Codice Persona 10610720 – Matricola 911834) Pietro Marco Gallo (Codice Persona 10665739 – Matricola 910579)

# **Indice**

1 Introduzione	2
1.1 Descrizione generale	2
1.2 Descrizione della memoria	
1.3 Specifiche del progetto	3
1.4 Interfaccia del componente	
2 Architettura	5
2.1 Segnali interni	
2.2 Stati della macchina	<i>6</i>
2.1.1 Stato IDLE	
2.1.2 Stato EXPECT_VALUE	
2.1.3 Stato WAIT_VALUE	<i>6</i>
2.1.4 Stato RECEIVE_VALUE	
2.1.5 Stato CHECK_MAX_MIN	<i>6</i>
2.1.6 Stato CALC_DELTA	
2.1.7 Stato CALC_SHIFT	
2.1.8 Stato TEMP_PIXEL	
2.1.9 Stato NEW_PIXEL	
2.1.10 Stato WRITE_OUT	
2.1.11 Stato DONE	7
3 Test Bench	7
3.1 Casi limite	7
3.1.1 Dimensione dell'immagine	
3.1.2 Valori di pixel	
3.2 Trigger di reset asincrono	
3.3 Più immagini in sequenza	
3.4 Altri test notevoli e considerazioni aggiuntive	
4 Report e Conclusioni	11

# 1 Introduzione

# 1.1 Descrizione generale

La Prova Finale (Progetto di Reti Logiche) 2020/2021 è finalizzata all'implementazione di un circuito hardware in una FPGA, che abbia lo scopo di ricalibrare e incrementare il contrasto di un'immagine in input quando i suoi valori d'intensità sono contenuti in un intervallo molto ristretto. Come risultato, i pixel dell'immagine sono distribuiti su tutto l'intervallo di intensità, con valori da 0 a 255. Per questo scopo, viene sfruttato l'algoritmo di equalizzazione di un'immagine, del quale il circuito hardware implementa una versione semplificata rispetto a quella originale. Le immagini coinvolte sono solo quelle in scala di grigi a 256 livelli.

# Equalizzazione dell'istogramma

#### Figura 1 - figure di immagini equalizzate e non, con relativi istogrammi (sorgente: https://slideplayer.it/slide/596329/)

#### 1.2 Descrizione della memoria

L'immagine è contenuta sequenzialmente in una memoria RAM con indirizzamento al byte e con una capienza massima di 65535 byte. Ogni pixel è memorizzato all'interno di un byte a partire dall'indirizzo 2. Nei primi due indirizzi sono memorizzati rispettivamente l'indice di colonna (indirizzo 0) e quello di riga (indirizzo 1) che definiscono la dimensione dell'immagine. Ogni immagine ha una dimensione massima di 128x128 pixel e viene letta riga per riga. L'immagine equalizzata viene salvata sequenzialmente a partire dall'indirizzo di memoria contiguo a quello in cui è memorizzato l'ultimo pixel dell'immagine non equalizzata.

È possibile equalizzare più immagini nell'intero processo, purché siano elaborate una alla volta. In caso di più di un'immagine da equalizzare, ciascuna risulta salvata in una memoria RAM diversa.

	_
Indice di colonna (n_col)	Indirizzo 0
Indice di riga (n_rig)	Indirizzo 1
Pixel 1 non equalizzato	Indirizzo 2
Pixel 2 non equalizzato	Indirizzo 3
Pixel n_col * n_rig non equalizzato	Indirizzo n_col * n_rig + 1
Pixel 1 equalizzato	Indirizzo n_col * n_rig + 2
Pixel 2 equalizzato	Indirizzo n_col * n_rig + 3
Pixel n_col * n_rig equalizzato	Indirizzo 2 * n_col * n_rig + 1
	<u>-</u>


Figura 2 – rappresentazione della memoria RAM utilizzata nel processo di equalizzazione

# 1.3 Specifiche del progetto

Ogni pixel dell'immagine non equalizzata viene sottoposto al seguente processo:

```
DELTA_VALUE = MAX_PIXEL_VALUE - MIN_PIXEL_VALUE
SHIFT_LEVEL = (8 - FLOOR(LOG<sub>2</sub>(DELTA_VALUE + 1)))
TEMP_PIXEL = (CURRENT_PIXEL_VALUE - MIN_PIXEL_VALUE) << SHIFT_LEVEL
NEW_PIXEL_VALUE = MIN(255, TEMP_PIXEL)
```

MAX\_PIXEL\_VALUE e MIN\_PIXEL\_VALUE sono rispettivamente il massimo e minimo valore dei pixel dell'immagine, CURRENT\_PIXEL\_VALUE è il valore del pixel attualmente da trasformare, NEW\_PIXEL\_VALUE è il valore assunto da CURRENT\_PIXEL\_VALUE dopo il processo di equalizzazione.



#### 1.4 Interfaccia del componente

Il componente presenta la seguente interfaccia:

```
entity project_reti_logiche is port (
        i_clk:
                        in std logic:
        i_rst:
                        in std_logic;
        i_start:
                        in std_logic;
                        in std_logic_vector(7 downto 0);
        i data:
                        out std_logic_vector(15 downto 0);
        o_address:
                        out std_logic;
        o_done:
                        out std_logic;
        o_en:
        o_we:
                        out std_logic;
                        out std_logic_vector(7 downto 0)
        o_data:
);
end project_reti_logiche;
```

- i\_clk è il segnale di clock in ingresso generato dal test bench;
- i\_rst è il segnale di reset che inizializza la macchina perché riceva il primo segnale di start;
- i\_start è il segnale di start generato dal test bench;
- i\_data è il segnale che arriva dalla memoria a seguito di una richiesta di lettura;
- o\_address è il segnale di uscita che manda l'indirizzo alla memoria;
- o\_done è il segnale di uscita che comunica la fine dell'elaborazione e il dato di uscita scritto in memoria;

- o\_en è il segnale di enable da mandare alla memoria per poter comunicare (sia in lettura che in scrittura);
- o\_we è il segnale di write enable da mandare alto (= 1) alla memoria per poter scriverci. Per leggere da memoria esso deve essere 0;
- o\_data è il segnale in uscita dal componente verso la RAM.

Il segnale i\_start viene posto a 1 dal test bench dopo un ciclo di clock nel quale è stato alto il segnale i\_rst. L'innalzamento del segnale i\_start comporta l'inizio della lettura in memoria. La fine dell'equalizzazione di un'immagine è scandita dall'innalzamento del segnale o\_done da parte del circuito, al quale il test bench risponde con l'abbassamento del segnale i\_start. Dopo un ciclo di clock, il circuito abbassa anche il segnale o\_done ed è pronto a leggere una nuova immagine quando i\_start viene nuovamente alzato dal test bench. Il segnale i\_rst è asincrono e può essere posto a 1 non solo all'inizio della computazione della prima immagine, ma anche durante l'elaborazione di un'immagine qualunque.




Figura 4 – descrizione della FSM(D) del componente

# 2 Architettura

Il componente è stato interamente descritto all'interno di un singolo modulo mediante astrazione algoritmica. A tale scopo è stata definita una macchina a stati finiti di Moore deterministica con undici stati. La macchina legge anzitutto gli indici di colonna e riga dalla memoria, per calcolare la dimensione dell'immagine in ingresso. Successivamente, vengono letti sequenzialmente tutti i pixel dell'immagine per definire qual è il valore massimo e quello minimo, di modo da calcolare DELTA\_VALUE e SHIFT\_LEVEL. In seguito, i pixel vengono nuovamente letti, sottoposti a modifica e scritti in memoria uno alla volta.

L'algoritmo della macchina è stato implementato con l'utilizzo di due process: il primo descrive la parte sequenziale, che assegna ai valori dei segnali e dello stato correnti i valori presi durante il precedente ciclo di clock dalla parte combinatoria; il secondo process descrive la parte combinatoria, che definisce il comportamento della macchina all'interno di ogni singolo stato.

# 2.1 Segnali interni

Il componente è corredato da una serie di segnali interni, ciascuno con una specifica funzione:

- **current\_state** (state\_type): definisce lo stato corrente della macchina;
- **first\_scan** (boolean): indica se l'immagine è stata completamente letta per la prima volta;
- **got\_column, got\_line** (boolean): indicano se il valore rispettivamente di indice di colonna e di riga è stato letto dalla memoria;
- **multiplication** (boolean): indica se è già stata calcolata la dimensione dell'immagine;
- **writing\_time** (boolean): indica se il valore del pixel è già stato processato per essere scritto in memoria;
- **reading\_address** (std\_logic\_vector(15 downto 0)): è il segnale in cui viene salvato l'indirizzo corrente di lettura dalla memoria;
- writing\_address (std\_logic\_vector(15 downto 0)): è il segnale in cui viene salvato l'indirizzo corrente di scrittura dalla memoria;
- **dimension** (std\_logic\_vector(15 downto 0)): è il segnale in cui viene memorizzata la dimensione dell'immagine come prodotto dell'indice di colonna per l'indice di riga;
- **temp\_value** (std\_logic\_vector(15 downto 0)): è il segnale in cui viene salvato TEMP\_PIXEL definito al capitolo 1.3;
- **new\_pixel\_value** (std\_logic\_vector(7 downto 0)): è il segnale cui viene attribuito il valore effettivo del pixel equalizzato da salvare in memoria;
- **column\_num**, **line\_num** (std\_logic\_vector(7 downto 0)): sono i segnali in cui vengono memorizzati rispettivamente l'indice di colonna e l'indice di riga dell'immagine non equalizzata;
- **current\_pixel** (integer range 0 to 255): è il segnale in cui viene memorizzato il valore del pixel non equalizzato letto dalla memoria;
- **min\_value**, **max\_value** (integer range 0 to 255): sono i segnali in cui vengono salvati rispettivamente i valori minimo e massimo dell'insieme dei pixel non equalizzati;
- delta\_value (integer range 0 to 255): è il segnale in cui viene salvata la differenza max\_value min\_value;
- **shift** (integer range 0 to 8): è il segnale in cui è memorizzato SHIFT\_LEVEL (cfr. capitolo 1.3).

Tutti questi segnali definiscono nel loro insieme lo stato corrente della macchina. A ciascuno di essi è associato un corrispettivo segnale stato prossimo (per esempio, next\_state per current\_state, reading\_address\_next per reading\_address, e via dicendo), che definisce il valore che sarà assunto dal segnale corrente nel successivo ciclo di clock. Tutti questi segnali associati, dunque, definiscono lo stato prossimo della macchina.

#### 2.2 Stati della macchina

#### 2.2.1 Stato IDLE

È lo stato iniziale nel quale si attende l'innalzamento di i\_start a 1 per l'inizio della computazione. È anche lo stato cui viene inizializzata la macchina quando i\_rst viene asincronicamente posto a 1.

#### 2.2.2 Stato EXPECT\_VALUE

È lo stato in cui viene definito l'indirizzo di memoria da cui leggere il valore in ingresso, sia esso l'indice di colonna o di riga, oppure il pixel corrente. Nel caso in cui l'indice di colonna o quello di riga risultasse pari a 0, allora in memoria non è salvata nessuna immagine, per cui la macchina può già terminare la computazione passando direttamente allo stato finale.

#### 2.2.3 Stato WAIT\_VALUE

È lo stato in cui la macchina attende il valore letto all'indirizzo di memoria definito nello stato EXPECT\_VALUE.

# 2.2.4 Stato RECEIVE\_VALUE

È lo stato in cui la macchina riceve in ingresso il valore corrente dalla memoria. Una serie di segnali booleani interni (got\_column, got\_line e first\_scan) definisce come interpretare il valore ricevuto, che può essere:

- L'indice di colonna o l'indice di riga, a seconda dell'indirizzo corrente di memoria 0 o 1.
- Un pixel dell'immagine non equalizzata. In questo caso, solo durante la lettura del primo pixel per la prima volta viene calcolato il valore della dimensione dell'immagine (prodotto di indice di riga e indice di colonna), che viene attribuito al segnale interno dimension (vettore di 16 bit).

# 2.2.5 Stato CHECK\_MAX\_MIN

È lo stato in cui la macchina controlla se il pixel letto dalla memoria è il massimo o il minimo dell'insieme di pixel dell'immagine.

#### 2.2.6 Stato CALC DELTA

È lo stato in cui, una volta letta tutta l'immagine per la prima volta, viene calcolata la differenza tra i valori massimo e minimo dei pixel dell'immagine.

#### 2.2.7 Stato CALC\_SHIFT

È lo stato nel quale viene calcolato shift\_level, ovvero il numero di bit coinvolti nello shift logico a sinistra di temp\_pixel. Sono implementati in questo stato controlli a soglia per realizzare la funzione a valori discreti floor().

# 2.2.8 Stato TEMP\_PIXEL

È lo stato nel quale viene calcolato temp\_pixel come shift logico a sinistra, per un numero di bit pari a shift\_level, della differenza tra il pixel corrente letto dalla memoria per la seconda volta e il pixel minimo dell'immagine. Il risultato sarà il pixel corrispondente dell'immagine equalizzata, se rientra nell'intervallo [0, 255].

#### 2.2.9 Stato NEW\_PIXEL

È lo stato in cui viene calcolato il pixel effettivo dell'immagine equalizzata come minimo tra 255 e temp\_pixel. La scelta di questo calcolo del minimo serve per mantenere l'intervallo della scala di 256 grigi anche nell'immagine equalizzata.

#### 2.2.10 Stato WRITE\_OUT

È lo stato in cui viene assegnato l'indirizzo di memoria in cui scrivere il pixel dell'immagine equalizzata.

#### **2.2.11 Stato DONE**

È lo stato in cui la prima volta il segnale o\_done viene posto a 1, la seconda volta si attende che la memoria abbassi i\_start, come conseguenza dell'innalzamento di o\_done da parte del componente. Quando avviene, la macchina viene riportata allo stato iniziale IDLE per incominciare l'elaborazione di una nuova immagine. Non è richiesta l'attesa dell'innalzamento del segnale i\_rst per transitare da una computazione a un'altra.

# 3 Test Bench

Il progetto è stato sottoposto a una serie di test bench, simulandone il comportamento prima (Behavioral) e dopo la sintesi (Post-Synthesis Functional¹). I test bench hanno coinvolto numerosi casi generali e casi limite di comportamento della macchina.

I casi limite reputati di maggior interesse si suddividono in base a una specifica peculiarità:

- Casi limite in termini di dimensione dell'immagine in ingresso;
- Casi limite in termini di valori dei pixel dell'immagine in ingresso.

#### 3.1 Casi limite

# 3.1.1 Dimensione dell'immagine

**1. Immagine nulla:** in questo caso non è salvata nessuna immagine nella RAM e questo è identificato dal fatto che uno dei due indici (di colonna o di riga) è pari a 0. Quando il componente legge un indice nullo, passa immediatamente allo stato finale.




Figura 5 – immagine nulla con indice di colonna pari a 0

<sup>&</sup>lt;sup>1</sup> Nelle simulazioni Post-Synthesis Functional i nomi degli stati della FSM sono stati codificati da Vivado con i seguenti numeri interi: 0 = IDLE, 1 = EXPECT\_VALUE, 2 = RECEIVE\_VALUE, 3 = WAIT\_VALUE, 4 = CHECK\_MAX\_MIN, 5 = CALC\_DELTA, 6 = CALC\_SHIFT, 7 = TEMP\_PIXEL, 8 = NEW\_PIXEL, 9 = WRITE\_OUT, 10 = DONE.

**2. Immagine 128x128:** l'immagine in memoria ha la massima dimensione possibile secondo la specifica di progetto. A livello di elaborazione di una singola immagine, questo è il caso di test che impiega il maggior tempo.



Figura 6 – immagine 128x128 (momento di fine elaborazione)

**3. Immagine 1x1:** l'immagine in memoria ha un solo pixel. In questo caso pixel massimo e minimo coincidono, quindi la differenza è sempre 0 e lo shift è sempre 8. Venendo eseguito uno shift completo a sinistra sugli 8 bit meno significativi di temp\_value, il pixel equalizzato avrà sempre valore nullo.



Figura 7 – immagine 1x1 (elaborazione completa)

# 3.1.2 Valori di pixel

1. Immagine a tinta unita nera (tutti i pixel a 0): in questo caso l'immagine non subisce modifiche di contrasto, in quanto l'uguaglianza tra tutti i pixel determina una differenza nulla tra minimo e massimo pixel, con conseguente shift\_level pari a 8 e un'immagine equalizzata con tutti i pixel pari a 0.




Figura 8 – immagine con pixel a 0 (fine elaborazione)

**2. Immagine a tinta unita bianca (tutti i pixel a 255):** in questo caso l'immagine subisce la massima modifica di contrasto, diventando un'immagine a tinta unita nera. Questo è dovuto sempre al fatto che i pixel sono tutti uguali, quindi delta\_value = 0 e shift\_level = 8.



Figura 9 - immagine con pixel a 255 (fine elaborazione)

3. Immagine a tinta unita (pixel tutti uguali): è la generalizzazione dei due casi limite precedenti. Il risultato è sempre un'immagine a tinta unita nera. E questo vale per ogni valore assumibile dai pixel, purché essi siano tutti uguali, proprio in virtù del fatto che la differenza tra massimo e minimo pixel è nulla, quindi il generico pixel sarà sempre shiftato di 8 a sinistra e gli 8 bit meno significativi saranno tutti 0.

# 3.2 Trigger di reset asincrono

Se il segnale di reset viene alzato asincronicamente, la macchina interrompe l'elaborazione dell'immagine qualunque sia il punto in cui è arrivata, si riporta allo stato IDLE, inizializzando tutti i segnali al loro valore iniziale, e ricomincia dall'inizio l'elaborazione della stessa immagine.

Il trigger del reset può avvenire sia prima dell'elaborazione della prima immagine, come indicato dalla specifica di progetto, sia in qualsiasi momento della computazione.

#### 1. Reset in fase di lettura



Figura 10 – reset asincrono durante la lettura del primo pixel (mem\_address = 2)

#### 2. Reset in fase di scrittura



Figura 11 – reset asincrono alla fase di scrittura del secondo pixel equalizzato

#### 3. Reset con segnale o\_done = '1' (stato DONE)




Figura 12 – reset asincrono esattamente prima che i\_start sia abbassato

# 3.3 Più immagini in sequenza

Il componente è stato progettato per elaborare anche più immagini in sequenza. La transizione da una computazione a un'altra prevede la reciproca interazione tra i segnali i\_start e o\_done in questo modo: alla fine della computazione, il segnale o\_done viene alzato la prima volta in cui la macchina entra nello stato DONE. Viene passato al test bench, il quale innesca l'abbassamento del segnale i\_start. Il componente risponde a questa modifica abbassando il segnale o\_done, mettendosi in attesa di un successivo innalzamento del segnale i\_start da parte del test bench stesso.




Figura 13 - transizione da un'immagine a un'altra

# 3.4 Altri test notevoli e considerazioni aggiuntive

Utilizzando un programma in linguaggio C, sono stati generati una serie di test casuali per verificare il buon funzionamento del progetto. Nello specifico, ne sono stati generati 100 e il 100% è stato superato dal componente. Tra questi casi di test si rimarcano due tipologie particolari:

- Immagini nulle e non nulle in sequenza;
- Valore massimo o minimo come ultimo pixel dell'immagine.

# 4 Report e Conclusioni

Analizzando report\_utilization, dopo la fase di sintesi effettuata dal software Vivado, risulta che il componente occupa uno spazio inferiore all'1% della FPGA in cui è inserito, la quale è di tipo xc7a200tfbg484-1. L'architettura del componente inferita da Vivado contiene 252 look-up tables e 160 flip-flop tipo D.

	C/ T	Τ.		Τ.		Τ		•		
	Site Type		Used		rixed		Available		Util%	
Slice	LUTs*	ī	252	ī	0	ī	134600	1	0.19	
LUT	as Logic	ı	252	1	0	1	134600	ı	0.19	
LUT	as Memory	1	0	1	0	I	46200	I	0.00	
Slice	Registers	1	160	1	0	ı	269200	1	0.06	
Regi	ster as Flip Flop	1	160	1	0	ı	269200	ı	0.06	
Regi	ster as Latch	1	0	1	0	ı	269200	1	0.00	
F7 Mux	es	1	0	1	0	I	67300	ı	0.00	
F8 Mux	es	1	0	1	0	I	33650	1	0.00	

Figura 14 – componenti architetturali (report\_utilization)

Come richiesto da specifica, è stato imposto un vincolo sul clock, cioè che il componente funzioni con un periodo di almeno 100 ns. Analizzando report\_timing e report\_timing\_summary, il componente impiega 6.928 ns per far commutare tutte le porte logiche, lasciando un intervallo di tempo massimo (WNS) di 92.921 ns tra quel momento e l'inizio di un nuovo ciclo di clock. Il componente, pertanto, può funzionare fino a una frequenza massima del clock di circa 144.34 MHz.

Path Group: i\_clk

Path Type: Setup (Max at Slow Process Corner)

Requirement: 100.000ns (i\_clk rise@100.000ns - i\_clk rise@0.000ns)

Data Path Delay: 6.928ns (logic 3.077ns (44.414%) route 3.85lns (55.586%))

Figura 15 – Report Timing



Figura 16 – Report Timing Summary