模型机设计报告

班级 软件 1801 姓名 肖云杰 学号 201826010113

一、设计目的

本课程力图以"培养学生现代数字系统设计能力"为目标,贯彻以 CPU 设计为核心,以层次化、模块化设计方法为抓手的组织思路,培养学生设计与实现数字系统的能力。

本设计要求在进行了多个单元实验后,综合利用所学的理论知识,并结合在单元实验中所积累的成果(包括已经设计好的功能部件和调试方法),设计出一个简易计算机系统。

二、设计内容


- (一) 按照给定的数据通路、数据格式和指令系统,使用EDA工具设计一台用硬连线逻辑 控制的简易计算机:
 - (二) 要求灵活运用各方面知识, 使得所设计的计算机具有较佳的性能;
 - (三) 对所设计计算机的性能指标进行分析,整理出设计报告。

3.1 设计的整体架构

表1 指令系统表

| 汇编符号 | 功能 | 编码 |
|------------|---------------------------------|---------------------|
| MOV R1, R2 | (R2) → R1 | 1111 R1 R2 |
| MOV M, R2 | $(R2) \rightarrow (C)$ | 1111 11 R2 |
| MOV R1, M | $((C)) \rightarrow R1$ | 1111 R1 11 |
| ADD R1, R2 | $(R1) + (R2) \rightarrow R1$ | 1001 R1 R2 |
| SUB R1, R2 | $(R1) - (R2) \rightarrow R1$ | 0110 R1 R2 |
| OR R1, R2 | $(R1) \lor (R2) \rightarrow R1$ | 1011 R1 R2 |
| NOT R1 | $/ (R1) \rightarrow R1$ | 0101 R1 XX |
| RSR R1 | (R1)循环右移一位→ R1 | 1010 R1 00 |
| RSL R1 | (R1)循环左移一位→ R1 | 1010 R1 11 |
| JMP add | add → PC | 0001 00 00, address |
| JZ add | 结果为 0 时 add → PC | 0001 00 01, address |
| JC add | 结果有进位时 add → PC | 0001 00 10, address |
| IN R1 | (开关 7-0) → R1 | 0010 R1 XX |
| OUT R1 | (R1) → 发光二极管 7-0 | 0100 R1 XX |
| NOP | $(PC) +1 \rightarrow PC$ | 0111 00 00 |
| HALT | 停机 | 1000 00 00 |

(四) 数据通路




(五) 控制信号

表 2 基本控制信号及功能表

| X 2 全年江南省与汉功能X | | | |
|----------------|----------------|--|--|
| 序号 | 信号 | 功能 | |
| 1 | IN PC | 与 LD PC 配合使用,为 1 时 PC 加 1 计数,为 0 时加载 BUS 上的数据。 | |
| 2 | LD PC | 当 IN PC=1 允许对 PC 加 1 计数,否则允许把 BUS 上的数据打入 PC。 | |
| 3 | LD IR | 允许把 BUS 上的数据打入指令寄存器 IR。 | |
| 4 | /WE | 允许把 BUS 上的数据打入通用寄存器组,低电平有效。 | |
| 5 | F→BUS | ALU 的运算结果通过移位门直接送到总线 BUS 的对应位。 | |
| 6 | FL→BUS | ALU 的运算结果通过移位门左移一位送到总线 BUS,且 $F7$ 送 C_f 。 | |
| 7 | FR→BUS | ALU 的运算结果通过移位门右移一位送到总线 BUS,且 $F0$ 送 C_f 。 | |
| 8 | /CS | 允许访问存储器,低电平有效。 | |
| 9~10 | MADD | 存储器 RAM 地址来源。0: 指令计数器,1: 通用寄存器 A 口,2: B 口。 | |
| 11 | DL | 读存储器 RAM。 | |
| 12 | XL | 写存储器 RAM。 | |
| 13 | M | M=1,表示 ALU 进行逻辑运算操作。 | |
| 14~17 | $S_3 \sim S_0$ | 使 ALU 执行各种运算的控制位。 | |
| 18 | HALT | 此位为"1"时停机,下次输入人工操作。 | |

3.2 各模块的具体实现

1. 指令计数器




其功能表如下

| CLK | IN PC | LD PC | 功能 |
|-----|-------|-------|----------|
| 7 | 1 | 0 | PC ←PC+1 |
| | 0 | 1 | PC← 输入 |

功能描述:

- 1. 在时钟下降沿, 若 1d=1 , inc=0, 则 pc 输出值 = 输入值
- 2. 在时钟下降沿, 若 inc=0 , 1d=0 , 则 pc 输出=原 pc+1;

```
🔁 CPU.bdf
                                                                                  🏻 🎨 pcjog.yhd
                library ieee;
---
                use ieee.std_logic_1164.all, ieee.std_logic_unsigned.all;
          2
44
              ■entity pcjoq is
A ...
              port(a : in std_logic_vector(7 downto 0);
    ld, inc, clk : in std_logic;
    c : out std_logic_vector(7 downto 0));
          5
\overrightarrow{\{\}}
           6
•
                end pcjoq;
          8
£
          9
              architecture behave of pojoq is
signal tem : std_logic_vector(7 downto 0);
         10
         11
         12
               ■begin
%
         13
                     process(ld, inc, clk)
              %
         14
                      begin
×
         15
                           if (clk'event and clk = '0') then
              if inc = 'l' then
if tem = "llllllll" then
         16
              0
         17
               tem <= "00000000";
         18
Z
         19
               \equiv
 Ð
         20
                                          tem <= tem + 1;
                                end if;
elsif ld = '1' then
         21
267
268
         22
               tem <= a;
         23
ab/
         24
                                end if;
25
                           end if;
         26
                      end process;
         27
                      c <= tem;
                 end;
ĸ2
功能仿真:
```



c)结果分析及结论


0-20ns: 两个功能选择都为低电平, 无功能, 因此, 输出不变, 模块没有问题

20-50ns: inc为高电平,功能为自增一,因此,在每个时钟下降沿,数据进行自增1


50-60ns: 设置为极限数据 60-70ns: 判断溢出归零操作

70-100ns: ld 为 1, 为置值功能, 测试正确。

STL 视图




2. 8路3选1多路选择器




其功能如下:

根据 sel , dout 选择 合适的 d0, d1, d2输出。

当 sel = "00" dout 选择 d0 当 sel = "01" dout 选择 d1 其他情况 dout 选择 d2




功能仿真:



结果分析及结论


0-10ns: 选择信号为00, 选择d0输出, 正确 10-20ns: 选择信号为01, 选择d1输出, 正确 20-30ns: 选择信号为 10, 选择 d2 输出, 正确

STL 视图



3. RAM

LPM_RAM_IO的符号及功能如下:



| CLK | we | outenab | 功能 |
|-----|----|---------|-------------------------|
| | 0 | 0 | Dio<=高阻态Z |
| | 1 | 0 | Dio的数据写入address所指定的存储单元 |
| | 0 | 1 | address所指定的存储单元数据从dio输出 |

功能描述:

在 clk 时钟上升沿有效:


当 we=0 outenab =0, 输出为高阻态;

当 we=1 outenab =0 , 将 dio 的数据写入地址 address


当 we=0 outenab =1, 将 adress 的数据输出

采用 1pm 定制

将RAM和寄存器配合实现对RAM的读写操作,参考实现如图所示:



功能仿真如下:




0-10ns: 两个功能信号都为低电平,输出为高阻态

10-40ns: we (xl) 为1,写入,将00000001写入00000001地址,将00000010写入00000010地

址,将00000100写入00000100地址。


40-80ns; 读出, 从地址内读出数据, 且时钟上升沿有效

4. 指令寄存器




功能描述:


由其功能表得知, 当 halt = 1 , 输出为高阻态 当 时钟处于下降沿, 且 ld ir=1 ,输出为 输入 a;



Name 00000110 **₽**0 **∄** a 00000111 00001000 **₽**9 clk **1**0 HALT **₽**11 LD_IR **a** 12 # x ZZZZZZZZ 00000110 00001000 7777777 仿真结果正确

St1 视图






当 SM=0 时,该周期完成取指 令,当 SM=1 时,该周期执行指令


Sm 功能如下:

| CLK | EN | 功能 |
|-----|----|---------|
| | 1 | SM←SM取反 |
| | 0 | SM不变 |


C1k 时钟下降沿有效, 当 en = 1, sm 取反 当 en = 0, sm 不变;

在实际使用中, 我们根据 SM 的功能去掉 en, 简化电路






功能仿真:




对比上图,发现功能仿真正确。

STL 视图



6. 指令译码器

功能: 当使能端为高电平,通过输入的指令,选择合适的功能接口输出



```
library ieee;
use ieee.std_logio_ll64.all;
use ieee.std_logio_arith.all;
use ieee.std_logio_unsigned.all;
                                           use ieee.sed_logic_rist.al;
use ieee.sed_logic_rist.al;
use ieee.sed_logic_rist.al;
use ieee.sed_logic_rist.al;
use ieee.sed_logic_msigned.al;

En: in std_logic;
IR : in std_logic;
IR : in std_logic;
IR : in std_logic;
NOVA : out std_logic;
NOVB : out std_logic;
NOVC : out std_logic;
NOVC : out std_logic;
NOVC : out std_logic;
NOVC : out std_logic;
NOTO : out std_logic;
NOP : out std_logic;
NOP
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
33
34
35
36
37
38
49
40
41
42
44
45
46
47
```

对应功能表


指令系统表 表 1

| 汇编符号 | 功能 | 编码 |
|------------|---------------------------------|---------------------|
| MOV R1, R2 | (R2) → R1 | 1111 R1 R2 |
| MOV M, R2 | (R2) → (C) | 1111 11 R2 |
| MOV R1, M | ((C)) →R1 | 1111 R1 11 |
| ADD R1, R2 | $(R1) + (R2) \rightarrow R1$ | 1001 R1 R2 |
| SUB R1, R2 | $(R1) - (R2) \rightarrow R1$ | 0110 R1 R2 |
| OR R1, R2 | $(R1) \lor (R2) \rightarrow R1$ | 1011 R1 R2 |
| NOT R1 | $/ (R1) \rightarrow R1$ | 0101 R1 XX |
| RSR R1 | (R1)循环右移一位→ R1 | 1010 R1 00 |
| RSL R1 | (R1)循环左移一位→ R1 | 1010 R1 11 |
| JMP add | add → PC | 0001 00 00, address |
| JZ add | 结果为 0 时 add → PC | 0001 00 01, address |
| JC add | 结果有进位时 add → PC | 0001 00 10, address |
| IN R1 | (开关 7-0) → R1 | 0010 R1 XX |
| OUT R1 | (R1) → 发光二极管 7-0 | 0100 R1 XX |
| NOP | $(PC) +1 \rightarrow PC$ | 0111 00 00 |
| HALT | 停机 | 1000 00 00 |

仿真结果:



STL 视图:




第 12 页 共 24 页

7. 控制信号逻辑


需要根据每一个指令控制信号发出对应的简易计算机系统的各个控制信号。 控制信号发生器需要完成:

指令控制信号和简易计算机系统的各个控制信号的一一对应。

RTL 如图



8. 通用寄存器




| CLK | WE | RAA[10] | RWBA[10] | 功能 |
|--------|----|---------|----------|---------------------------|
| | 1 | 00或01或 | 00或01或10 | 根据RAA[10]的值从A,B,C中选择一个寄存 |
| | | 10 | | 器的值由AO口输出 |
| | | | | 如RAA[10]=00, AO<=A寄存器的值 |
| | | | | RAA[10]=01, AO<=B寄存器的值 |
| | | | | RAA[10]=10, AO<=C寄存器的值 |
| | | | | 根据RWBA[10]的值从选择A,B,C中选择一个 |
| | | | | 寄存器的值由BO口输出, |
| | | | | 如RWBA[10]=00, BO<=A寄存器的值 |
| | | | | RWBA[10]=01, BO<=B寄存器的值 |
| | | | | RWBA[10]=10, BO<=C寄存器的值 |
| \neg | 0 | XX | 00或01或10 | 根据RWBA[10]的值,将外部输入写入A,B,C |
| _ | | | | 三个寄存器中的一个寄存器内。 |

```
🔁 CPU.bdf
                                                              Simulation Report - Simulation Waveforms
                                                                                                                            📄 🗓 CPU.
:
                    use ieee.std_logic_l164.all;
             2
M
             3
                  ■entity tyjoq is
A ...
                   ■port(
                          RAA : in std_logic_vector(1 downto 0);
RWBA : in std_logic_vector(1 downto 0);
I : in std_logic_vector(7 downto 0);
             6
*
賃
                            WE : in std_logic;
                           clk : in std logic;
AO : out std_logic_vector(7 downto 0);
BO : out std_logic_vector(7 downto 0));
           10
1
           11
           12
%
                     end tyjoq;
%
           14
                  architecture bhv of tyjoq is
    signal A : std_logic_vector(7 downto 0) := "10000000";
    signal B : std_logic_vector(7 downto 0) := "11000001";
    signal C : std_logic_vector(7 downto 0) := "10001001";
           15
           16
 0
           18
\mathbb{Z}
           19
                  begin
process(clk, WE, A, B, C)
           20
                  21
                           begin
267
268
                                 if(clk'event and clk = '0')then
  if(WE = '0') then
    if(RWBA = "00")then
           22
                   23
                   ab,
           24
                  25
                                                    A <= I;
           26
                   elsif(RWBA = "01")then
                                               B <= I;
elsif(RWBA = "10")then
           27
=
           28
                   29
                                                   C <= I;
2
                                               end if;
           31
                                        end if;
                                  end if;
           32
                            end process;
           33
           34
                           AO <= A when RAA = "00" else
                           B when RAA = "01" else
C when RAA = "10" or RAA = "11";
BO <= A when RWBA = "00" else
           35
           36
           37
                                        B when RWBA = "01" else
C when RWBA = "10" or RWBA = "11";
           39
                     end bhv:
           40
```

第 14 页 共 24 页

仿真结果如下:



结果分析及结论

0-10ns: we为1,选择输出,此时选择的为A寄存器的值,都为00000000


10-20ns: we为1,选择输出,此时选择的为B寄存器的值,都为00000000

20-30ns: we为1,选择输出,此时选择的为C寄存器的值,都为00000000

40-60ns: we为0,按照wa,将11110000,11110001,11110010分别赋值给三个寄存器。

60-90ns: we 为 1, 再次从三个寄存器取值, 观察, 正确。

STL 视图:




第 15 页 共 24 页

9. ALU

ALU 根据 S3-S1 和 M 控制信号需要实现 ADD、SUB、OR、NOT 运算,并 产生状态位 Cf 和 Zf。另外, ALU 在 MOVA、MOVB、RSR 和 RSL 四条指令执 行时,提供将数据传输至 BUS 总 线的通路。

ALU 模块图:



指令具体功能如下:

| ADD R1, R2 | $(R1) + (R2) \rightarrow R1$ | 1001 R1 R2 |
|------------|---------------------------------|------------|
| SUB R1, R2 | $(R1) - (R2) \rightarrow R1$ | 0110 R1 R2 |
| OR R1, R2 | $(R1) \lor (R2) \rightarrow R1$ | 1011 R1 R2 |
| NOT R1 | $/$ (R1) \rightarrow R1 | 0101 R1 XX |

```
Simulation Report - Simulation Waveforms
 😭 CPU.bdf
                                                                                                                                                    CPU.vwf
                                                                                                                                                                                                                                Ì 🕸 tyjo
                             library ieee;
use ieee.std_logic_l164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
•
44
A.B
                          entity ALU is
                         mentity ALU is
mentity ALU is
mentity M: in std_logic;
    S: in std_logic_vector(3 downto 0);
    A,B: in std_logic_vector(7 downto 0);
    C,Z: out std_logic;
    COUT: out std_logic_vector(7 downto 0));
    Tun.!
₽
€
 1
%
%
                12
13
14
15
16
17
%
                        ■architecture str of ALU is
                         component parallel_adder_vhdl is port(
 0
                                               t(
   A,B : in std_logic_vector(7 downto 0);
C0 : in std_logic;
S : out std_logic_vector(7 downto 0);
C8 : out std_logic);
\overline{z}
Ð
                21
267
268
                             end component;
signal sum,add,sub,subf : std_logic_vector (7 downto 0);
signal Ca,Cs,Cf : std_logic;
                24
 1
                                   gin process (M,S) begin if (M = '1') then if (S = "1001") then sum <= add; C <= Ca; elsif (S = "0110") then sum <= subf; C <= Cs; elsif (S = "0110") then sum <= A or B; C <= '0'; elsif (S = "0101") then sum <= not A; C <= '0'; end if;
                25
26
                             begin
27
                28
29
                30
                31
                33
                        =
                36
                39
                                      C <=
end if;
else
                        =
                42
                                       else
    sum <= A;
    C <= '0';
end if;
end process;
process(sum)</pre>
                43
44
45
                46
47
48
                         segin
if (sum = "000000000") then
Z <= '1';</pre>
                49
                         else
Z <= '0';
                51
                52
                                        end if:
                                        end process;
                54
55
                                       Al : parallel_adder_vhdl
port map (A, B, '0', add, Ca);
```


```
57
            A2 : parallel adder vhdl
             port map (A, B, 'l', sub, Cs);
  58
             A3 : parallel adder vhdl
  59
             port map ("00000000", sub, 'l', subf, Cf);
  60
             COUT <= sum;
  61
   62
         end str;
全加器:
    (CPU.bdf
                                 Simulation Report - Simulation Wavef... | 🔄
                 library ieee;
                 use ieee.std_logic_ll64.all;
            2
    44
            3
            4
                mentity half adder is
            5
                ■port (
    {}
            6
                     x,y : in std logic;
            7
                     s,c : out std logic);
    +=
            8
                end half adder;
            9
    +
               architecture strl of half adder is
           10
           11
                begin
           12
                     s <= x xor y;
           13
                     c \ll x and y;
           14
                end strl;
           15
    ⅙
           16
                library ieee;
    0
                use ieee.std logic 1164.all;
           17
           18
    \mathbb{Z}
           19
                entity full adder is
           20
    ₽
                ■port(
           21
                     x,y,z : in std logic;
           22
                     s,c : out std logic);
                end full adder;
           23
    ab/
           24
           25
               architecture str2 of full adder is
           26
               component half adder
    ....:
           27
                         port (
           28
                             x,y : in std logic;
           29
                              s,c : out std logic);
    2
                     end component;
           30
                     signal hs, hc, tc : std logic;
           31
           32
                 begin
           33
                     HA1 : half adder
           34
                        port map (x, y, hs, hc);
           35
                     HA2 : half adder
           36
                        port map (hs, z, s, tc);
                     c <=tc or hc;
           37
                 end str2;
           38
           39
仿真结果如下:
```

Simulation Waveforms Simulation mode: Functional Master Time Bar: ◆ Pointer: 13.3 ns 36.06 ns Interval: Α 50.0 ns 10.0 ns 20.0 ns 30.0 ns 60.0 ns 40.0 ns Value Name € 13.3 ns 13.3 ⊕_ **■**0 В m B 10 1 **1 1 1 +** s 1001 0110 1011 0101 B 0101 01010101 00001111 **₽**6 + a 11111111 11110000 44 **i** 15 ⊞ Ъ B 1010 10101010 00000100 00001111 11111011 24 **+** T B 1111 (XXXXXXXX X 11111111 11111111 11110000 В () ₫ 34 В

0-10ns: m=0, 无效

10-20ns: 功能为加法,运行正确 20-30ns: 功能为减法,运行正确 30-40ns: 功能为求或,运行正确 40-50ns: 功能为求非,运行正确

STL 视图: Page Title: | alu_ex3




10. 移位逻辑

由 R1 的编码通过 RWBA1、RWBA0 从通用寄存器组 B 口读出 R1 的内容, 在 S3~S0 和 M

的控制下通过 ALU, 经移位逻辑循环右移或循环左移后送入总 线 BUS; 再由/WE 控制和 R1 的编码选择 RWBA1、RWBA0, 将 BUS 上的数据 写入通用寄存器 R1。


移位逻辑模块图:



指令具体功能如下:


| RSR R1 | (R1) 循环右移一位→ R1 | 1010 R1 00 |
|--------|-----------------|------------|
| RSL R1 | (R1) 循环左移一位→ R1 | 1010 R1 11 |

RSR 循环移位操作具体如下:



```
😭 CPU.bdf
                                                                  😲 yiwei.vhd
            library ieee;
2
            use ieee.std_logic_l164.all;
44
        3
             use ieee.std logic unsigned.all;
           entity yiwei is
A A
           port(fbus, flbus, frbus : in std logic;
       5
{}
                  a:in std_logic_vector(7 downto 0);
        6
                  cf:out std_logic;
*
                  w:out std_logic_vector(7 downto 0));
       8
Œ
       9
            end yiwei;
       10
           ■architecture bhv of yiwei is
      11
           ■begin
                process (fbus, flbus, frbus, a)
%
       12
           begin
      13
%
                 if fbus='l' then
      14
           X
      15
                     w<=a;
                     cf<='0';
       17
           elsif flbus='l' then
                    w<=a(6 downto 0) & a(7);
      18
Z
                     cf<=a(7);
      19
                 elsif frbus='l' then
₽
           20
                     w<=a(0) & a(7 downto 1);
      21
267
268
       22
                     cf<=a(0);
ab/
                     w<="ZZZZZZZZ";
       24
cf<='0';
       25
                 end if;
       26
      27
                 end process;
       28
            end;
       29
```


仿真结果如下:




0-10ns: 简单输出

10-20ns: 左移,将最左位补到最右位,正确 20-30ns: 右移,将最右位补到最左位,正确


STL 视图




11.12 寄存器




当处于时钟上升沿时,将输入数据 a 寄存在寄存器中寄存器需要完成:对输入数 a 进行存储并且输出



仿真结果如下:



RTL 为:



四、 系统测试

4.1 测试环境

采用基于FPGA进行数字逻辑电路设计的方法。

采用的软件是 Quartus II


4.2 测试方法


表 1 指令系统表

| 汇编符号 | 功能 | 编码 |
|------------|---------------------------------|---------------------|
| MOV R1, R2 | (R2) → R1 | 1111 R1 R2 |
| MOV M, R2 | $(R2) \rightarrow (C)$ | 1111 11 R2 |
| MOV R1, M | ((C)) →R1 | 1111 R1 11 |
| ADD R1, R2 | $(R1) + (R2) \rightarrow R1$ | 1001 R1 R2 |
| SUB R1, R2 | $(R1) - (R2) \rightarrow R1$ | 0110 R1 R2 |
| OR R1, R2 | $(R1) \lor (R2) \rightarrow R1$ | 1011 R1 R2 |
| NOT R1 | $/ (R1) \rightarrow R1$ | 0101 R1 XX |
| RSR R1 | (R1)循环右移一位→ R1 | 1010 R1 00 |
| RSL R1 | (R1)循环左移一位→ R1 | 1010 R1 11 |
| JMP add | add → PC | 0001 00 00, address |
| JZ add | 结果为 0 时 add → PC | 0001 00 01, address |
| JC add | 结果有进位时 add → PC | 0001 00 10, address |
| IN R1 | (开关 7-0)→ R1 | 0010 R1 XX |
| OUT R1 | (R1) → 发光二极管 7-0 | 0100 R1 XX |
| NOP | $(PC) +1 \rightarrow PC$ | 0111 00 00 |
| HALT | 停机 | 1000 00 00 |

针对功能表的每个功能, 进行测试。

4.3 仿真结果





4.4 模型机性能分析

共用了48个周期完成24个功能的仿真。

5. 总结:

这次 cpu 实验,发现了几个之前测试能通过,但是整合起来错误的部件,发现了自身设计的一些逻辑漏洞,同时部分部件由于偷工减料,有些错误无法更改,需要重构。

新的部件 1pm 以及通用寄存器等,对我启发极大,学习制作自己简易的 cpu,实现简单的功能,提高了我的兴趣。