实验三 加法器、运算器的实现

班级 _ 软件 1801 _ 姓名 _ 肖云杰 _ 学号 _ 201826010113

一、实验目的

- 1. 了解运算器的内部结构。
- 2. 熟悉并行加法器和串行加法器的工作原理。
- 3. 分析模型机的功能,设计 ALU 和移位逻辑。

二、实验内容

- 1、用 VHDL 语言设计 4 位并行加法器
- 2、用 VHDL 语言设计 4 位串行加法器
- 3、用 VHDL 语言设计模型机运算器 ALU
- 4、用 VHDL 语言设计移位逻辑

三、实验方法

1、实验方法

采用基于 FPGA 进行数字逻辑电路设计的方法。 采用的软件工具是 Quartus II。

2、实验步骤


一、 底层文件,全加器

- 1、新建,编写源代码。
 - (1).选择保存项和芯片类型:【File】-【new project wizard】-【next】(设置文件路径+设置 project name 为 all_add)-【next】(设置文件名 xor2.vhd—在【add】)-【properties】(type=VHDL)-【next】-【next】-【finish】
 - (2).新建:【file】-【new】(第二个 VHDL File)-【OK】
- 2、写好源代码,保存文件(all add.vhd)。
- 3、编译与调试。确定源代码文件为当前工程文件,点击【processing】-【start compilation】进行文件编译,编译成功。

四、实验过程

1、编译过程

a)源代码如图(VHDL设计)




b)编译、调试过程

编译过程中有三个警告

警告的原因都是管脚没有分配

c) RTL 视图



d)结果分析及结论

底层全加器很简单,简单实现即可,不再进行仿真

二、 四位并行加法器

编译过程


源代码如图 (VHDL 设计)

```
bing_add.vhd
              library ieee;
use ieee.std logic 1164.all;
ďά
            ■entity bing_add is
        3
A ...
        4
            ■port(A, B : in std_logic_vector(0 to 3);
                    cin:in std logic;
{}
                    S : out std_logic_vector(0 to 3);
        6
+=
        7
                    C : out std logic);
        8
             end bing add;
€
            ■architecture bhv of bing_add is
        9
1
            ■component all_add is
       10
%
            ■port(x,y,z : in std_logic;
       11
                   s,c : out std_logic);
       12
%
       13
             end component;
×
       14
             signal temp : std_logic_vector(0 to 2);
0
       15
             begin
                   g0 : all_add port map(A(3), B(3), cin, S(3), temp(0));
g1 : all_add port map(A(2), B(2), temp(0), S(2), temp(1));
g2 : all_add port map(A(1), B(1), temp(1), S(1), temp(2));
       16
Z
       17
18
       19
                  g3 : all_add port map(A(0), B(0), temp(2), S(0), C);
267
268
       20
              end;
ab/
```

编译、调试过程


编译过程中有三个警告,分别都是管脚未声明导致

STL 视图



2、波形仿真

波形仿真波形图



c)结果分析及结论

0-10ns: 0+1+1 (初始进位) =2 正确 10-20ns: 1+2+1 (初始进位) =4 正确 20-30ns: 2+11+0 (初始进位) =13 正确 30-40ns: 3+3+0 (初始进位) =6 正确


40-50ns: 13+3+0=16 (进位为1 其余为0) 正确

3、 时序仿真

a) 时序仿真过程

做好上述步骤后,编译【classic timing analysis】-在 compilation report 中选择【timing analysis】 - 【tpd】(引脚到引脚的延时)

b)时序仿真图



b) 结果分析及结论

延迟大体一直,约8-9ns

三、 四位串行加法器

编译过程


```
cx_adder.vhd
                                                                          RTL Viewer
              library ieee;
use ieee.std logic 1164.all;
            mentity cx_adder is
ment(inl,clkl : in std_logic;
44
A.,
                  output1 : out std_logic_vector(3 downto 0)
{}
              end cx_adder;
*
            architecture rtl of cx adder is
         8
         9
            ■component ywjcq_4
=
        10
                  port (
1
                       SI,clk : in std_logic;
        11
                       SO : out std_logic;
        12
%
        13
                       output : out std_logic_vector(3 downto 0)
%
        14
        15
              end component;
×
        16
            ■component dcqf
Ø
        17
            port (
                       D,C: in std_logic;
q : out std_logic
        18
7
        19
20
                       );
              end component;
267
268
        22
            component full_adder
                  port(
        23
ab/
        24
                       x,y,z: in std_logic;
25
                       s,c: out std_logic
        26
                       );
        27
              end component:
              signal jc0, jc1, add_s, add_c, dc : std logic;
        28
        29
              begin
                   g0 : ywjcq_4 port map(add_s,clk1,jc0,output1);
g1 : ywjcq_4 port map(in1,clk1,jc1);
        32
                   g2 : full_adder port map(jc0,jcl,dc,add_s,add_c);
        33
                   g3 : dcqf port map(add_c,clkl,dc);
              end rtl;
       34
```

编译、调试过程

编译和调试过程中, 没有报错,


仅有三个因为未分配管脚造成的警告

STL 视图




波形仿真

功能仿真



第4页共9页

时序仿真



波形分析及结论

每次加数输入, 在时钟沿进行相加, 结果正确。

四、 ALU 运算

编译过程

VHDL 实现

```
alu_ex3.vhd
library ieee;
              use ieee.std logic 1164.all;
44
        3
             use ieee.std_logic_unsigned.all;
        4
            mentity alu_ex3 is
A ...
        5
            port(m: in std_logic;
                  s: in std_logic_vector(3 downto 0);
a: in std_logic_vector(7 downto 0);
         6
ŧ
        8
                  b: in std_logic_vector(7 downto 0);
        9
                  T: out std_logic_vector(7 downto 0);
ŧĒ
       10
                  cf,cz: out std_logic);
1
       11
             end alu_ex3;
       12
            architecture bhv of alu_ex3 is
%
             signal aa,bb,cc : std logic vector(8 downto 0);
       13
%
             signal jinwei, weiling : std logic;
       14
×
       15
            ■begin
       16
                  process(m,s,a,b)
0
       17
                  begin
                      aa<= '0'&a;
       18
Z
                      bb<= '0'&b;
       19
       20
                      if m='l' then
€2
            if s="1001" then
       21
            267
268
       22
                               cc<=aa+bb;
       23
                               jinwei<=cc(8);
                               if cc(7 downto 0)="000000000" then weiling<='1';
       24
            25
                               end if:
       26
            elsif s="0110" then
       27
                               cc<=aa-bb;
_
       28
                               iinwei<=cc(8);
                               if cc(7 downto 0)="000000000" then weiling<='1';
2
       29
            30
                               end if;
                           elsif s="1011" then
       31
            cc<=aa or bb;
       32
       33
            elsif s="0101" then
       34
                               cc<=not aa;
       35
                           end if:
       36
                      end if;
       37
                      T<=cc(7 downto 0);
                      cf<=jinwei;
       38
                      cz<=weiling:
       39
```


编译和调试过程

编译过程中未发现错误, 仅有三个未分配管脚的警告


STL 视图

波形仿真

功能仿真



时序仿真



波形结果分析

0-10ns: m=0, 无效

10-20ns: 功能为加法,运行正确 20-30ns: 功能为减法,运行正确 30-40ns: 功能为求或,运行正确 40-50ns: 功能为求非,运行正确

时序仿真中,管教之间数据的传输,有8ns左右的延迟,正确。

五、 移位器

编译过程

VHDL 实现


```
€.
  yiwei.vhd
                library ieee;
<u>:</u>
         2
                use ieee.std_logic_ll64.all;
đ.
              use ieee.std_logic_unsigned.all;
mentity yiwei is
         3
         4
.B
}
              port(fbus,flbus,frbus : in std_logic;
                      a:in std_logic_vector(7 downto 0);
w:out std_logic_vector(7 downto 0);
cf:out std_logic);
F
         9
               end yiwei;
              marchitecture bhy of viwei is
        10
4
        11
              ■begin
                     process(fbus,flbus,frbus,a)
ě
        12
              =
        13
                     begin
ě
                     if fbus='l' then
        14
              6
        15
                          w<=a;
                          cf<='0';
        16
0
                     elsif flbus='l' then
        17
              18
                          w<=a(6 downto 0) & a(7);
Z
                     cf<=a(7);
elsif frbus='l' then
w<=a(0) & a(7 downto 1);
        19
2
        20
              21
67
68
        22
                          cf<=a(0);
        23
ь/
              24
                          w<="ZZZZZZZZ";
        25
                          cf<='0';
        26
                     end if:
        27
                     end process;
፱
        28
        29
```


编译过程及分析

编译过程中,没有报错,仅有三个因管脚未分配造成的警告。

波形仿真

功能仿真





功能仿真和时序仿真没有太大区别,时序仿真容易看出,有 8-9ns 的管脚信号传输的延迟

观察功能仿真图 0-10ns: 简单输出

10-20ns: 左移,将最左位补到最右位,正确 20-30ns: 右移,将最右位补到最左位,正确

五、实验结论

1、思考题

1. 如运算器需要进行溢出判断,请问运算器要如何修改?

另外设置一位输出,进行溢出的判断,主要在加法中功能中使用,若发生进位溢出,则将所有数据还原/改为高阻态,reset 状态

2. 运算器要能支持有符号数和无符号 8 位操作数的运算,应该如何设计? 可以增加补码的运算,将补码运算和功能的选择联系起来即可。

2、实验总结与实验心得

本次实验过程中,主要的问题出在了读题方面,尤其是串行加法器,使用递归+clk实现的方法被否决了,原因是实验要求使用寄存器和触发器实现,导致二次实验浪费时间同时,在第一次实验中,加法器的默认第一个进位,我一开始默认为0,但是实际上它可能不是0,所以后来增加了新的进位输入

移位逻辑中,一开始以为移走后,相应位补0,最后发现应该补移走位,进行相应修改。

主要问题就是出在了读题和审题方面, 浪费大量不必要的时间, 下次多加注意