

Instrukcje AVX


Advanced Vector Extensions

Instrukcje AVX

Część II

liczby zmienno-przecinkowe

Operacje na skalarach



SS skalar / pojedynczej precyzji



SD skalar / podwójnej precyzji

Operacje na wektorach




PS wektor / pojedynczej precyzji



PD wektor / podwójnej precyzji



PS wektor / pojedynczej precyzji



PD wektor / podwójnej precyzji

Operacje AVX zmienno-przecinkowe

- Instrukcje przesłania
- Instrukcje arytmetyczne (w tym FMA)
- Instrukcje porównania
- Instrukcje logiczne
- Instrukcje konwersji

Instrukcje przesyłania AVX

- Instrukcje przesyłania

VMOVS[S/D], VMOV[U/A]P[S/D]

VMOVNTP[S/D], VMOV[H/L]P[S/D]

VMOV[HL/LH]PS, VMOV[D/SH/SL]DUP

VMASKMOVP[S/D]

- Instrukcje konwersji: VUNPACK[H/L]P[S/D]
- Instrukcje wstawiania: VINSETPS, VINSETF₁₂₈
- Instrukcje wyciągania: VEXTRACTPS, VEXTRACTF₁₂₈

Instrukcje przesłania

Instrukcja przesłania VMOVSS

1. vmovss xmm1, xmm2, xmm3

Przepisuje z xmm2 do xmm1 liczbę pojedynczej precyzji pozostałe uzupełnia z xmm3.

$$\begin{aligned} \text{xmm1}[31:0] &\leftarrow \text{xmm3}[31:0] \\ \text{xmm1}[127:32] &\leftarrow \text{xmm2}[127:32] \end{aligned}$$

2. vmovss xmm1, m32

Przepisuje liczbę rzeczywistą pojedynczej precyzji z pamięci m32 do rejestru xmm1.

$$\begin{aligned} \text{xmm1} &\leftarrow \text{m32} \\ \text{xmm1}[127:32] &\leftarrow 0 \end{aligned}$$

Bity od 32/128/256 do MSB są zerowane.

Instrukcja przesłania

VMOVSD

1. vmovsd xmm1, xmm2, xmm3

Przepisuje z xmm2 do xmm1 liczbę podwójnej precyzji
pozostałe uzupełnia z xmm3.

$$\text{xmm1}[63:0] \leftarrow \text{xmm2}[63:0]$$

$$\text{xmm1}[127:64] \leftarrow \text{xmm3}[127:64]$$

2. vmovsd xmm1, m64

Przepisuje liczbę rzeczywistą podwójnej precyzji z
pamięci m64 do rejestru xmm1.

$$\text{xmm1}[63:0] \leftarrow \text{m64}[63:0]$$

$$\text{xmm1}[127:64] \leftarrow 0$$

Bity od 64/128/256 do MSB są zerowane.

3. vmovsd m64, xmm1

Przesyła liczbę rzeczywistą pojedynczej
precyzji z xmm1 do pamięci m64.

$$\text{m64} \leftarrow \text{xmm1}[64:0]$$

Instrukcja przesłania

VMOV[U/A]P[S/D]

vmov[u/a]p[s/d] xmm1, xmm2/m128

vmov[u/a]p [s/d] ymm1, ymm2/m256

Przesyła wektory liczb rzeczywistych pojedynczej/podwójnej precyzji **bez wyrównania / z wyrównaniem** (U – unaligned / A - aligned) z xmm2/ymm2 lub m128/m256 do xmm1/ymm1.

cel \leftarrow źródło | xmm1/ymm1 \leftarrow xmm2/ymm2 lub m128/m256

vmov[u/a]p[s/d] xmm2/m128, xmm1

vmov[u/a]p[s/d] ymm2/m256, ymm1

Przesyła wektory liczb zmienno-przecinkowych pojedynczej/podwójnej precyzji **bez wyrównania / z wyrównaniem** (U – unaligned / A - aligned) z xmm1/ymm1 do xmm2/ymm2 lub m128/m256.

cel \leftarrow źródło | xmm2/ymm2 lub m128/m256 \leftarrow xmm1/ymm1

Bity od 128/256 do MSB są zerowane.

Instrukcja przesłania

VMOVNTP[S/D]

vmovntp[s/d] m₁₂₈, xmm₁

vmovntp[s/d] m₂₅₆, ymm₁ (AVX2)

Przesyła wektor liczb rzeczywistych pojedynczej / podwójnej precyzji z rejestru xmm₁/ymm₁ do pamięci m₁₂₈/m₂₅₆.

cel \leftarrow źródło

m₁₂₈ \leftarrow xmm₁

m₂₅₆ \leftarrow ymm₁

NT oznacza (non-temporal hint) przesłanie z pominięciem pamięci podręcznej (cache).

Bity od 128/256 do MSB są zerowane.


Instrukcja przesłania

VMOVHPS

1. vmovhps xmm1, xmm2, m64

Przesyła **dwie wartości** rzeczywiste pojedynczej precyzji z młodszej połowy xmm2 do młodszej połowy xmm1 oraz dwie wartości rzeczywiste z pamięci m64 do starszej połowy rejestru celu xmm1.

$$\text{xmm1}[63:0] \leftarrow \text{xmm2}[63:0] \quad \& \quad \text{xmm1}[127:64] \leftarrow \text{m64}[63:0]$$



Bity od 128/256 do MSB są zerowane.


Instrukcja przesłania

VMOVHPS

2. vmovhps m64, xmm1

Przesyła **dwie wartości** rzeczywiste pojedynczej precyzji ze starszej połowy xmm1 do pamięci m64.

$m64 \leftarrow xmm1[127:64]$



Bity od 128/256 do MSB są zerowane.


Instrukcja przesłania

VMOVHPD

1. vmovhpd xmm2, xmm1, m64

Kopiuje wartości liczb rzeczywistych podwójnej precyzji z młodszej połowy rejestru xmm1 oraz z pamięci m64, wynik zapisuje w xmm2.

$$\text{xmm1}[63:0] \leftarrow \text{xmm2}[63:0] \quad \& \quad \text{xmm1}[127:64] \leftarrow \text{m64}[63:0]$$



Bity od 128/256 do MSB są zerowane.


Instrukcja przesłania

VMOVHPD

2. vmovhpd m64, xmm1

Kopiuje liczbę rzeczywistą podwójnej precyzji ze starszej połowy xmm1 do pamięci m64.

$m64 \leftarrow xmm1[127:64]$




Bity od 128/256 do MSB są zerowane.

Instrukcja przesłania

VMOVLPS

1. vmovlps xmm1, xmm2, m64

Przepisuje po dwie wartości rzeczywiste pojedynczej precyzji ze starszej połowy rejestru xmm2 do xmm1 oraz z pamięci m64, wynik zapisuje w xmm1.

$$\text{xmm1}[63:0] \leftarrow \text{m64}[63:0] \quad \& \quad \text{xmm1}[127:64] \leftarrow \text{xmm2}[127:64]$$


Bity od 128/256 do MSB są zerowane.


Instrukcja przesłania

VMOVLPS

2. vmovlps m64, xmm1

Przesyła dwie wartości liczb rzeczywistych pojedynczej precyzji z młodszej połowy xmm1 do pamięci m64.

$$m64[63:0] \leftarrow xmm1[63:0]$$



Bity od 128/256 do MSB są zerowane.


Instrukcja przesłania

VMOVLPD

1. vmovlpd xmm1, xmm2, m64

Przesyła liczbę rzeczywistą podwójnej precyzji z pamięci m64 oraz starszą **połową** rejestru xmm2, wynik zapisuje w xmm1.

$$\text{xmm1}[63:0] \leftarrow \text{m64}[63:0] \quad \& \quad \text{xmm1}[127:64] \leftarrow \text{xmm2}[127:64]$$



Bity od 128/256 do MSB są zerowane.


Instrukcja przesłania

VMOVLPD

2. vmovlpd m64, xmm1

Przesyła **liczbę** rzeczywistą podwójnej precyzji z młodszej połowy xmm1 do pamięci m64.

$$m64[63:0] \leftarrow xmm1[63:0]$$



Bity od 128/256 do MSB są zerowane.


Instrukcja przesłania

VMOVHLPS

`vmovhlps xmm1, xmm2, xmm3`

Przesyła ze starszej połowy rejestru `xmm3` do młodszej połowy `xmm1` oraz z starszej połowy rejestru `xmm2` do starszej połowy rejestru celu po dwie **liczby rzeczywiste pojedynczej precyzji**, wynik zapisuje w `xmm1`.

$xmm1[63:0] \leftarrow xmm3[127:64] \quad \& \quad xmm1[127:64] \leftarrow xmm2[127:64]$



Bity od 128/256 do MSB są zerowane.


Instrukcja przesłania

VMOVLHPS

`vmovlhps xmm1, xmm2, xmm3`

Przesyła z młodszej połowy rejestru `xmm2` do młodszej połowy rejestru celu oraz ze młodszej połowy rejestru `xmm3` do starszej połowy rejestru celu po dwie **liczby rzeczywiste pojedynczej precyzji**, wynik zapisuje w `xmm1`.

$xmm1[63:0] \leftarrow xmm2[63:0] \text{ && } xmm1[127:64] \leftarrow xmm3[127:63]$



Bity od 128/256 do MSB są zerowane.


Instrukcja przesłania

VMOVDDUP

`vmovddup xmm1, xmm2/m64`

Kopiuje liczbę rzeczywistą podwójnej precyzji z rejestru `xmm2` lub pamięci `m64` do obu części rejestru `xmm1`.

$$\text{xmm1}[63:0] \leftarrow \text{xmm2/m64}[63:0] \quad \& \quad \text{xmm1}[127:64] \leftarrow \text{xmm2/m64}[63:0]$$



Bity od 128/256 do MSB są zerowane.


Instrukcja przesłania

VMOVDDUP

`vmovddup ymm1, ymm2/m256`

Kopiuje liczby rzeczywiste podwójnej precyzji o parzystych indeksach z rejestru ymm2 lub pamięci m256 do ymm1.

$$\text{ymm1}[2i] \leftarrow \text{ymm2/m256}[2i] \quad \& \quad \text{ymm1}[2i+1] \leftarrow \text{ymm2/m256}[2i+1]$$



Bity od 128/256 do MSB są zerowane.

Instrukcja przesłania


VMOVSHDUP

vmovshdup xmm1, xmm2/m128

vmovshdup ymm1, ymm2/m256

Kopiuje z powieleniem wartości liczb rzeczywistych pojedynczej precyzji o **nieparzystych indeksach** xmm2/ymm2 lub m128/m256 i zapisuje do xmm1/ymm1.

$$\text{ymm1}[2i] \leftarrow \text{ymm2/m256}[2i+1] \quad \& \quad \text{ymm1}[2i+1] \leftarrow \text{ymm2/m256}[2i+1]$$



Bity od 128/256 do MSB są zerowane.

Instrukcja przesłania


VMOVSLDUP

vmovsldup xmm1, xmm2/m128

vmovsldup ymm1, ymm2/m256

Kopiuje z powieleniem wartości liczb rzeczywistych pojedynczej precyzji o **parzystych indeksach** xmm2/ymm2 lub m128/m256 i zapisuje do xmm1/ymm1.

$$xmm1[2i] \leftarrow xmm2/m128[2i] \quad \& \quad ymm1[2i+1] \leftarrow ymm2/m256[2i]$$



Bity od 128/256 do MSB są zerowane.

Instrukcja przesyłania warunkowego

VMASKMOVPS (1/4)

vmaskmovps xmm1, xmm2, m128

vmaskmovps ymm1, ymm2, m256

Przesyła liczby rzeczywiste pojedynczej precyzji z pamięci m128/m256 do rejestru celu xmm1/ymm1, pod warunkiem, że bit znaku odpowiadających wartości z rejestru maski (drugi operand) xmm2/ymm2 lub xmm1/ymm1 **jest ustawiony na jeden**, w przeciwnym wypadku zapisuje zero.

if xmm2[i][31] then xmm1[i] ← m128[i]

else xmm1[i] = 0


if ymm2[i][31] then ymm1[i] ← m256[i]

else ymm1[i] = 0

Bity od 128/256 do MSB są zerowane.

Instrukcja przesyłania warunkowego

VMASKMOVPS (2/4)



Model przesyłania warunkowego z pamięci

Bity od 128/256 do MSB są zerowane.

Instrukcja przesyłania warunkowego

VMASKMOVPS (3/4)

vmaskmovps m128, xmm1, xmm2

vmaskmovps m256, ymm1, ymm2

Przesyła liczby rzeczywiste pojedynczej precyzji z rejestru xmm2/ymm2 do pamięci m128/m256 pod warunkiem, że bit znaku odpowiadających wartości z rejestru maski (drugi operand) xmm1/ymm1 jest **ustawiony na jeden**, w przeciwnym wypadku zapisuje zero.


if xmm1[i][31] then m128[i] ← xmm2[i]

if ymm1[i][31] then m256[i] ← ymm2[i]

Bity od 128/256 do MSB są zerowane.

Instrukcja przesyłania warunkowego

VMASKMOVPS (4/4)



Model przesyłania warunkowego do pamięci

Bity od 128/256 do MSB są zerowane.

Instrukcja przesyłania warunkowego

VMASKMOVPD (1/4)

vmaskmovpd xmm1, xmm2, m128

vmaskmovpd ymm1, ymm2, m256

Pobiera kolejne elementy pamięci **podwójnej precyzji** z **m128/m256**, wynik zapisuje warunkowo w ymm1/xmm1 według **maski** (bit znaku) zdefiniowanej w **ymm2/xmm2**.


if $\text{xmm2}[i][63]$ then $\text{xmm1}[i] \leftarrow \text{m128}[i]$
else $\text{xmm1}[i] = 0$

if $\text{ymm2}[i][63]$ then $\text{ymm1}[i] \leftarrow \text{m256}[i]$
else $\text{ymm1}[i] = 0$

Bity od 128/256 do MSB są zerowane.

Instrukcja przesyłania warunkowego

VMASKMOVPD (2/4)



Model przesyłania warunkowego z pamięci

Bity od 128/256 do MSB są zerowane.

Instrukcja przesłania warunkowego

VMASKMOVPD (3/4)

vmaskmovpd m128, xmm1, xmm2

vmaskmovpd m256, ymm1, ymm2

Zapisuje do pamięci m128/m256 kolejne elementy wektora **podwójnej precyzji** z xmm2/ymm2, według maski (bit znaku) zdefiniowanej w ymm1/ xmm1.


if xmm1[i][63] then m128[i] ← xmm2[i]

if ymm1[i][63] then m256[i] ← ymm2[i]

Bity od 128/256 do MSB są zerowane.

Instrukcja przesyłania warunkowego

VMASKMOVPD (4/4)



Model przesyłania warunkowego do pamięci

Bity od 128/256 do MSB są zerowane.

Instrukcje dekompresji


Instrukcja dekompresji

VUNPCKLPS

vunpcklps xmm1, xmm2, xmm3/m128

vunpcklps ymm1, ymm2, ymm3/m256

Przepisuje liczby rzeczywiste pojedynczej precyzji. Młodsze dwie liczby ze 128-bitowych części rejestrów xmm2/ymm2 i xmm3/m128 / ymm3/m256 są zapisywane z przeplotem jako liczby rzeczywiste pojedynczej precyzji do rejestrów xmm1/ymm1.



Bity od 128/256 do MSB są zerowane.


Instrukcja dekompresji

VUNPCKLPD

vunpcklpd xmm1, xmm2, xmm3/m128

vunpcklpd ymm1, ymm2, ymm3/m256

Przepisuje liczby rzeczywiste podwójnej precyzji. Młodsze liczby ze 128-bitowych części rejestrów xmm2/ymm2 i xmm3/m128 / ymm3/m256 są zapisywane z przeplotem jako liczby rzeczywiste podwójnej precyzji do rejestrów xmm1/ymm1.



Bity od 128/256 do MSB są zerowane.


Instrukcja dekompresji

VUNPCKHPS

vunpckhps xmm1, xmm2, xmm3/m128

vunpckhps ymm1, ymm2, ymm3/m256

Przepisuje liczby rzeczywiste pojedynczej precyzji. Starsze dwie liczby ze 128-bitowych części rejestrów xmm2/ymm2 i xmm3/m128 / ymm3/m256 są zapisywane z przeplotem jako liczby rzeczywiste pojedynczej precyzji do rejestrów celu xmm1/ymm1.



Bity od 128/256 do MSB są zerowane.


Instrukcja dekompresji

VUNPCKHPD

vunpckhpd xmm1, xmm2, xmm3/m128

vunpckhpd ymm1, ymm2, ymm3/m256

Przepisuje liczby rzeczywiste podwójnej precyzji. Starsze liczby ze 128-bitowych części rejestrów xmm2/ymm2 i xmm3/m128 / ymm3/m256 są zapisywane z przeplotem jako liczby rzeczywiste podwójnej precyzji do rejestrów celu xmm1/ymm1.



Bity od 128/256 do MSB są zerowane.

Instrukcje wstawiania

Instrukcja wstawiania


VINSETPS (1/3)

`vinsetps xmm1, xmm2, xmm3/m32, imm8`


1. Kopiuje zawartość `xmm2` do `xmm1` oraz
2. Kopiuje element o indeksie `imm8[7:6]` z `xmm3/m32`
do rejestru `xmm1` pod index `imm8[5:4]`
3. Zeruje elementy wektora `xmm1` jeśli odpowiadające im bity `imm8[3:0]` są równe 1

Instrukcja wstawiania VINSERTPS (3/3)

Skąd
np. imm8 = 01 00 0010
Dokąd
Zerowanie



xmm3/m32
&& imm8[7:6]
(wybór elementu)



xmm2

xmm1
&& imm8[5:4]
(wybór lokalizacji)



xmm1
&& imm8[3:0]
(wybór elementu do zerowania)

Bity od 128/256 do MSB są zerowane.

Instrukcja wstawiania

VINSETRF₁₂₈

`vinseTRF128 ymm1, ymm2, xmm3/m128, imm8`

Kopiuje połowę rejestru ymm₂ oraz cały register xmm_{3/m128} liczb rzeczywistych zależnie od najmłodszego bitu bajtu sterującego imm₈[0].

if imm₈[0] == 0 then

ymm₁ = ymm₂

ymm₁[0] = xmm_{3/m128}


else

ymm₁ = ymm₂

ymm₁[1] = xmm_{3/m128}

Instrukcja wstawiania VINSETRF₁₂₈

np. imm8 = 00000001



Instrukcje wybierania


Instrukcja wybierania

VEXTRACTPS

vextractps reg/m32, xmm1, imm8

Wybiera z rejestru xmm1, liczbę rzeczywistą pojedynczej precyzji w oparciu o dwubitową wartość imm8[1:0] stanowiącą offset (wielokrotność przesunięcia bitowego) i przesyła do rejestru ogólnego przeznaczenia, (jeśli register ma 64 bity. Wówczas starsza jego część jest zerowana) lub do pamięci.

$m64/m32 = xmm1 >> (32 * imm8[1:0]) \text{ and } \text{offfffffh}$



Instrukcja wybierania


VEXTRACTF₁₂₈

vextractf₁₂₈ xmm1/m₁₂₈, ymm2, imm8

Przesyła połowę rejestru (128 bitów) ymm2 liczb rzeczywistych pojedynczej lub podwójnej precyzji do rejestru xmm1 lub do pamięci m₁₂₈ według bajtu sterującego imm8.

if imm8[0] = 0 then xmm1/m₁₂₈ = ymm2[127:0]

else xmm1/m₁₂₈ = ymm2[255:128]



ymm2 && imm8[0] = 1

xmm1

Operacje przesłania AVX cd.

- Instrukcje mieszające: VBLENDP[S/D], VBLENDVP[S/D]
- Instrukcje rozgłaszania: VBROADCASTS[S/D], VBROADCASTF₁₂₈
- Instrukcje zbierania: VGATHER[D/Q]P[S/D]
- Instrukcje permutacji: VPERMP[S/D], VPERMILP[S/D], VPREM₂F₁₂₈
- Instrukcje tasowania: VSHUFP[S/D]

Instrukcje mieszające

Instrukcja mieszająca

VBLENDP[S/D]

vblendp[s/d] xmm₁, xmm₂, xmm₃/m₁₂₈, imm₈

vblendp[s/d] ymm₁, ymm₂, ymm₃/m₂₅₆, imm₈

Wybiera komplementarnie elementy wektorów liczb rzeczywistych pojedynczej/podwójnej precyzji, z xmm₃/ymm₃ lub m₁₂₈/m₂₅₆ oraz xmm₂/ymm₂ według bajtu sterującego imm₈, wynik zapisuje w xmm₁/ymm₁. Kolejne bity imm₈ odpowiadają kolejnym 32/64 bitom rejestrów/pamięci i pełnią zadanie przełącznika.

i <0, 7> dla PS lub i <0, 3> dla PD

if imm₈[i] = 0 then xmm₁/ymm₁[i] = xmm₂/ymm₂[i]

else xmm₁/ymm₁[i] = xmm₃/ymm₃[i] lub m₁₂₈/m₂₅₆[i]

Bity od 128/256 do MSB są zerowane.

Instrukcja mieszająca

VBLENDPS

o	o	1	1	o	o	1	o	imm8
255	192	191	128	127	64	63	0	ymm3/m256
								ymm2
								xmm1

Instrukcja mieszająca

VBLENDVP[S/D]

vblendvp[s/d] xmm₁, xmm₂, xmm_{3/m128}, xmm₄

vblendvp[s/d] ymm₁, ymm₂, ymm_{3/m256}, ymm₄

Warunkowo kopiuje elementy wektorów liczb rzeczywistych pojedynczej/podwójnej precyzji, z xmm₃/ymm₃ lub m_{128/m256} oraz xmm₂/ymm₂ według maski rejestru xmm₄/ymm₄, wynik zapisuje w xmm₁/ymm₁. Maską są odpowiadające poszczególnym wektorom bity znaku xmm₄/ymm₄.

if xmm₄/ymm₄[i][31/63] = 0

 then xmm₁/ymm₁[i] = xmm₂/ymm₂[i]

else

 xmm₁/ymm₁[i] = xmm₃/ymm₃[i] lub m_{128/m256}[i]

Bity od 128/256 do MSB są zerowane.

Instrukcja mieszająca

Maska w rejestrze ymm4

VBLENDVPS

1	o	1	1	o	o	1	o
---	---	---	---	---	---	---	---

ymm4
(bit znaku)

255	192	191	128	127	64	63	o

ymm3/m256



ymm2



ymm1

Instrukcje rozgłaszania

Instrukcja rozgłaszania

VBROADCASTS[S/D] / VBROADCASTF₁₂₈

vbroadcastss xmm₁, m₃₂/xmm₂

vbroadcastss ymm₁, m₃₂/xmm₂

Przesyła liczbę rzeczywistą pojedynczej precyzji z pamięci m₃₂ lub najmłodszą z rejestru xmm₂ do całego rejestru celu xmm₁/ymm₁.

vbroadcastsd ymm₁, m₆₄

vbroadcastsd ymm₁, xmm₂

Przesyła liczbę rzeczywistą podwójnej precyzji z pamięci m₆₄ lub najmłodszą z rejestru xmm₂ do całego rejestru celu xmm₁/ymm₁.


vbroadcastf₁₂₈ ymm₁, m₁₂₈

Przesyła zawartość pamięci m₁₂₈ do całego rejestru celu ymm₁.

Bity od 128/256 do MSB są zerowane.

Instrukcja rozgłoszania


VBRODCASTSS



Bity od 128/256 do MSB są zerowane.

Instrukcja rozgłoszania


VBRODCASTSS



Bity od 128/256 do MSB są zerowane.

Instrukcja rozgłaszania

VBRODCASTF₁₂₈



Bity od 128/256 do MSB są zerowane.

Instrukcje zbierania

Instrukcja zbierania

VGATHER[D/Q]P[S/D]

vgather[d/q]p[s/d] xmm₁, vm_{[32/64]x}, xmm₃ (AVX2)

vgather[d/q]p[s/d] ymm₁, vm_{[32/64]y}, ymm₃ (AVX2)

Dotyczy typów danych

Dotyczy adresów

Instrukcja kompletuje wektor xmm₁/ymm₁ używając **adresów w postaci** podwójnych/poczwórnego słów zdefiniowanych w vm_{32[x/y]/vm64[x/y]} używając jako indeksów podwójnych/poczwórnego słów zapisanych w xmm₂/ymm₂ do wskazanej lokalizacji pamięci, skąd pobierane są liczby rzeczywiste pojedynczej/podwójnej precyzji.

Pobierane z pamięci wartości są zapisywane do rejestru celu xmm₁/ymm₁ tylko wówczas gdy najstarsze bity odpowiednich elementów wektora maski xmm₃/ymm₃ są równe 1.

Bity od 128/256 do MSB są zerowane.

Instrukcja zbierania

VGATHER[D/Q]P[S/D]

vgather[d/q]p[s/d] xmm₁, vm[32/64]x, xmm₃ (AVX₂)

vgather[d/q]p[s/d] ymm₁, vm[32/64]y, ymm₃ (AVX₂)

adres_fizyczny[i] = adres_bazowy + index[i]*skalowanie + przesunięcie

adres_bazowy - adres danych, określa rejestr GPR ma zostać użyty

index[i] - i-ty element rejestru xmm₂/ymm₂ (z xmm₂/ymm₂ używane są jedynie indeksy)

skalowanie - określa rozmiar danych (1, 2, 4, 8)

przesunięcie - wartość w bajtach

Bity od 128/256 do MSB są zerowane.

Instrukcja zbierania

VGATHER[D/Q]P[S/D]

vgather[d/q]p[s/d] xmm₁, vm[32/64]x, xmm₃ (AVX2)
vgather[d/q]p[s/d] ymm₁, vm[32/64]y, ymm₃ (AVX2)

Adresowanie cd.

W opisie instrukcji vm₃₂x wskazuje wektor czterech 32-bitowych indeksów zapisanych w xmm₂, vm₃₂y wektor ośmiu 32-bitowych indeksów dla ymm₂.

Notacja vm₆₄x i vm₆₄y wskazuje analogicznie na maksymalnie dwa lub cztery indeksy.

Bitы od 128/256 до MSB są zerowane.

Instrukcja zbierania

VGATHER[D/Q]P[S/D]

vgather[d/q]p[s/d] xmm₁, vm[32/64]x, xmm₃ (AVX2)
vgather[d/q]p[s/d] ymm₁, vm[32/64]y, ymm₃ (AVX2)

Działanie instrukcji gather:

Pobiera z pamięci o wskazanej lokalizacji określonej tu jako adres_fizyczny liczby pojedynczej/podwójnej precyzji i zapisuje je do rejestru celu ymm₁/xmm₁ tylko wówczas gdy bit znaku odpowiadającego elementu maski ymm₃/xmm₃ jest równy jeden, jeśli bit znaku jest równy zero w rejestrze celu zostaje wartość poprzednia. Po wykonaniu operacji pobierania z pamięci elementy maski są zerowane.

if xmm₃[i][63/31] then xmm₁[i] ← [adres_fizyczny(xmm₂[i])]

if ymm₃[i][63/31] then ymm₁[i] ← [adres_fizyczny(ymm₂[i])]

Bitы od 128/256 до MSB są zerowane.


Instrukcja zbierania (przykład) AVX2 VPGATHERQPD

vpgatherqpd ymm1, [rbx+ymm2*8], ymm3

vm64y = [rbx+ymm2*8]

vpgatherqpd ymm1, vm64y, ymm3

ymm1



rbx+ymm2[0]*8

rbx+ymm2[1]*8


rbx+ymm2[2]*8

rbx+ymm2[3]*8

komórki pamięci są wybierane
zgodnie z wartością indexu,
czyli zgodnie z adresem

ymm3

ymm1



Instrukcje permutacji

Instrukcja permutacji

VPERMP[S/D]

vperm s ymm 1 , ymm 2 , ymm $3/m256$

Wybiera liczby rzeczywiste pojedynczej precyzji z ymm $3/m256$ według wskazań ymm 2 (trzy najmłodsze bity każdego elementu wektora stanowią indeks), wynik zapisuje w ymm 1 .

$$\text{ymm}_1[i] = \text{ymm}_3/m256[\text{ymm}_2[i][2:0]]$$

vpermpd ymm 1 , ymm $2/m256$, imm 8

Wybiera liczby rzeczywiste podwójnej precyzji z ymm $2/m256$ według bajtu sterującego imm 8 , (kolejne dwa bity), wynik zapisuje w ymm 1 .


$$\text{ymm}_1[i] = \text{ymm}_2/m256[\text{imm}_8[2i+1:2i]]$$

Bity od 128/256 do MSB są zerowane.

Instrukcja permutacji VPERMPS

255	128	127	0
101b	ooob	010b	001b

ymm2



ymm3/m256


ymm1

Bity od 128/256 do MSB są zerowane.

Instrukcja permutacji VPERMPD

np. imm8 = 10 00 11 01

Indeks dla kolejnych elementów wektora licząc od elementu zerowego



ymm2

Przykład dla imm8 =
10001101 zamienia
wektor 0123 na
wektor 1302

ymm1

Instrukcja permutacji

VPERMILPS

vpermilps xmm₁, xmm₂, xmm₃/m₁₂₈

vpermilps xmm₁, xmm₂/m₁₂₈, imm₈

vpermilps ymm₁, ymm₂, ymm₃/m₂₅₆

vpermilps ymm₁, ymm₂/m₂₅₆, imm₈

Wybiera liczby rzeczywiste pojedynczej precyzji z xmm₂/ymm₂ (/m₁₂₈ /m₂₅₆) według wskazania odpowiadających dwóch najmłodszych bitów xmm₃/m₁₂₈ lub odpowiednich bitów imm₈, wynik zapisuje w xmm₁/ymm₁.

$$\text{xmm}_1[i] = \text{xmm}_2[\text{xmm}_3/\text{m}_{128}[i][1:0]] \text{ lub } \text{xmm}_2[\text{imm}_8[2i+1:2i]]$$

$$\text{if } i > 3 \quad \text{ymm}_1[i] = \text{ymm}_2[\text{ymm}_3/\text{m}_{256}[i][1:0]] \text{ lub } \text{ymm}_2[4+\text{imm}_8[2i-7:2i-8]]$$

Bity od 128/256 do MSB są zerowane.

Instrukcja permutacji

VPERMILPD

vpermilpd xmm₁, xmm₂, xmm_{3/m128}

vpermilpd xmm₁, xmm_{2/m128}, imm₈

vpermilpd ymm₁, ymm₂, ymm_{3/m256}

vpermilpd ymm₁, ymm_{2/m256}, imm₈

Wybiera liczby rzeczywiste podwójnej precyzji z xmm₂/ymm₂ (/m₁₂₈ /m₂₅₆) według wskazania każdego **drugiego bitu(o indeksie 1)** z xmm_{3/m128}, wynik zapisuje w xmm₁/ymm₁.

xmm_{1[i]} = xmm_{2[xmm_{3/m128[i][1]}]} lub xmm_{2[imm_{8[i]}]}

if i>1 ymm_{1[i]} = xmm_{2[2+ymm_{3/m256[i][1]}]} lub ymm_{2[2+imm_{8[i]}]}

Bity od 128/256 do MSB są zerowane.

Instrukcja permutacji

VPERM2F128

vperm2f128 ymm1, ymm2, ymm3/m256, imm8

Wybiera odpowiednio 128 bitów liczb rzeczywistych z ymm2 oraz ymm3/m256 według wskazania bajtu sterującego imm8, wynik zapisuje w xmm1/ymm1.

if $\text{imm8}[1:0] = 0$ then $\text{ymm1}[127:0] = \text{ymm2}[127:0]$

if $\text{imm8}[1:0] = 1$ then $\text{ymm1}[127:0] = \text{ymm2}[255:128]$

if $\text{imm8}[1:0] = 2$ then $\text{ymm1}[127:0] = \text{ymm3/m256}[127:0]$

if $\text{imm8}[1:0] = 3$ then $\text{ymm1}[127:0] = \text{ymm3/m256}[255:128]$

if $\text{imm8}[5:4] = 0$ then $\text{ymm1}[255:128] = \text{ymm2}[127:0]$

if $\text{imm8}[5:4] = 1$ then $\text{ymm1}[255:128] = \text{ymm2}[255:128]$

if $\text{imm8}[5:4] = 2$ then $\text{ymm1}[255:128] = \text{ymm3/m256}[127:0]$


if $\text{imm8}[5:4] = 3$ then $\text{ymm1}[255:128] = \text{ymm3/m256}[255:128]$

$\text{imm8}[3] \Rightarrow \text{ymm1}[127:0] \leftarrow 0$

$\text{imm8}[7] \Rightarrow \text{ymm1}[255:128] \leftarrow 0$

Bity od 128/256 do MSB są zerowane.

Instrukcja permutacji VPERM2F128



Bit zerowania

Bit zerowania

np. imm8 = **0** **0** **00** **0** **0** **11**

ymm2

ymm3/m256

ymm1

Wartość odpowiada elementowi źródła (3) a usytuowanie (o) elementowi celu

Instrukcje tasowania

Instrukcja tasowania

VSHUFPS

vshufps xmm₁, xmm₂, xmm_{3/m256}, imm8

vshufps ymm₁, ymm₂, ymm_{3/m256}, imm8

Wybiera liczby rzeczywiste pojedynczej precyzji z xmm₂/ymm₂ oraz xmm₃/ymm₃ lub m_{128.m256} po dwie z każdego źródła według bajtu sterującego imm8 i zapisuje w xmm₁/ymm₁ po dwie wartości przeplatając źródła pochodzenia.


if $i = (0,1,4,5)$ then $s=2$ else $s=3$

$xmm[i] = xmm[s[imm8[2i+1:2i]]]$ $i=(0..3)$

$ymm[i] = ymm[s[imm8[2(i-4)+1:2(i-4)]]]$ $i=(4..7)$

Bitы od 128/256 до MSB są zerowane.

Instrukcja tasowania VSHUFPS



np. imm8 = 10 01 11 00

ymm2

ymm3/m256

ymm1

Bajt koduje połowę rejestru, drugą powiela według tej samej sekwencji.

Wartości [3:2],[1:0] określają elementy źródła 1, wartości [7:6],[5:4] określają elementy źródła 2, usytuowanie dwóch bitów determinuje element celu.

Instrukcja tasowania

VSHUFPD

vshufpd ymm1, ymm2, ymm3/m256, imm8

Tasuje liczby rzeczywiste podwójnej precyzji z xmm2/ymm2 oraz xmm3/ymm3 lub m128 według bajtu sterującego imm8. Wynik zapisuje w xmm1/ymm1 przeplatając źródła pochodzenia.

$$\text{xmm1}[0] = \text{xmm2}[\text{imm8}[0]]$$

$$\text{xmm1}[1] = \text{xmm3}[\text{imm8}[1]]$$


$$\text{ymm1}[2] = \text{ymm2}[2 + \text{imm8}[2]]$$

$$\text{ymm1}[3] = \text{ymm3}[2 + \text{imm8}[3]]$$

Bity od 128/256 do MSB są zerowane.

Instrukcja tasowania VSHUFPD

np. imm8 = **0000 1101**



Operacje arytmetyczne AVX

Operacje arytmetyczne AVX

- Instrukcje dodawania: VADDS[S/D], VADDP[S/D], VHADDP[S/D]
- Instrukcje odejmowania: VSUBS[S/D], VSUBP[S/D], VHSUBP[S/D]
- Instrukcje dodawania i odejmowania: VADDSSUBP[S/D]
- Instrukcje mnożenia: VMULS[S/D], VMULP[S/D]
- Instrukcje mnożenia z sekwencyjnym dodawaniem: VDPP[S/D]
- Instrukcje dzielenia: VDIVS[S/D], VDIVP[S/D]

Instrukcje dodawania

Instrukcja dodawania VADDS[S/D], VADDP[S/D]

vadds[s/d] xmm₁, xmm₂, xmm₃/m₃₂/m₆₄

vaddp[s/d] xmm₁, xmm₂, xmm₃/m₁₂₈

vaddp[s/d] ymm₁, ymm₂, ymm₃/m₂₅₆

Dodaje skalary/wektory liczb rzeczywistych pojedynczej/podwójnej precyzji z rejestru xmm₂/ymm₂ i xmm₃/ymm₃ lub m₃₂/m₆₄/m₁₂₈/m₂₅₆, wynik zapisuje w xmm₁/ymm₁. Dla skalarów pozostałe elementy są przepisywane ze źródła 1.


$$\text{xmm}_1[i] = \text{xmm}_2[i] + \text{xmm}_3/\text{m}_{128}[i]$$

$$\text{ymm}_1[i] = \text{ymm}_2[i] + \text{ymm}_3/\text{m}_{256}[i]$$

Bitы od 128/256 до MSB są zerowane.

Instrukcja dodawania

VADDPD



ymm2

ymm3/m256

ymmi1

Bity od 128/256 do MSB są zerowane.

Instrukcja dodawania

VADDSS

127	64	63	0
3	2	1	4

+

			4
--	--	--	---

=

3	2	1	8
---	---	---	---

xmm2

xmm3/m32

xmm1

Bity od 128/256 do MSB są zerowane.

Instrukcja dodawania

VHADDPS

vhaddps xmm1, xmm2, xmm3/m128

vhaddps ymm1, ymm2, ymm3/m256

Horyzontalne dodawanie sąsiednich liczb rzeczywistych pojedynczej precyzji i zapisywanie wyniku z przeplotem co 64 bity.

$$\text{ymm1/xmm1[31:0]} = \text{ymm2/xmm2[63:32]} + \text{ymm2/xmm2[31:0]}$$

$$\text{ymm1/xmm1[63:32]} = \text{ymm2/xmm2[127:96]} + \text{ymm2/xmm2[95:64]}$$

$$\text{ymm1/xmm1[95:64]} = \text{ymm3/xmm3[63:32]} + \text{ymm3/xmm3[31:0]}$$

$$\text{ymm1/xmm1[127:96]} = \text{ymm3/xmm3[127:96]} + \text{ymm3/xmm3[95:64]}$$

$$\text{ymm1[159:128]} = \text{ymm2[191:160]} + \text{ymm2[159:128]}$$

$$\text{ymm1[191:160]} = \text{ymm2[255:224]} + \text{ymm2[223:192]}$$

$$\text{ymm1[223:192]} = \text{ymm3[191:160]} + \text{ymm3[159:128]}$$

$$\text{ymm1[255:224]} = \text{ymm3[255:224]} + \text{ymm3[223:192]}$$

Bity od 128/256 do MSB są zerowane.

Instrukcja dodawania

VHADDPD

vhaddpd xmm1, xmm2, xmm3/m128

vhaddpd ymm1, ymm2, ymm3/m256

Horyzontalne dodawanie sąsiednich liczb rzeczywistych podwójnej precyzji i zapisywanie wyniku z Przeplotem co 64 bity.

$$\text{xmm1}[0] = \text{xmm2}[1] + \text{xmm2}[0]$$

$$\text{xmm1}[1] = \text{xmm3}[1] + \text{xmm3}[0]$$

$$\text{ymm1}[2] = \text{ymm2}[3] + \text{ymm2}[2]$$

$$\text{ymm1}[3] = \text{ymm3}[3] + \text{ymm3}[2]$$

Bity od 128/256 do MSB są zerowane.

Instrukcje odejmowania

Instrukcja odejmowania

VSUBS[S/D], VSUBP[S/D]

vsubs[s/d] xmm₁, xmm₂, xmm₃/m₃₂/m₆₄

vsubp[s/d] xmm₁, xmm₂, xmm₃/m₁₂₈

vsubp[s/d] ymm₁, ymm₂, ymm₃/m₂₅₆

Od zawartości rejestru xmm₂/ymm₂ **odejmuje** liczby rzeczywiste pojedynczej/podwójnej precyzji odpowiednio z xmm₃/ymm₃ lub m₃₂/m₆₄/m₁₂₈/m₂₅₆, wynik zapisuje w xmm₁/ymm₁. Dla skalarów pozostałe elementy są przepisywane ze źródła 1.


$$\text{xmm}_1[i] = \text{xmm}_2[i] - \text{xmm}_3/\text{m}_{128}[i]$$

$$\text{ymm}_1[i] = \text{ymm}_2[i] - \text{ymm}_3/\text{m}_{256}[i]$$


Bity od 128/256 do MSB są zerowane.

Instrukcja odejmowania


VSUBPS



ymm₂/xmm₂



ymm₃/xmm₃
m₂₅₆/m₁₂₈



ymm₁/xmm₁

Bity od 128/256 do MSB są zerowane.

Instrukcja odejmowania

VSUBSS

127	64	63	0
5	6	7	8

xmm2

-

			4
--	--	--	---

xmm3/m32

=

5	6	7	4
---	---	---	---

xmm1

Bity od 128/256 do MSB są zerowane.

Instrukcja odejmowania horyzontalnego

VHSUBPS

vsubps xmm1, xmm2, xmm3/m128

vsubps ymm1, ymm2, ymm3/m256

Horyzontalne odejmowanie sąsiednich liczb rzeczywistych pojedynczej precyzji i zapisywanie wyniku z przeplotem co 64 bity.

$$\text{xmm1}[0] = \text{xmm2}[0] - \text{xmm2}[1]$$

$$\text{xmm1}[1] = \text{xmm2}[2] - \text{xmm2}[3]$$

$$\text{xmm1}[2] = \text{xmm3}[0] - \text{xmm3}[1]$$

$$\text{xmm1}[3] = \text{xmm3}[2] - \text{xmm3}[3]$$

$$\text{ymm1}[4] = \text{ymm2}[4] - \text{ymm2}[5]$$

$$\text{ymm1}[5] = \text{ymm2}[6] - \text{ymm2}[7]$$


$$\text{ymm1}[6] = \text{ymm3}[4] - \text{ymm3}[5]$$

$$\text{ymm1}[7] = \text{ymm3}[6] - \text{ymm3}[7]$$

Bity od 128/256 do MSB są zerowane.

Instrukcja odejmowania

VHSUBPS



Bity od 128/256 do MSB są zerowane.

Instrukcja odejmowania horyzontalnego

VHSUBPD

vsubpd xmm1, xmm2, xmm3/m128

vsubpd ymm1, ymm2, ymm3/m256

Horyzontalne odejmuje sąsiednie liczby rzeczywiste podwójnej precyzji i zapisuje wynik z przeplotem z przeplotem co 64 bity.

$$\text{xmm1}[0] = \text{xmm2}[0] - \text{xmm2}[1]$$

$$\text{xmm1}[1] = \text{xmm3}[0] - \text{xmm3}[1]$$


$$\text{ymm1}[2] = \text{ymm2}[2] - \text{ymm2}[3]$$

$$\text{ymm1}[3] = \text{ymm3}[2] - \text{ymm3}[3]$$

Bity od 128/256 do MSB są zerowane.

Instrukcja dodawania

VHSUBPD



Bity od 128/256 do MSB są zerowane.

Instrukcja odejmowanie macierzy – przykład:

```
void mtx2_avx_sub_float
(float** t1, float** t2, float** t3, int n,
int m) { __asm {
    push esi;
    push edi;
    mov eax, n;

    petlaN:
    mov esi, t1;
    mov esi, dword ptr[esi + eax * 4 - 4];
    mov edx, t2;
    mov edx, dword ptr[edx + eax * 4 - 4];
    mov edi, t3;
    mov edi, dword ptr[edi + eax * 4 - 4];

    mov ecx, m;
    shl ecx, 2; mnożenie przez 4
    petlaM:
    sub ecx, 32; ps
    vmovups ymm0, ymmword ptr[esi + ecx];
    vmovups ymm1, ymmword ptr[edx + ecx];
vsubps ymm2, ymm1, ymm0;
    vmovups ymmword ptr[edi + ecx], ymm2;
    jnz petlaM;

    dec eax;
    jnz petlaN;
    pop edi;
    pop esi;
    }
}
```

Instrukcje dodawania i odejmowania

Instrukcja dodawania i odejmowania

VADDSUBP[S/D]

vaddsubp[s/d] xmm₁, xmm₂, xmm₃/m₁₂₈

vaddsubp[s/d] ymm₁, ymm₂, ymm₃/m₂₅₆

Naprzemiennie odejmuje i dodaje wektory liczb rzeczywistych pojedynczej/podwójnej precyzji od/do zawartości rejestru xmm₂/ymm₂ **odejmuje / dodaje** odpowiadające wartości xmm₃/ymm₃ lub m₁₂₈/m₂₅₆, wynik zapisuje w xmm₁/ymm₁.

$$\text{ymm}_1[2i] = \text{ymm}_2[2i] - \text{ymm}_3/\text{m}_256[2i]$$

$$\text{ymm}_1[2i+1] = \text{ymm}_2[2i+1] + \text{ymm}_3/\text{m}_256[2i+1]$$

Bity od 128/256 do MSB są zerowane.

Instrukcja dodawania i odejmowania

VADDSUBPD

255	192	191	128	127	64	63	0

ymm2/xmm2

+

-

+

-

--	--	--	--

ymm3/xmm3
m256/m129

=

=

=

=

--	--	--	--

ymm1/xmm1

Bity od 128/256 do MSB są zerowane.

Instrukcje mnożenia

Instrukcja mnożenia

VMULS[S/D], VMULP[S/D]

vmuls[s/d] xmm₁, xmm₂, xmm₃/m₃₂/m₆₄

vmulp[s/d] xmm₁, xmm₂, xmm₃/m₁₂₈

vmulp[s/d] ymm₁, ymm₂, ymm₃/m₂₅₆

Mnoży liczby rzeczywiste pojedynczej/podwójnej precyzji z rejestru xmm₂/ymm₂ odpowiednio przez xmm₃/ymm₃ lub m₃₂/m₆₄/m₁₂₈/m₂₅₆, wynik zapisuje w xmm₁/ymm₁. Dla skalarów pozostałe elementy pochodzą ze źródła 1.


$$\text{xmm}_1[i] = \text{xmm}_2[i] * \text{xmm}_3/\text{m}_{128}[i]$$

$$\text{ymm}_1[i] = \text{ymm}_2[i] * \text{ymm}_3/\text{m}_{256}[i]$$

Bitы od 128/256 до MSB są zerowane.

Instrukcja mnożenia

VMULPS



ymm2/xmm2


ymm3/xmm3
m256/m128

ymmi1/xmmi1

Bity od 128/256 do MSB są zerowane.

Instrukcja mnożenia

VMULSD



xmm2



xmm3/m64



xmm1

Bity od 128/256 do MSB są zerowane.

Instrukcja przykład: iloczyn skalarny

```
double iloczynVektor(double* tab1,  
double *tab2, int n) {  
  
    double sum = 0;  
    double zerod = 0;  
  
    __asm {  
  
        push esi  
        push edi  
        vbroadcastsd ymm0, zerod;  
        mov ecx, n;  
        mov esi, tab1;  
        mov edi, tab2;  
        shl ecx, 3
```

```
        p2:  
        sub ecx, 32  
        vmovupd ymm1, ymmword ptr[esi + ecx]  
        vmulpd ymm1, ymm1, ymmword ptr[edi + ecx]  
        vaddpd ymm0, ymm0, ymm1  
        jnz p2  
  
        vperm2f128 ymm1, ymm0, ymm0, 1; lo 1=hi 0  
        vaddpd ymm0, ymm0, ymm1  
        vpermilpd ymm1, ymm0, 1  
        vaddpd ymm0, ymm0, ymm1  
        vmovsd sum, xmm0;  
  
        pop edi  
        pop esi  
  
    } return sum; }
```

Instrukcja mnożenia , dodawania przykład:

```
.code  
WIELOMIAN PROC public  
  
push rbx  
mov rax, rcx ; wskaźnik na x w rcx  
mov rbx, rdx ; wskaźnik na wynik w rdx  
  
movsxd r8, r8d ; movsxd r8, ilość w r8d  
  
sub r8, 8 ; -1 bo zliczanie od 0  
loop:  
    vmovups ymm0, [rax+r8*4] ; x  
    vmulps ymm1, ymm0, ymm0 ; x^2  
  
    vmulps ymm2, ymm1, ymm0 ; x^3
```

```
vaddps ymm0, ymm0, ymm1 ; x+x^2  
vaddps ymm0, ymm0, ymm2 ; x+x^2+x^3  
vmovups [rbx+r8*4], ymm0 ; wynik  
  
sub r8, 8 ; dekrementacja  
jge loop  
  
vzeroupper  
pop rbx  
  
ret  
WIELOMIAN ENDP  
  
end
```

Instrukcja mnożenia , dodawania przykład:

```
double wielomian_v1(double a, double b,
double c, double d, double x)

{
double wynik = 0;
__asm
{
vmovsd xmm0, a;
vmovsd xmm1, b;
vmovsd xmm2, c;
vmovsd xmm3, d;
vmovsd xmm4, x;
vmulsd xmm0, xmm0, xmm4      ; ax
vmulsd xmm2, xmm2, xmm4      ; cx
vmulsd xmm4, xmm4, xmm4      ; xx
vmulsd xmm0, xmm0, xmm4      ; axxx
vaddsd xmm0, xmm0, xmm3      ; axxx+d
vmulsd xmm1, xmm1, xmm4      ; bxx
vaddsd xmm0, xmm0, xmm2      ; axxx+cx+d
vaddsd xmm0, xmm0, xmm1      ; axxx+bxx+cx+d
vmovsd wynik, xmm0;

}
return wynik;
}
```

Instrukcja iloczyn skalarny

VDPPS

vdpps xmm1, xmm2, xmm3/m128, imm8

vdpps ymm1, ymm2, ymm3/m256, imm8

Oblicza iloczyn skalarny wektorów mnożąc warunkowo elementy rejestru xmm2 przez xmm3/mem, a następnie warunkowo (zależnie od ustawień imm8[3...0]) zapisuje wynik lub o w xmm1.

is = 0

if imm8[i+4] then

 is += xmm2[i]*xmm3/m128[i]

if imm8[i]

 xmm1[i] = is

else

 xmm1[i] = 0;

is1 = 0; is2 = 0

if imm8[i+4] then

 is1 += xmm2[i]*xmm3/m128[i]

 is2 += ymm2[i+4]*ymm3/m256[i+4]

if imm8[i]

 xmm1[i] = is1; ymm1[i+4] = is2

else

 xmm1[i] = 0; ymm1[i+4] = 0

Bity od 128/256 do MSB są zerowane.

Instrukcja iloczyn skalarny

Część dotycząca mnożenia

Część dotycząca zapisywania IS

VDPPS

1	1	0	0	0	1	1	0
---	---	---	---	---	---	---	---

255	192	191	128	127	64	63	0

* * * * * * *

--	--	--	--	--	--	--	--

--	--	--	--	--	--	--	--

				IS2				IS1	
--	--	--	--	-----	--	--	--	-----	--

+

+

o	IS1	IS1	o	o	IS2	IS2	o
---	-----	-----	---	---	-----	-----	---

ymm1/xmm1

ymm2/xmm2

wynik mnożenia

iloczyn skalarny

ymm1/xmm1

Instrukcja iloczyn skalarny

VDPPD

vdppd xmm1,xmm2, xmm3/m128, imm8 (tylko na xmm)

Oblicza iloczyn skalarny wektorów mnoży warunkowo elementy rejestru **xmm2** przez **xmm3/m128**, a następnie sumuje iloczyny ustalając iloczyn skalarny, wynik, w zależności od bajtu sterującego zapisuje w podanych w **imm8[1,0]** lokalizacjach **xmm1**.

is = 0

if imm8[i+4] then

is += xmm2[i]*xmm3/m128[i]

if imm8[i]=1 then


xmm1[i] = is

else

xmm[i] = 0

Bity od 128/256 do MSB są zerowane.

Instrukcja iloczyn skalarny VDPPD (tylko dla xmm)



Instrukcje dzielenia

Instrukcja dzielenia

VDIVS[S/D]

vdivs[s/d] xmm1, xmm2, xmm3/m32/m64

Dzieli liczby (skalary) rzeczywiste pojedynczej/podwójnej precyzji z rejestru xmm2/ymm2 odpowiednio przez xmm3/ymm3 lub m32/m64, wynik zapisuje w xmm1/ymm1. Pozostałe elementy przepisuje z xmm2.

$$\text{xmm1}[o] = \text{xmm2}[o] / \text{xmm3}[o] | \text{m32} | \text{m64}$$

Bity od 128/256 do MSB są zerowane.

Instrukcja dzielenia

VDIVP[S/D]

vdivp[s/d] xmm₁, xmm₂, xmm₃/m₁₂₈

vdivp[s/d] ymm₁, ymm₂, ymm₃/m₂₅₆

Dzieli wektory liczb rzeczywistych pojedynczej/podwójnej precyzji z rejestru xmm₂/ymm₂ odpowiednio przez xmm₃/ymm₃ lub m₃₂/m₆₄/m₁₂₈/m₂₅₆, wynik zapisuje w xmm₁/ymm₁.

$$\text{xmm}_1[i] = \text{xmm}_2[i] / \text{xmm}_3/\text{m}_{128}[i]$$

$$\text{ymm}_1[i] = \text{ymm}_2[i] / \text{ymm}_3/\text{m}_{256}[i]$$

Bity od 128/256 do MSB są zerowane.

Instrukcja dzielenia

VDIVPD

255	192	191	128	127	64	63	0

ymm2/xmm2

/ / / /


ymm3/xmm3
m256/m128

= = = =

ymm1/xmm1

Instrukcja mnożenia

VDIVPS



Bity od 128/256 do MSB są zerowane.

Instrukcja dzielenia przykład:

.code

dzielw proc public

; wektor liczb 1 w rcx; wektor liczb 2 w rdx; wektor liczb wynikowych w r8; liczba elementów w r9

 shl r9, 2 ; r9 rozmiar danych w bajtach

loopd:

 sub r9, 32

 vmovups ymmo, [rcx+r9]

 vmovups ymm1, [rdx+r9]

 vdivps ymmo, ymmo, ymm1

 vmovups [r8+r9], ymmo

 jnz loopd

 ret

dzielw endp

end

Operacje arytmetyczne AVX

- Instrukcje maksimum: VMAX[S/P][S/D]
- Instrukcje minimum: VMIN[S/P][S/D]
- Instrukcje zaokrąglenia: VRROUND[S/P][S/D]
- Instrukcje odwróconej wartości przybliżonej: VRCPS[S/S]
- Instrukcje odwrócony pierwiastek przybliżony: VRSQRT[S/P]S
- Instrukcje pierwiastkowania: VSQRT[S/P][S/D]

Instrukcja wartość maksymalna

Instrukcja wartość maksymalna

VMAXS[S/D], VMAXP[S/D]

vmaxs[s/d] xmm₁, xmm₂, xmm₃/m₃₂/m₆₄

vmaxp[s/d] xmm₁, xmm₂, xmm₃/m₁₂₈

vmaxp[s/d] ymm₁, ymm₂, ymm₃/m₂₅₆

Zapisuje wartość maksymalną z porównania liczb rzeczywistych pojedynczej/podwójnej precyzji z rejestrów xmm₂/ymm₂ i xmm₃/ymm₃ lub m₃₂/m₆₄/m₁₂₈/m₂₅₆ do xmm₁/ymm₁. Dla skalarów pozostałe elementy pochodzą z xmm₂.

if xmm₂/ymm₂[i] > xmm₃/ymm₃ lub m₃₂/m₆₄/m₁₂₈/m₂₅₆[i]

then xmm₁/ymm₁[i] = xmm₂/ymm₂[i]

else xmm₁/ymm₁[i] = xmm₃/ymm₃ lub m₃₂/m₆₄/m₁₂₈/m₂₅₆[i]

Bitы od 128/256 до MSB są zerowane.

Instrukcja wartość maksymalana

VMAXPD

255	192	191	128	127	64	63	0

cmp

cmp

cmp

cmp

ymm2

--	--	--	--

ymm3/m256

=

=

=

=

max	max	max	max
------------	------------	------------	------------

ymmi1

Bity od 128/256 do MSB są zerowane.

Instrukcja wartość minimalna

Instrukcja wartość minimalna

VMIN[S/P][S/D]

vmins[s/d] xmm₁, xmm₂, xmm₃/m₃₂/m₆₄

vminp[s/d] xmm₁, xmm₂, xmm₃/m₁₂₈

vminp[s/d] ymm₁, ymm₂, ymm₃/m₂₅₆

Zwraca wartość minimalną z liczb rzeczywistych pojedynczej/podwójnej precyzji odpowiednio skalary/wektory dla rejestrów xmm₂/ymm₂ i xmm₃/ymm₃ lub m₃₂/m₆₄/m₁₂₈/m₂₅₆, wynik zapisuje do xmm₁/ymm₁. Dla skalarów pozostałe elementy pochodzą z xmm₂.

if xmm₂/ymm₂[i] < xmm₃/ymm₃ lub m₃₂/m₆₄/m₁₂₈/m₂₅₆[i]

then xmm₁/ymm₁[i] = xmm₂/ymm₂[i]

else xmm₁/ymm₁[i] = xmm₃/ymm₃ lub m₃₂/m₆₄/m₁₂₈/m₂₅₆[i]

Bity od 128/256 do MSB są zerowane.

Instrukcja wartość minimalna

VMINSS

127	64	63	0
1	2	3	4

xmm2

cmp

			2
--	--	--	---

xmm3/m128

=

1	2	3	2
---	---	---	---

xmm1

Bity od 128/256 do MSB są zerowane.

Instrukcje wartość przybliżona

Instrukcja zaokrąglenia

VROUND[S/P][S/D]

vroundss xmm1, xmm2, xmm3/m32, imm8

vroundsd xmm1, xmm2, xmm3/m64, imm8

Zaokrąglą najmłodszą liczbę rzeczywistą pojedynczej/podwójnej precyzji z xmm3 lub m32/m64 do wartości podwójnego/poczwórnego słowa (integer), wynik zapisuje w xmm1 jako liczbę rzeczywistą pojedynczej precyzji (z przecinkiem i zerami po nim), pozostałe elementy pochodzą z xmm2, sposób zaokrąglenia jest zdeterminowany bajtem sterującym imm8.

vroundp[s/d] xmm1, xmm2/m128, imm8

vroundp[s/d] ymm1, ymm2/m256, imm8

Zaokrąglą wektor liczb rzeczywistych pojedynczej/podwójnej precyzji z xmm2/ymm2 lub m128/m256 do liczb całkowitych podwójnych/poczwórnich słów, wynik zapisuje jako liczby rzeczywiste w xmm1/ymm1, zaokrąglenie odbywa się według bajtu sterującego imm8.

Bity od 128/256 do MSB są zerowane.

Instrukcja zaokrąglenia

VROUND[S/P][S/D]

np. $\text{imm8} = 0000 \text{ } \underline{\text{o}} \text{ } \underline{\text{o}} \text{ } \underline{\text{oo}}$

P Precision Mask; o. normal 1. inexact (niedokładny)

RS Rounding select (wybór zaokrąglenia) 1. MXCSR.RC o. imm8.RC

RC Rounding mode (sposób zaokrąglenia)

RC Rounding mode:

- oo - Zaokrągluj do najbliższej (parzystej)
- 01 - Zaokrągluj w dół (w kierunku $-\infty$)
- 10 - Zaokrągluj w górę (w kierunku $+\infty$)
- 11 - Zaokrągluj do zera (obetnij)

Bity od 128/256 do MSB są zerowane.

Precision:
if $\text{imm8}[3] = 0$;

if $\text{imm8}[3] = 1$
then ustawienie precyzji
jest ignorowane;

Instrukcja wartości odwrotności przybliżonej

VRCP[SS/PS]

vrcpss xmm1, xmm2, xmm3/m32

Oblicza **przyblzoną** wartość **odwrotności** liczby rzeczywistej pojedynczej precyzji z xmm3/m32 i wynik umieszcza w xmm1, dodatkowo przepisuje starsze elementy xmm2 do xmm1.

(Relative Error $\leq 1,5 \cdot 2^{-12}$.)

$$\begin{aligned} \text{xmm1}[31:0] &\leftarrow 1.0/\text{xmm3/m32}[31:0] \\ \text{xmm1}[127:32] &\leftarrow \text{xmm12}[127:32] \end{aligned}$$

vrcpps xmm1, xmm2/m128

vrcpps ymm1, ymm2/m256

Oblicza przyblzoną wartość odwrotności elementów wektora liczb rzeczywistych pojedynczej precyzji z xmm2/ymm2 lub m128/m256 , wynik umieszcza w xmm1/ymm1. (Relative Error $\leq 1,5 \cdot 2^{-12}$.)

$$\begin{aligned} \text{xmm1}[i] &\leftarrow 1.0/\text{xmm3/m128}[i] \\ \text{ymm1}[i] &\leftarrow 1.0/\text{ymm3/m256}[i] \end{aligned}$$

Bitы od 128/256 до MSB są zerowane.

Instrukcja wartości odwrotności przybliżonej pierwiastka

VRSQRTSS / VRSQRTPS

vrsqrtss xmm1, xmm2, xmm3/m32

Oblicza **przybliżoną odwrotność pierwiastka** z liczby rzeczywistej pojedynczej precyzji, wynik umieszcza w xmm1, dodatkowo przepisuje starsze elementy xmm2 do xmm1.(Relative Error $\leq 1,5 * 2^{-12}$.)

$$\begin{aligned} \text{xmm1[31:0]} &\leftarrow 1.0/\sqrt{\text{xmm3/m32[31:0]}} \\ \text{xmm1[127:32]} &\leftarrow \text{xmm12[127:32]} \end{aligned}$$

vrsqrtps xmm1, xmm2/m128

vrsqrtps ymm1, ymm2/m256

Oblicza **przybliżoną odwrotność pierwiastka** z elementów wektora liczb rzeczywistych pojedynczej precyzji xmm2/ymm2 lub m128/m256, wynik umieszcza w xmm1/ymm1. (Relative Error $\leq 1,5 * 2^{-12}$.)

$$\begin{aligned} \text{xmm1[i]} &\leftarrow 1.0/\sqrt{\text{xmm3/m128[i]}} \\ \text{ymm1[i]} &\leftarrow 1.0/\sqrt{\text{ymm3/m256[i]}} \end{aligned}$$

Bitы od 128/256 до MSB są zerowane.

Instrukcje pierwiastkowania

Instrukcja wartości odwrotności przybliżonej pierwiastka

VSQRT[S/P][S/D]

vsqrtss xmm1, xmm2, xmm3/m32

vsqrtsd xmm1, xmm2, xmm3/m64

Oblicza wartość pierwiastka kwadratowego z liczby rzeczywistej pojedynczej/podwójnej precyzji xmm3/m32, wynik umieszcza w xmm1, dodatkowo przepisuje starsze elementy xmm2 do xmm1.

$$\text{xmm1}[0] \leftarrow \sqrt{\text{xmm3}[0]/m32/m64}$$

$$\text{xmm1}[i] \leftarrow \text{xmm2}[i]$$

vsqrtp[s/d] xmm1, xmm2/m128

vsqrtp[s/d] ymm1, ymm2/m256

Oblicza wartość pierwiastka kwadratowego z elementów wektora liczb rzeczywistych pojedynczej /podwójnej precyzji xmm2/ymm2 lub m128/m256, wynik zapisuje w xmm1/ymm1.

$$\text{xmm1}[i] \leftarrow \sqrt{\text{xmm3}/m128[i]}$$

$$\text{ymm1}[i] \leftarrow \sqrt{\text{ymm3}/m256[i]}$$

Bitы od 128/256 до MSB są zerowane.

Instrukcje FMA

Fused Multiply Add

Operacje arytmetyczne FMA

- Instrukcje mnożenie i dodawanie: VFMADD_[123/213/231][S/P][S/D]
- Instrukcje mnożenie i odejmowanie: VFMSUB_[123/213/231][S/P][S/D]
- Instrukcje mnożenie i odejmowanie z dodawaniem:
VFMADDSUB_[123/213/231]P[S/D]
- Instrukcje mnożenie i odejmowanie z dodawaniem:
VFMSUBADD_[123/213/231]P[S/D]
- Instrukcje mnożenie z negacją i dodawanie:
- VFNMADD_[123/213/231][S/P][S/D]
- Instrukcje mnożenie z negacją i odejmowanie:
VFNMSUB_[123/213/231][S/P][S/D]

Instrukcje FMA

VFMADD[132/213/231][S/P][S/D]

vfmadd[132/231/231]S[S/D] xmm1, xmm2, xmm3/m32/m64

vfmadd[132/231/231]P[S/D] xmm1, xmm2, xmm3/m128

vfmadd[132/231/231]P[S/D] ymm1, ymm2, ymm3/m256

Mnoży skalary / wektory liczb rzeczywistych pojedynczej / podwójnej precyzji dwóch rejestrów i **dodaje** odpowiednie wartości trzeciego rejestru w zależności od podanej kolejności, pierwsze dwie cyfry oznaczają czynniki iloczynu, trzecia cyfra jest składnikiem sumy, wynik zapisuje w xmm1/ymm1.

132

$$\text{ymm1}[i] = \text{ymm1}[i] * \text{ymm3/m256}[i] + \text{ymm2}[i]$$

231

$$\text{ymm1}[i] = \text{ymm2}[i] * \text{ymm3/m256}[i] + \text{ymm1}[i]$$

213

$$\text{ymm1}[i] = \text{ymm2}[i] * \text{ymm1}[i] + \text{ymm3/m256}[i]$$

Bity od 128/256 do MSB są zerowane.

Instrukcje FMA

vfmadd132ss xmm1, xmm2, xmm3/m32

127	64	63	0
1	2	3	4

*

			2
--	--	--	---

xmm1

xmm3/m32

+

			3
--	--	--	---

xmm2

=

1	2	3	11
---	---	---	----

xmm1

Instrukcje FMA

VFMSUB[132/213/231][S/P][S/D]

vfmsub[132/231/231]S[S/D] xmm1, xmm2, xmm3/m32/m64

vfmsub[132/231/231]P[S/D] xmm1, xmm2, xmm3/m128

vfmsub[132/231/231]P[S/D] ymm1, ymm2, ymm3/m256

Mnoży skalary / wektory liczb rzeczywistych pojedynczej / podwójnej precyzji dwóch rejestrów i **odejmuje** odpowiednie wartości trzeciego rejestru w zależności od podanej kolejności, pierwsze dwie cyfry oznaczają czynniki iloczynu, trzecia cyfra jest elementem różnicy, wynik zapisuje w xmm1/ymm1.

132

$$\text{ymm1}[i] = \text{ymm1}[i] * \text{ymm3/m256}[i] - \text{ymm2}[i]$$

231

$$\text{ymm1}[i] = \text{ymm2}[i] * \text{ymm3/m256}[i] - \text{ymm1}[i]$$


213

$$\text{ymm1}[i] = \text{ymm2}[i] * \text{ymm1}[i] - \text{ymm3/m256}[i]$$


Bity od 128/256 do MSB są zerowane.

Instrukcje FMA


vfmsub213ps ymm1, ymm2, ymm3/m256




ymm2



ymm1



ymm3/m256



ymm1

Instrukcje FMA

VFMADDSUB[132/213/231]P[S/D]

vfmaddsub[132/231/231]p[s/d] xmm1, xmm2, xmm3/m128

vfmaddsub[132/231/231]p[s/d] ymm1, ymm2, ymm3/m256

Mnoży wektory liczb rzeczywistych pojedynczej / podwójnej precyzji dwóch rejestrów i naprzemiennie **odejmuje i dodaje** odpowiednie wartości trzeciego rejestrów w zależności od podanej kolejności, pierwsze dwie cyfry oznaczają czynniki iloczynu, trzecia cyfra jest elementem różnicy/sumy, wynik zapisuje w xmm1/ymm1.

132

$$\text{ymm1}[2i] = \text{ymm1}[2i] * \text{ymm3}/\text{m256}[2i] - \text{ymm2}[2i]$$

$$\text{ymm1}[2i+1] = \text{ymm1}[2i+1] * \text{ymm3}/\text{m256}[2i+1] + \text{ymm2}[2i+1]$$

231

$$\text{ymm1}[2i] = \text{ymm2}[2i] * \text{ymm3}/\text{m256}[2i] - \text{ymm1}[2i]$$

$$\text{ymm1}[2i+1] = \text{ymm2}[2i+1] * \text{ymm3}/\text{m256}[2i+1] + \text{ymm1}[2i+1]$$

213


$$\text{ymm1}[2i] = \text{ymm2}[2i] * \text{ymm1}[2i] - \text{ymm3}/\text{m256}[2i]$$

$$\text{ymm1}[2i+1] = \text{ymm2}[2i+1] * \text{ymm1}[2i+1] + \text{ymm3}/\text{m256}[2i+1]$$

Bity od 128/256 do MSB są zerowane.

Instrukcja FMA

vfmaddsub231pd ymm1, ymm2, ymm3/m256



ymm2

* * * *



ymm3/m256

+ - + -



ymm1

= = = =



ymm1

Instrukcje FMA

VFMSUBADD[132/213/231]P[S/D]

vfmsubadd[132/231/231]p[s/d] xmm1, xmm2, xmm3/m128

vfmsubadd[132/231/231]p[s/d] ymm1, ymm2, ymm3/m256

Mnoży wektory liczb rzeczywistych pojedynczej / podwójnej precyzyji dwóch rejestrów i naprzemiennie **dodaje i odejmuje** odpowiednie wartości trzeciego rejestrów w zależności od podanej kolejności, pierwsze dwie cyfry oznaczają czynniki iloczynu, trzecia cyfra jest elementem sumy/różnicy, wynik zapisuje w xmm1/ymm1.

132

$$\text{ymm1}[2i] = \text{ymm1}[2i] * \text{ymm3/m256}[2i] + \text{ymm2}[2i]$$

$$\text{ymm1}[2i+1] = \text{ymm1}[2i+1] * \text{ymm3/m256}[2i+1] - \text{ymm2}[2i+1]$$

231

$$\text{ymm1}[2i] = \text{ymm2}[2i] * \text{ymm3/m256}[2i] + \text{ymm1}[2i]$$

$$\text{ymm1}[2i+1] = \text{ymm2}[2i+1] * \text{ymm3/m256}[2i+1] - \text{ymm1}[2i+1]$$

213


$$\text{ymm1}[2i] = \text{ymm2}[2i] * \text{ymm1}[2i] + \text{ymm3/m256}[2i]$$

$$\text{ymm1}[2i+1] = \text{ymm2}[2i+1] * \text{ymm1}[2i+1] - \text{ymm3/m256}[2i+1]$$

Bity od 128/256 do MSB są zerowane.

Instrukcja FMA

vfmsubadd231pd ymm1, ymm2, ymm3/m256



Instrukcje FMA

VFNMADD[132/213/231][S/P][S/D]

vfnmadd[132/231/231]S[S/D] xmm1, xmm2, xmm3/m32/m64

vfnmadd[132/231/231]P[S/D] xmm1, xmm2, xmm3/m128

vfnmadd[132/231/231]P[S/D] ymm1, ymm2, ymm3/m256

Mnoży skalary / wektory liczb rzeczywistych pojedynczej / podwójnej precyzji dwóch rejestrów, zmienia znak iloczynów i dodaje odpowiednie wartości trzeciego rejestru w zależności od podanej kolejności, pierwsze dwie cyfry oznaczają czynniki iloczynu, trzecia cyfra jest składnikiem sumy, wynik zapisuje w xmm1/ymm1.

132

$$\text{ymm1}[i] = -\text{ymm1}[i] * \text{ymm3}/m256[i] + \text{ymm2}[i]$$

231

$$\text{ymm1}[i] = -\text{ymm2}[i] * \text{ymm3}/m256[i] + \text{ymm1}[i]$$


213

$$\text{ymm1}[i] = -\text{ymm2}[i] * \text{ymm1}[i] + \text{ymm3}/m256[i]$$


Bity od 128/256 do MSB są zerowane.

Instrukcje FMA

vfnmadd₁₃₂ss ymm₁, ymm₂, ymm_{3/m256}



xmm1



ymm3/m32

*



ymm2

+



xmm1

=

Instrukcje FMA

VFNMSUB[132/213/231][S/P][S/D]

vfnmsub[132/231/231]S[S/D] xmm1, xmm2, xmm3/m32/m64

vfnmsub[132/231/231]P[S/D] xmm1, xmm2, xmm3/m128

vfnmsub[132/231/231]P[S/D] ymm1, ymm2, ymm3/m256

Mnoży skalary / wektory liczb rzeczywistych pojedynczej / podwójnej precyzji dwóch rejestrów, zmienia znak iloczynów i odejmuje odpowiednie wartości trzeciego rejestru w zależności od podanej kolejności, pierwsze dwie cyfry oznaczają czynniki iloczynu, trzecia cyfra jest elementem różnicy, wynik zapisuje w xmm1/ymm1.

132

$$\text{ymm1}[i] = -\text{ymm1}[i] * \text{ymm3}/\text{m256}[i] - \text{ymm2}[i]$$

231

$$\text{ymm1}[i] = -\text{ymm2}[i] * \text{ymm3}/\text{m256}[i] - \text{ymm1}[i]$$

213

$$\text{ymm1}[i] = -\text{ymm2}[i] * \text{ymm1}[i] - \text{ymm3}/\text{m256}[i]$$


Bity od 128/256 do MSB są zerowane.

Instrukcje FMA


vfnmsub213ps ymm1, ymm2, ymm3/m256

255	192	191	128	127	64	63	0
neg							


ymm2



ymm1



ymm3/m256



ymm1

Operacje porównania

Operacje porównania:

- Instrukcje porównania:

VCMP[S/P][S/D]

VCOMIS[S/D]

VUCOMIS[S/D]

Instrukcje porównania

VCMP[S/D], VCMPP[S/D]

`vcmps[s/d] xmm1, xmm2 xmm3/m32/m64, imm8`

`vcmpp[s/d] xmm1, xmm2 xmm3/m128, imm8`

`vcmpp[s/d] ymm1, ymm2, ymm3/m256, imm8`

Porównuje skalary/wektory liczb rzeczywistych pojedynczej/podwójnej precyzji `xmm2/ymm2` i `xmm3/ymm3` lub `m32/m64/m128/m256` według funktora zapisanego na bitach `imm8[4:0]` (łącznie 32 funktory), wynik jako liczbę całkowitą -1 lub 0 zapisuje w `xmm1/ymm1`. Dla skalarów pozostałe elementy są kopiowane ze źródła.

Bitы od 128/256 до MSB są zerowane.

Instrukcje porównania VCMPP[S/D]

funktor	imm8	opis	>	<	=	Unord ered	#IA on QNAN
EQ_OQ (EQ)	0H	Equal (ordered, non-signaling)	f	f	t	f	No
LT_OS (LT)	1H	Less-than (ordered, signaling)	f	t	f	f	Yes
LE_OS (LE)	2H	Less-than-or-equal (ordered, signaling)	f	t	t	f	Yes
UNORD_Q (UNORD)	3H	Unordered (no-signaling)	f	f	f	t	No
NEQ_UQ (NEQ)	4H	Not-equal (unordered, non-signaling)	t	t	f	t	No
NLT_US (NLT)	5H	Not-less-than (unordered, signaling)	t	f	t	t	Yes
NLE_US (NLE)	6H	Not-less-than-or-equal (unordered, signaling)	t	f	f	t	Yes
ORD_Q (ORD)	7H	Ordered (non-signaling)	t	t	t	f	No
EQ_UQ	8H	Equal (unordered, non-signaling)	f	f	t	t	No
NGE_US (NGE)	9H	Not-greater-than-or-equal (unordered, signaling)	f	t	f	t	Yes
NGT_US (NGT)	AH	Not-greater-than (unordered, signaling)	f	t	t	t	Yes
FALSE_OQ (FALSE)	BH	False (ordered, non-signaling)	f	f	f	f	No
NEQ_OQ	CH	Not-equal (ordered, non-signaling)	t	t	f	f	No
GE_OS (GE)	DH	Greater-than-or-equal (ordered, signaling)	t	f	t	f	Yes
GT_OS (GT)	EH	Greater-than (ordered, signaling)	t	f	f	f	Yes

funktor	imm8	opis	>	<	=	Unord ered	#IA on QNAN
TRUE_UQ(TRUE)	FH	True (unordered, nonsignaling)	t	t	t	t	No
EQ_OS	10H	Equal (ordered, signaling)	f	f	t	f	Yes
LT_OQ	11H	Less-than (ordered, nonsignaling)	f	t	f	f	No
LE_OQ	12H	Less-than-or-equal (ordered, nonsignaling)	f	t	t	f	No
UNORD_S	13H	Unordered (signaling)	f	f	f	t	Yes
NEQ_US	14H	Not-equal (unordered, signaling)	t	t	f	t	Yes
NLT_UQ	15H	Not-less-than (unordered, nonsignaling)	t	f	t	t	No
NLE_UQ	16H	Not-less-than-or-equal (unordered, nonsignaling)	t	f	f	t	No
ORD_S	17H	Ordered (signaling)	t	t	t	f	Yes
EQ_US	18H	Equal (unordered, signaling)	f	f	t	t	Yes
NGE_UQ	19H	Not-greater-than-or-equal (unordered, nonsignaling)	f	t	f	t	No
NGT_UQ	1AH	Not-greater-than (unordered, nonsignaling)	f	t	t	t	No
FALSE_OS	1BH	False (ordered, signaling)	f	f	f	f	Yes
NEQ_OS	1CH	Not-equal (ordered, signaling)	t	t	f	f	Yes
GE_OQ	1DH	Greater-than-or-equal (ordered, nonsignaling)	t	f	t	f	No
GT_OQ	1EH	Greater-than (ordered, nonsignaling)	t	f	f	f	No
TRUE_US	1FH	True (unordered,signaling)	t	t	t	t	Yes

Instrukcje porównania VCMP[S/P][S/D]

Lp.	Pseudo-operacja	Implementacja
1.	VCMPEQ[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, o</i>
2.	VCMPLT[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 1</i>
3.	VCMPLE[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 2</i>
4.	VCMPUNORD[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 3</i>
5.	VCMPNEQ[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 4</i>
6.	VCMPNLT[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 5</i>
7.	VCMPNLE[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 6</i>
8.	VCMPORD[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 7</i>
9.	VCMPEQ_UQ[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 8</i>
10.	VCMPNGE[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 9</i>
11.	VCMPNGT[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, oAH</i>
12.	VCMPFALSE[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, oBH</i>
13.	VCMPNEQ_OQ[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, oCH</i>
14.	VCMPGE[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, oDH</i>
15.	VCMPGT[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, oEH</i>

Lp.	Pseudo-operacja	Implementacja
16.	VCMPTRUE[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, oFH</i>
27.	VCMP_EQ_OS[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 10H</i>
18.	VCMP_LT_OQ[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 11H</i>
19.	VCMP_EQ_OQ[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 12H</i>
20.	VCMP_UNORD_S[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 13H</i>
21.	VCMP_NEQ_US[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 14H</i>
22.	VCMP_NLT_UQ[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 15H</i>
23.	VCMP_NLE_UQ[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 16H</i>
24.	VCMP_ORD_S[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 17H</i>
25.	VCMP_EQ_US[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 18H</i>
26.	VCMP_NGE_UQ[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 19H</i>
27.	VCMP_NGT_UQ[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 1AH</i>
28.	VCMP_FALSE_OS[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 1BH</i>
29.	VCMP_NEQ_OS[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 1CH</i>
30.	VCMP_GE_OQ[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 1DH</i>
31.	VCMP_GT_OQ[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 1EH</i>
32.	VCMPTRUE_US[S/P][S/D] <i>reg1, reg2, reg3</i>	VCMP[S/P][S/D] <i>reg1, reg2, reg3, 1FH</i>

Instrukcje porównania

VCOMIS[S/D] / VUCOMIS[S/D]

vcomis[s/d] xmm1, xmm2/m32/m64

Porównuje pojedyncze liczby rzeczywiste pojedynczej/podwójnej precyzji z rejestru xmm2 lub pamięci m32/m64 i xmm1 wynikiem jest **ustawienie odpowiednich flag procesora**. Instrukcja VCOMISD sygnalizuje wyjątek nieprawidłowej operacji zmiennoprzecinkowej SIMD (#I) gdy operandem źródłowym jest QNaN lub SNaN.

Instrukcje porównania

VCOMIS[S/D] / VUCOMIS[S/D]

vcomis[s/d] xmm1, xmm2/m32/m64

Porównuje pojedyncze liczby rzeczywiste pojedynczej/podwójnej precyzji z rejestru xmm2 lub pamięci m32/m64 i xmm1, wynikiem jest ustalenie odpowiednich flag procesora. Instrukcja VUCOMISD sygnalizuje wyjątek nieprawidłowej operacji tylko wtedy, gdy operandem źródłowym jest SNaN.

Operacje logiczne

Operacje logiczne

- Koniunkcja: VANDP[S/D]
- Koniunkcja z zaprzeczeniem: VANDNP[S/D]
- Alternatywa: VORP[S/D]
- Alternatywa wykluczająca: VXORP[S/D]
- Instrukcja Test: VTESTP[S/D]

Instrukcje logiczne koniunkcja

VANDP[S/D] / VANDNP[S/D]

vandp[s/d] xmm₁, xmm₂, xmm₃/m₁₂₈

vandp[s/d] ymm₁, ymm₂, ymm₃/m₂₅₆

Oblicza bitową **koniunkcję wektorów** liczb rzeczywistych pojedynczej/podwójnej precyzji z xmm₂/ymm₁₂ i xmm₃/ymm₃ lub m₁₂₈/m₂₅₆, wynik zapisuje w xmm₁/ymm₁.

$$\text{cel}[i] = \text{źródło}_1[i] \text{ and } \text{źródło}_2[i]$$

vandnp[s/d] xmm₁, xmm₂, xmm₃/m₁₂₈

vandnp[s/d] ymm₁, ymm₂, ymm₃/m₂₅₆

Oblicza bitową **koniunkcję z negacją wektorów** liczb rzeczywistych pojedynczej /podwójnej precyzji z xmm₂/ymm₁₂ i xmm₃/ymm₃ lub m₁₂₈/m₂₅₆, wynik zapisuje w xmm₁/ymm₁.

$$\text{cel}[i] = (\text{not } \text{źródło}_1[i]) \text{ and } \text{źródło}_2[i]$$

Bity od 128/256 do MSB są zerowane.

Instrukcje logiczne alternatywa

VORP[S/D] / VXORP[S/D]

vorp[s/d] xmm₁, xmm₂, xmm₃/m₁₂₈

vorp[s/d] ymm₁, ymm₂, ymm₃/m₂₅₆

Oblicza bitową **alternatywę wektorów liczb rzeczywistych pojedynczej/podwójnej precyzji** rejestru xmm₂/ymm₂ (źródło 1) i xmm₃/ymm₃ lub m₁₂₈/m₂₅₆ (źródło 2), wynik zapisuje w w xmm₁/ymm₁.

$$\text{cel}[i] = \text{źródło}_1[i] \text{ or } \text{źródło}_2[i]$$

vxorp[s/d] xmm₁, xmm₂, xmm₃/m₁₂₈

vxorp[s/d] ymm₁, ymm₂, ymm₃/m₂₅₆

Oblicza bitową **alternatywę wykluczającej wektorów liczb rzeczywistych pojedynczej/podwójnej precyzji** rejestru xmm₂/ymm₂ (źródło 1) i xmm₃/ymm₃ lub m₁₂₈/m₂₅₆ (źródło 2), wynik zapisuje w w xmm₁/ymm₁.

$$\text{cel}[i] = \text{źródło}_1[i] \text{ xor } \text{źródło}_2[i]$$

Bitы od 128/256 до MSB są zerowane.

Instrukcje testowania

VTESTP[S/D]

vtestp[s/d] xmm1, xmm2/m128

vtestp[s/d] ymm1, ymm2/m256

Wykonuje **logicznie koniunkcję (AND)** na bitach znaku liczb rzeczywistych pojedynczej / podwójnej precyzji z rejestru xmm1/ymm1 i xmm2/ymm2 lub m1128/m256, wynikiem jest ustawienie flagi ZF, jeśli wszystkie bity znaku = 0 => ZF = 1 lub ZF = 0 w przeciwnym przypadku

oraz jednocześnie

wykonuje **logicznie koniunkcję z zaprzeczeniem (AND NOT)(nie cel i źródło)** na bitach znaku liczb rzeczywistych pojedynczej / podwójnej precyzji z rejestru xmm1/ymm1 i xmm2/ymm2 lub m1128/m256, wynikiem jest ustawienie flagi CF, jeśli wszystkie bity znaku = 0 => CF=1, jeśli nie to CF=0.

Operacje konwersji

Operacje logiczne

- Całkowite na rzeczywiste:

$VCVTQD_2[PS/PD], VCVTSI_2[SS/SD]$

- Rzeczywiste na całkowite:

$VCVT[PS/PD]_2DQ, VCVT[SS/SD]_2SI$

$VCVTT[PS/PD]_2DQ, VCVTT[SS/SD]_2SI$ (z tranzakcją)

- Rzeczywiste na rzeczywiste:

$VCVTSD_2SS, VCVTSS_2SD$

$VCVTPD_2PS, VCVTPS_2PD$

Instrukcje konwersji całkowite na rzeczywiste

VCVTDQ2P[S/D]

`vcvtdq2ps xmm1, xmm2/m128`

`vcvtdq2ps ymm1, ymm2/m256`

`vcvtdq2pd xmm1, xmm2/m64`

`vcvtdq2pd ymm1, xmm2/m128`

Konwertuje dwa/cztery/osiem podwójnych słów ze znakiem z `xmm2/ymm2` lub `m128/m256` na dwie/cztery/osiem liczb rzeczywistych pojedynczej/podwójnej precyzji, wynik zapisuje do rejestru celu `xmm1/ymm1`. Konwertuje zawsze dwa/dwa, cztery/cztery, osiem/osiem.

Bity od 128/256 do MSB są zerowane.

Instrukcje konwersji całkowite na rzeczywiste

VCVTSI2S[S/D]

`vcvtsi2ss xmm1, xmm2, reg/m32`

`vcvtsi2sd xmm1, xmm2, reg/m64`

Konwertuje **pojedyncze podwójne słowo** ze znakiem z rejestru ogólnego przeznaczenia lub m32/m64 **na jedną liczbę rzeczywistą** pojedynczej/podwójnej precyzji, wynik zapisuje do xmm1/ymm1, bity [127:64/32] są przepisywane z xmm2/ymm2.

Bity od 128/256 do MSB są zerowane.

Instrukcje konwersji rzeczywiste na całkowite

VCVT[T]P[S/D]2DQ

`vcvt[t]ps2dq xmm1, xmm2/m128`

`vcvt[t]ps2dq ymm1, ymm2/m256`

Konwertuje cztery/osiem pojedynczych słów ze znakiem z `xmm2/ymm2` lub `m128/m256` na cztery/osiem podwójnych słów ze znakiem, wynik zapisuje w `xmm1/ymm1`.

`vcvt[t]pd2dq xmm1, xmm2/m128`

`vcvt[t]pd2dq ymm1, ymm2/m256`

Konwertuje dwa/cztery pojedyncze słowa ze znakiem z `xmm2/ymm2` lub `m128/m256` na dwa/cztery podwójne słowa ze znakiem, wynik zapisuje w `xmm1/ymm1`.

Zwrócona wartość jest zaokrąglana zgodnie z bitami kontrolnymi zaokrąglania w rejestrze MXCSR lub dla [T] obcięta kierunku zera.

Bitы od 128/256 do MSB są zerowane.

Instrukcje konwersji rzeczywiste na całkowite

VCVT[T]S[S/D]2SI

vcvt[t]ss2si reg32, xmm1/m32

vcvt[t]ss2si reg64, xmm1/m64

Konwertuje liczbę pojedynczej precyzji z xmm1 lub pamięci m32/m64 na podwójne/poczwórne słowo ze znakiem, wynik zapisuje w rejestrze ogólnego przeznaczenia r32/r64.

vcvt[t]sd2si reg32, xmm1/m64

vcvt[t]sd2si reg64, xmm1/m64

Konwertuje liczbę podwójnej precyzji z xmm1 lub m32/m64 na podwójne/poczwórne słowo ze znakiem, wynik zapisuje w rejestrze ogólnego przeznaczenia r32/r64.

Instrukcja z T oznacza konwersję z obcięciem w kierunku zera.

Bity od 128/256 do MSB są zerowane.

Instrukcje konwersji rzeczywiste na rzeczywiste

VCVTSD2SS / VCVTSS2SD

vcvtsd2ss xmm1, xmm2, xmm3/m64

Konwertuje liczbę podwójnej precyzji z xmm3/m64 na liczbę pojedynczej precyzji, wynik umieszcza w xmm1, starsze bity xmm1 są uzupełniane z xmm2.

vcvtss2sd xmm1, xmm2, xmm3/m32

Konwertuje liczbę pojedynczej precyzji z xmm3/m32 na liczbę podwójnej precyzji, wynik umieszcza w xmm1, starsze bity xmm1 są uzupełniane z xmm2.

Bity od 128/256 do MSB są zerowane.

Instrukcje konwersji rzeczywiste na rzeczywiste

VCVTPD2PS / VCVTPS2PD

`vcvtpd2ps xmm1, xmm2/m128`

`vcvtpd2ps ymm1, ymm2/m256`

Konwertuje wektor liczb rzeczywistych podwójnej precyzji na wektor liczb rzeczywistych pojedynczej precyzji. Konwertuje dwa na dwa elementy lub cztery na cztery elementy.

`vcvtps2pd xmm1, xmm2/m64`

`vcvtps2pd ymm1, xmm2/m128`

Konwertuje wektor liczb rzeczywistych pojedynczej precyzji na wektor liczb rzeczywistych podwójnej precyzji. Konwertuje dwa na dwa elementy lub cztery na cztery elementy.

Bitы od 128/256 до MSB są zerowane.