运算器及其应用

计算机组成原理实验一

PB19071501 李平治


实验目的

- 掌握算术逻辑单元(ALU)的功能
- 掌握数据通路和控制器的设计方法
- 掌握组合电路和时序电路,以及参数化和结构化的 Verilog描述方法
- 了解查看电路性能和资源使用情况

逻辑设计

1. 算术逻辑单元 ALU


● 模块功能表:



ALU 模块功能表


y	Z
a+b	*
a-b	*
a&b	*
a b	*
a^b	*
0	1
	a - b a & b a b a ^ b

• 数据通路:




2. ALU 应用: 计算斐波那契—卢卡斯数列 (Fibonacci Lucas Series)

• 数据通路:



状态图:





核心代码

• ALU:

```
parameter A_ADD = 3'b000;
1
    parameter A_SUB = 3'b001;
 2
   parameter A_AND = 3'b010;
    parameter A_OR = 3'b011;
4
    parameter A_XOR = 3'b100;
 6
    always@(*)
7
    begin
8
        case (f)
9
            A_ADD:begin
                y = a + b;
10
11
                 z = 0;
12
            end
```

```
13
             A SUB:begin
14
                 y = a - b;
15
                  z = 0;
16
             end
17
             A_AND:begin
18
                 y = a \& b;
                 z = 0;
19
20
             end
21
             A_OR:begin
22
                 y = a \mid b;
23
                 z = 0;
24
             end
             A_XOR:begin
25
                 y = a \hat{b};
26
27
                  z = 0;
28
             end
             default: begin
29
30
                 y = 0;
31
                  z = 1;
32
             end
         endcase
33
34
    end
```

• FLS 计算:


```
1
        parameter addOp = 3'b000;
 2
        reg [6:0]lastf;
3
        wire [6:0]subf;
 4
        reg [6:0]nextf;
 5
        reg [1:0]currstate;
 6
        reg [1:0]nextstate;
7
        reg [23:0]counter;
        //时钟分频,用于去毛刺
8
9
        always@(posedge clk)begin
            counter <= counter + 1'b1;</pre>
10
11
        end
12
        //用alu模块生成预赋值信号
13
14
        alu \#(7) alu(.a(f), .b(lastf), .f(addOp), .y(subf));
        //由当前状态和输入信号生成下一状态值
15
16
        always@(*)begin
17
            if (rst) begin
18
                nextstate <= 2'b00;</pre>
                nextf <= 7'b0000_000;</pre>
19
            end else if(en)begin
20
21
                case (currstate)
22
                    2'b00: begin
```

```
23
                         nextf = d;
24
                         nextstate = 2'b01;
25
                     end
                     2'b01: begin
26
                         nextf = d;
27
                         nextstate = 2'b10;
28
29
                     end
                     default: begin
30
31
                         nextf = subf;
                     end
32
33
                 endcase
            end else begin
34
35
                 nextf = f;
36
                 nextstate = currstate;
37
             end
38
        end
39
        //时钟上升沿赋值
40
41
        always @(posedge counter[23]) begin
            if (rst) begin
42
43
                currstate <= 2'b00;
                 lastf <= 7'b0000_000;</pre>
44
45
                 f <= 7'b0000_000;
46
            end else if(en)begin
                 currstate <= nextstate;</pre>
47
                 f <= nextf;
48
                 lastf <= f;</pre>
49
50
            end
        end
51
```


仿真与下载结果

● 下图演示了烧写 ALU 模块后进行 3+15 的算术运算








● 下图以初始值为 2 和 3 为例, 仿真演示了 FLS 计算





● 下图以初始值为 3 和 2 为例, 烧写后演示了 FLS 计算














结果分析

仿真与下载结果符合设计预期,综合性能良好,结构清晰,总体满足要求。

实验总结

作为本学期计算机组成原理第一次实验,难度较小。

通过本次试验,复习了 Verilog HDL 语法,熟悉了 Vivado 开发环境和仿真、下载,为后续实验打好基础。