

Digital Systems Design and Laboratory

[11. Latches and Flip-Flops]

Chung-Wei Lin

cwlin@csie.ntu.edu.tw

CSIE Department

National Taiwan University


Recap: Two Types of Switching Circuits

□ Combinational circuits (memoryless)

- Outputs depend only on present inputs

□ Sequential circuits

- Outputs depend on both present and past inputs
- In general, sequential circuits = combinational circuits + memory





How to Remember the Past?

Feedback

- The output of one of the gates is connected back into the input of another gate in the circuit so as to form a closed loop

- Example: inverter with feedback


- Q: How fast does the circuit oscillate?
- A: Determined by the propagation delay of the inverter




- Example: a feedback loop with two inverters


- Two stable states
- Latch: basic memory unit (store 1 bit)

存哪個 bit 看是看哪個點



透過第一個 inverter 的 output 把 1 存下來
透過第二個 inverter 的 output 把 0 存下來





Outline

☒ Set-Reset Latch

☐ Gated D Latch

☐ Edge-Triggered D Flip-Flop

☐ S-R Flip-Flop

☐ J-K Flip-Flop

☐ T Flip-Flop

☐ Flip-Flops with Additional Inputs


-
- SR latch 在說 S 是 force set to 1 代表的是 force $Q = 1$
-
- 因為 latch 和 flip flop 的差異在於 latch 沒有 clock，所以 latch 的值可以不斷地隨著 input 改變而改變（不像 flip flop 需要根據是 positive / negative edge trigger，等 positive / negative edge 發生時才改變值）所以我們不會像 flip flop 裡一樣看到有 Q 和 Q+ (next state)，因為像 SR latch，他只會 hold current state (Q, Q')，除非 input force a change
-
- 即使 Q 和 Q' 都是 current state，在 SR latch 裡， Q' (Q) 會接回去到 output 是接到 Q (Q') 的 gate，這樣的接髮才能確保 $S = R = 0$ 時 latch maintain current state（這就是 latch 的記憶功能）
-
- 即使 we're given Q 的值（還有 S, R），我們仍然不能直接從 Q 的值取 complement 來得到 Q' ，因為 Q 和 Q' 的值是同時被計算的（根據 S, R, feedback），Q 和 Q' 的值會互相影響，所以不能直接 derive Q' from Q (Q' 只是 ideally NOT Q)
-

set : 要把 output 的值設成 1
reset : 要把 output 的值設成 0

Set-Reset (S-R) Latch (1/2)

>> $S = R = 0$ 代表維持過去的 state
過去如果是 1 output 就是 1


- S, R 不能同時是 1



input 皆為 0, 0 , 但是 output 卻不一樣

Set-Reset (S-R) Latch (2/2)


❑ Cross-coupled form



用 L 的長方形表示 latch (Latch)

❑ $S = R = 1$ not allowed!

- Note that the outputs are Q and Q'
- An oscillation scenario
 - Both S and R: $1 \rightarrow 0$
 - Both P and Q: $0 \rightarrow 1 \rightarrow 0 \rightarrow 1$
 - If the gate delays are equal



Next-State (Characteristic) Equation

Operation

| S | R | Q (原來的 state) | Q ⁺ (新的 state) | |
|---|---|---------------|---------------------------|---|
| 0 | 0 | 0 | 0 | Unchanged ∵ S=R=0 時 → output 和前一個 state 相同 |
| 0 | 0 | 1 | 1 | |
| 0 | 1 | 0 | 0 | Reset to 0 R=1 代表 reset Q ⁺ =0 |
| 0 | 1 | 1 | 0 | |
| 1 | 0 | 0 | 1 | Set to 1 S=1 代表 set Q ⁺ =1 |
| 1 | 0 | 1 | 1 | |
| 1 | 1 | 0 | X | Inputs Not Allowed S 和 R 不能同時為 1 |
| 1 | 1 | 1 | X | |

| RQ \ S | | 0 | 1 |
|--------|----|----|----|
| | | 00 | 01 |
| 0 | 00 | 0 | 1 |
| 0 | 01 | 1 | 1 |
| 1 | 11 | 0 | X |
| 1 | 10 | 0 | X |

如果 S = 1 代表 output 設成 1

$$Q^+ = S + R'Q$$

用 K-map 做出 characteristic equation

如果沒有 reset (R = 0) 代表 R' = 1 因此 R'Q = Q, 等同用原來的 state Q

Application: Switch Debouncing

- When a mechanical switch is opened or closed, switch contacts tend to vibrate before settling down


Debounce with S-R latch

開關在開和關時會有一段時間搞不清楚是開的還是關的，所以訊號會跳來跳去，S-R latch 可以避免這個情形

➤ When the switch is flipped from a to b...

➤ Work only with a "double throw" switch

- Double throw: switch between two contacts
- Single throw: switch between one contact and open




假設一開始

$Q=0$

reset

$\therefore R=1$



一接到b時, $S=1 \rightarrow Q$ 須設成 1
但不用擔心 S 的值震盪影響 Q
 \therefore 若 $S=1 \rightarrow Q=1$
 $S=0 \rightarrow \therefore S=R=0 \therefore Q$ 維持原狀態 $\rightarrow Q=1$

在這段期間 $R=S=0$
 \rightarrow 維持原狀態 $\therefore Q=0$


↑ 把 switch 從 a 移開
 $\rightarrow R$ 的值無法確定

S 從 0 到 1
 \rightarrow 有小的 propagation delay
 $\therefore Q$ 一陣子後才變 1


不影响: $R=1 \rightarrow Q=0$ (reset)
 $R=0 \rightarrow Q=0$ (能保持)
 state $\rightarrow Q=0$
 因此R的值如何变化。
 $\rightarrow Q=0$

Alternative Form with NAND-Gates


□ **\bar{S} - \bar{R} latch**: active-low inputs for S & R



原: $S=R=0$ 时
 output 不变
 \rightarrow 此 \bar{S}, \bar{R}
 $\Rightarrow S=R=1$ 时
 output 不变。



| \bar{S} | \bar{R} | Q | Q ⁺ | |
|-----------|-----------|---|----------------|--------------------|
| 1 | 1 | 0 | 0 | Unchanged |
| 1 | 1 | 1 | 1 | |
| 1 | 0 | 0 | 0 | Reset to 0 |
| 1 | 0 | 1 | 0 | |
| 0 | 1 | 0 | 1 | Set to 1 |
| 0 | 1 | 1 | 1 | |
| 0 | 0 | 0 | X | Inputs Not Allowed |
| 0 | 0 | 1 | X | |



Outline



- ☐ Set-Reset Latch
- ☒ **Gated D Latch**
- ☐ Edge-Triggered D Flip-Flop
- ☐ S-R Flip-Flop
- ☐ J-K Flip-Flop
- ☐ T Flip-Flop
- ☐ Flip-Flops with Additional Inputs

S-R latch 再加一些 gate, input 变 D, G.

Gated D Latch

Gate: inactive
→ latch state 不能变

Gate: active
→ latch 由 D input 控制.



$G=0$ 时
"一个变 0 一个变 1"
output 不变
 $\therefore S=R=0$
 $\rightarrow Q^+ = Q$

$G=1$ 时
两个 AND gate
output
→ depend on D

| G | D | Q | Q ⁺ |
|---|---|---|----------------|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |


Unchanged
 $Q^+ = Q$

$Q^+ = D$

| D \ G | 0 | 1 |
|-------|---|---|
| 00 | 0 | 0 |
| 01 | 1 | 0 |
| 11 | 1 | 1 |
| 10 | 0 | 1 |

$G=0$ 时
output depends
on Q

$Q^+ = G'Q + GD$ $G=1$ 时是 D



Outline


- ☐ Set-Reset Latch
- ☐ Gated D Latch
- ☒ **Edge-Triggered D Flip-Flop**
- ☐ S-R Flip-Flop
- ☐ J-K Flip-Flop
- ☐ T Flip-Flop
- ☐ Flip-Flops with Additional Inputs

Flip flop 和 latch 最不同: Flip-flop 的 output 只有在特定时候才会改变
 clock edge = clock signal [从 0 → 1
 从 1 → 0]


Edge-Triggered D Flip-Flops (1/2)

❑ Output changes are aligned with clock edges

- Positive (rising-edge) trigger 0 → 1
- Negative (falling-edge) trigger 1 → 0 (时钟从 1 变 0 时, Q 的值变成 D)




- Next-state (characteristic) equation: $Q^+ = D$
- Timing diagram for a falling-edge triggered D flip-flop



Edge-Triggered D Flip-Flops (2/2)


- Construct a rising-edge triggered D flip-flop from 2 gated D latches

- 一開始, $Q_1=1, Q_2=0$.
代表 $CLK=0$.
當 $CLK: 0 \rightarrow 1$
 L_1, L_2 顏色互換



有一個 input 是 D (data)
另一個 input 是 gate
if gate = 0
→ 保持之前一值
gate = 1
→ 取 output 為 input data D

- Time diagram



Setup Times and Hold Times

(看 rising / falling edge triggered)

在 active edge 时, $A = D$, (但考虑 propagation delay \rightarrow 有可能 A 的值非 rising edge 时 D 的值)

☐ **Setup time** \therefore 须 setup time, hold time $\rightarrow D$ 须在 active edge 前後的一段时间是固定的值

active edge
前

➤ The amount of time that D must be stable before the active edge





☐ **Hold time**

来确保 A 的值是正確的 D 值

active edge
後

➤ The amount of time that D must hold the same value after the active edge





Outline


- ☐ Set-Reset Latch
- ☐ Gated D Latch
- ☐ Edge-Triggered D Flip-Flop
- ☒ **S-R Flip-Flop**
- ☐ J-K Flip-Flop
- ☐ T Flip-Flop
- ☐ Flip-Flops with Additional Inputs

注意: state 在 $l=1$ 且 input 改变时改变.


S-R Flip-Flop

- ❑ Construct from 2 latches \leftarrow 用 S-R latch


Not desired --- should only allow the S and R inputs to change while the clock is high



| S | R | Operation |
|---|---|--------------------------------------|
| 0 | 0 | No state change |
| 0 | 1 | Reset Q to 0 (after active CLK edge) |
| 1 | 0 | Set Q to 1 (after active CLK edge) |
| 1 | 1 | Not allowed |



rising edge \rightarrow output 改变



一開始 $S=1, R=0$


$\rightarrow P=1$

此時 $CLK=0$

$\therefore Q$ 不會改變.

在 active edge 之前

$\rightarrow Q$ 被鎖死, P 可跟著 input 變.



rising edge 發生時

$\rightarrow S=R=0$

$\therefore P$ 的值為原值 $\rightarrow P=1$


$S=1, R=0$

Q 的值可跟著 P 變.

\rightarrow 在 propagation delay 後 $Q=1$

active edge 一發生

$\rightarrow Q$ 就可跟著 P 變.



clock 是 0 時.

\rightarrow slave 前面 \times 個 AND gate output = 0


$\therefore S=R=0$

$\Rightarrow Q$ 的值被鎖死

但同時 P 的值可跟著 S, R 的值改變

\rightarrow 此時 $S=0, R=1, \therefore P=0$

(reset to zero)



③ 直到 rising edge 發生 $\rightarrow Q$ 變成 $P \therefore Q=1$

\rightarrow 違反 S-R flip flop $S=0, R=0$ 時值不變。

$S=R=0 \rightarrow$ 理論上: 沒有 state change

但 $Q: 0 \rightarrow 1$

② 倘若 $S: 1 \rightarrow 0, R=0$
 $\therefore P$ 維持原值 = 1


① $S=1, R=0 \therefore$ 設 $P=1$

$S=R=0$
但 Q 的值改變了

(CLK=1)

\therefore 須限制 S, R 只有在 clock=high 時做改變。

前面兩次 ① ② 沒問題 \because S, R 在 CLK=high 時就做改變了, 在 CLK=0 時不做改變。



發生問題的原因:


在 CLK 時改變 $S: 1 \rightarrow 0$

此時 $S=R=0 \therefore P$ 的值不變。

但前面 P 的值已在 $S=1, R=0$ 時設成 $P=1$
 $\therefore P$ 維持 1

$\hookrightarrow Q$ 未受到 $S=1, R=0$ 的改變, \because active edge 未到。
($S=1, R=0$ 時 Q 應在 active edge 後設成 1)
但 S 又變成 0 $\therefore S=R=0 \rightarrow Q$ 不變

$\Rightarrow S=1, R=0 \rightarrow Q=1$ 沒有被反應在 Q 上,



Outline

- ☐ Set-Reset Latch
- ☐ Gated D Latch
- ☐ Edge-Triggered D Flip-Flop
- ☐ S-R Flip-Flop
- ☒ **J-K Flip-Flop**
- ☐ T Flip-Flop
- ☐ Flip-Flops with Additional Inputs

J-K Flip-Flop

Extension of S-R flip-flop


類似 S ➤ J: jump to 1

類似 R ➤ K: clear to 0

→ JK, SR 不同:


SR flip flop S, R 不能同時為 1


但 JK 可以, J=K=1 時 toggle




| J | K | Q | Q ⁺ | |
|---|---|---|----------------|-------------|
| 0 | 0 | 0 | 0 | Unchanged |
| 0 | 0 | 1 | 1 | |
| 0 | 1 | 0 | 0 | Clear to 0 |
| 0 | 1 | 1 | 0 | |
| 1 | 0 | 0 | 1 | Jump to 1 |
| 1 | 0 | 1 | 1 | |
| 1 | 1 | 0 | 1 | Toggle (反轉) |
| 1 | 1 | 1 | 0 | |

$$Q^+ = JQ' + K'Q$$






edge trigger 時, $J=1, K=0$
 \rightarrow 代表 jump to 1 $\therefore Q$ 從 0 變 1




第二次 rising edge 時, $J=0, K=1$
 \rightarrow 代表 clear to 0 $\therefore Q$ 從 1 變 0



第三次 rising edge 時, $J=K=1$
 \rightarrow 代表 toggle
 $\therefore Q$ 原本 = 0, 反轉變為 1

Case 1 : $J=1, K=0$


- J: jump to 1
- K: clear to 0



AND gate output 皆為 0 $\therefore S=R=0 \rightarrow Q^+$ 不動。

Case 2 : $J=0, K=1$

- J: jump to 1
- K: clear to 0



J 的 AND gate 永遠 = 0 , K 的 AND gate 看 Q 的值決定

└ 若 $Q=0$

→ K 的 AND gate = 0 $\therefore S=R=0 \rightarrow$ 不動。

“假設 J $Q=0$ 的情形 $\therefore Q^+$ 維持 $Q \rightarrow Q^+=0$

└ 若 $Q=1$


→ K 的 AND gate = 1 $\therefore R=1 \rightarrow$ reset to 0 $\rightarrow Q^+=0$

\therefore 無論 $Q=0$ or $Q=1$, 當 $J=0, K=1$ 時結果都是 0

Case 1: $J=1, K=0$

➤ J: jump to 1

➤ K: clear to 0



K 的 AND Gate 永远是 0, J 的 AND Gate 看 Q' 的值决定

若 $Q'=1$

→ J 的 AND Gate output = 1 → $S=1$ ∴ set to 1 → $Q^+=1$

若 $Q'=0$

→ J 的 AND Gate output = 0 → $S=0, R=0$ (∵ $K=0$) → 不动


因为原来的 $Q=1$ ∴ Q^+ 保持 Q 的值 → $Q^+=1$

∴ 无论 $Q'=1$ or $Q'=0$, 当 $J=1, K=0$ 时, Q^+ 的值都是 1

② $J=K=1$

➤ J: jump to 1

➤ K: clear to 0




若 $Q=1$

→ K 的 AND Gate output = 1 → $R=1$ (reset/clear) → $Q^+=0$

若 $Q=0$

→ ∵ $Q=0$ → $Q'=1$ ∴ J 的 AND Gate output = 1 → $S=1$ (set/clear) → $Q^+=1$



Outline

- ☐ Set-Reset Latch
- ☐ Gated D Latch
- ☐ Edge-Triggered D Flip-Flop
- ☐ S-R Flip-Flop
- ☐ J-K Flip-Flop
- ☒ **T Flip-Flop**
- ☐ Flip-Flops with Additional Inputs

T Flip-Flop

□ T: toggle $T=0$ 不变, $T=1$ 反相

→ 只有 T 来控制 input

| T | Q | Q ⁺ |
|---|---|----------------|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |


Unchanged

Toggle

$$Q^+ = TQ' + T'Q = T \oplus Q$$

$$= JQ' + K'Q$$


Implementations




T flip-flop: 在原來的 J-K flip-flop 的 J, K 都接到 T

→ $T=0 \Rightarrow J=K=0$ (不变)

$T=1 \Rightarrow J=K=1$ (反相)



作法2 (用 D flip-flop)



Input: $Q \oplus T$

$$\therefore Q^+ = Q \oplus T = TQ' + T'Q$$


Outline

- ☐ Set-Reset Latch
- ☐ Gated D Latch
- ☐ Edge-Triggered D Flip-Flop
- ☐ S-R Flip-Flop
- ☐ J-K Flip-Flop
- ☐ T Flip-Flop
- ☒ **Flip-Flops with Additional Inputs**

Flip-Flops with Additional Inputs

❑ Set a flip-flop to an initial state independent of the clock

➤ Example: asynchronous Clear and Preset



| Ck | D | PreN | ClrN | Q ⁺ |
|---------|---|------|------|----------------|
| X | X | 0 | 0 | Not Allowed |
| X | X | 0 | 1 | 1 |
| X | X | 1 | 0 | 0 |
| ↑ | 0 | 1 | 1 | 0 |
| ↑ | 1 | 1 | 1 | 1 |
| 0, 1, ↓ | X | 1 | 1 | Q (Unchange) |


PreN = ClrN = 1
→ D flip flop

rising edge trigger


假設:
rising edge
flip flop

❑ Let a flip-flop hold existing data even though the data input may be changing

➤ Gated clock: gate the clock by Clock Enable (CE)



$$Q^+ = D(CE) + Q(CE)'$$



clock enable 是 1 時 (CE=1)

→ 允許 flip flop 做 D flip flop 做的事情

clock enable 是 0 時 (CE=0)

→ 不管假任何值的改變 (Q 值保持)

(假設 rising edge)
D flip flop
只有在此時可能去改變值 (變 D)

→ ↓ / 0 / 1 → Q⁺ = Q
(falling edge)
clock 值不在 0 or 1

Summary

| $S=R=1$ S: set to 1 R: reset to 0 | Type | Q^+ |
|---|----------------|------------------|
| | S-R Latch | $S + R'Q$ |
| 由 G 值决定 $G=0 \rightarrow Q$ 不变 $G=1 \rightarrow$ 改 D | Gated D Latch | $G'Q + GD$ |
| 总 input 为 D \rightarrow next state 就是 D | D Flip-Flop | D |
| 似 S-R latch, 但在 rising / falling edge 改变值 | S-R Flip-Flop | $S + R'Q$ |
| | J-K Flip-Flop | $JQ' + K'Q$ |
| $J=K=0$: 不变 J 或 K 其中一个 = 1 改 0 / 1 | T Flip-Flop | $TQ' + T'Q$ |
| $J=K=1$: 反转 | D-CE Flip-Flop | $D(CE) + Q(CE)'$ |

flip-flop 是在 0 \rightarrow 1 时有值的改变。

只有在 CE=1 时 \rightarrow 和 D flip-flop 动作相同
CE=0 时 \rightarrow 保持原 Q

Q&A