


PS + PL 模块图：视频、AXI 互连与 DDR

依据固定发布 display_test_axi_action_uart.hwh；实线模块均有当前连接依据，图中频率为配置值而非现场示波器测量



时钟 / 复位（独立分区，避免误把配置频率当成传感器 PCLK 实测）

板外 100 MHz → clk_wiz_0
clk_50m=50 MHz (SCCB)；pclk=25 MHz (显示)
xclk≈24.038 MHz (相机 XCLK)；pclk_x5 未使用

PS FCLK_CLK0=50 MHz → AXI / VDMA / ACTL
FCLK_RESET0_N → rst_ps7_0_50M.ext_reset_in
aux_reset_in=1; dcm_locked=1; mb_debug_sys_rst=0

peripheral_aresetn → 全部 AXI 域复位
clk_wiz.locked → 相机 / SCCB / 显示释放
util_vector_logic_0: NOT locked → 视频 I/O reset
相机 vid_clk=外部 cam_pclk; HWH 100 MHz 为元数据