
# 3.4 常用MSI时序逻辑器件

- 1. 计数器及其应用
- > 计数器的分类及原理
- > MSI计数器及其应用
- 2. 寄存器及其应用
- > 寄存器的分类
- > MSI寄存器及其应用
- 3. 脉冲发生器
- > 脉冲发生器的原理
- ▶ 集成555定时器

## 3.4.1. 计数器 Counters

计数器是一种能 对输入脉冲进行计数 的逻辑器件,它的状 态图为一个环。

计数器的状态个数称为计数器的模。如图所示的为<mark>模 m</mark>的计数器。



计数器状态图的一般结构

#### 计数器的分类:


- ① 按功能:加法计数器,减法计数器,可逆计数器
- ② 按进位方式: 串行计数器(异步计数器)Ripple counters 并行计数器(同步计数器)Synchronous counters
- ③ 按进位基数:二进制计数器 Binary-counters 十进制计数器 decimal-counters 任意进制计数器

计数器中每一位的基本单元是触发器。

n 个触发器可以构成模 m 的计数器,其中:  $m \leq 2^n$ 。

### 1. 二进制同步计数器

同步计数器中,所有触发器的时钟控制端均接收同一计数脉冲并同时产生进位(或借位)信号。因此,进位(或借位)信号需要用控制门加以控制。



各个基本单元的次态方程为:  $\mathbb{Q}^{n+1} = \overline{\mathbb{Q}}$  (计数状态)

所谓<mark>进位(或借位)信号</mark>,就是使 $Q_i$ 变反的 $Q_{i-1},Q_{i-2},...,Q_1$ 的取值:  $Q_{i-1}\cdot Q_{i-2}\cdot...\cdot Q_1=1$ 

#### 例1 用D触发器组成的 4 位二进制同步加1计数器。

① 激励函数

$$\mathbf{D}_1 = \overline{\mathbf{Q}}_1$$

$$\mathbf{D}_2 = \mathbf{Q}_1 \oplus \mathbf{Q}_2$$

$$\mathbf{D}_3 = (\mathbf{Q}_2 \, \mathbf{Q}_1) \oplus \mathbf{Q}_3$$

$$\mathbf{D}_4 = (\mathbf{Q}_3 \, \mathbf{Q}_2 \, \mathbf{Q}_1) \oplus \mathbf{Q}_4$$


② 次态方程

$$\mathbf{Q_1}^{n+1} = \overline{\mathbf{Q}_1}$$

$$\mathbf{Q}_2^{\mathbf{n}+1} = \mathbf{Q}_1 \oplus \mathbf{Q}_2$$

$$\mathbf{Q_3}^{\mathbf{n}+1} = (\mathbf{Q_2} \, \mathbf{Q_1}) \oplus \mathbf{Q_3}$$

$$\mathbf{Q_4}^{\mathbf{n+1}} = (\mathbf{Q_3} \, \mathbf{Q_2} \, \mathbf{Q_1}) \oplus \mathbf{Q_4}$$





③ 时间图

在CLK上跳沿,四个触发

器根据现态同时产生次态。

同步计数器速度可以较高。

第 i 位触发器的次态方程  $Q_4$ 

$$Q_{i}^{n+1} = (Q_{i-1} Q_{i-2} \dots Q_{1}) \oplus Q_{i} \ (i \neq 1)$$

$$Q_1^{n+1} = / Q_1$$

- ④ 状态变化规律:

 $\mathbf{Q}_1$ 

 $\mathbf{Q}_2$ 


 $Q_3$ 

- (2) 当 $Q_{i-1} \cdot Q_{i-2} \dots \cdot Q_1 = 0$  时, 低位无进位 $\rightarrow Q_i^{n+1} = Q_i$  ,本位维持
- ⑤ 由D触发器构成的 n 位二进制同步加 1 计数器的连接规律

$$\mathbf{D_i} = (\mathbf{Q_{i-1}}^{\bullet} \ \mathbf{Q_{i-2}}^{\bullet} \cdots ^{\bullet} \ \mathbf{Q_1}) \oplus \mathbf{Q_i} \quad (\mathbf{i} \neq \mathbf{1})$$
 $\mathbf{D_1} = \overline{\mathbf{Q}_1}$ 
其中:  $\mathbf{Q_{i-1}}^{\bullet} \ \mathbf{Q_{i-2}}^{\bullet} \cdots ^{\bullet} \ \mathbf{Q_1}$  进位传递函数

思考:如何设计n位 二进制同步减1计数 器? 关键在于借位 传递函数的获得。 例2 用D触发器组成的 4 位二进制同步减 1计数器。





当Q<sub>1</sub>=0时,

① 次态方程  $Q_1^{n+1} = \overline{Q}_1$ 

$$\mathbf{Q_2}^{\mathbf{n+1}} = \overline{\mathbf{Q}_1} \oplus \mathbf{Q_2}$$

低位向本位借位 
$$\rightarrow Q_2^{n+1} = \overline{Q}_2$$

最低位根据时钟信号的到来进行

$$\mathbf{Q_3^{n+1}} = (\overline{\mathbf{Q}_2} \, \overline{\mathbf{Q}_1}) \oplus \mathbf{Q_3}$$

当
$$Q_2$$
、 $Q_1$ 同时为 $0$ 时,

低位向本位借位 $\rightarrow Q_3^{n+1} = \overline{Q_3}$ 

低位向本位借位 
$$\rightarrow Q_4^{n+1} = \overline{Q}_4$$

第i位触发器的次态方程

$$Q_{i}^{n+1} = (\overline{Q}_{i-1} \overline{Q}_{i-2} \dots \overline{Q}_{1}) \oplus Q_{i} \quad (i \neq 1)$$

$$Q_1^{n+1} = /Q_1$$

#### 状态变化规律:

(1) 当  $\overline{Q}_{i-1} \cdot \overline{Q}_{i-2} \dots \cdot \overline{Q}_1 = 1$  时,低位有借位;


$$Q_i^{n+1} = 1 \oplus Q_i = \overline{Q_i}$$
,


本位翻转。

(2) 当  $\overline{Q}_{i-1} \cdot \overline{Q}_{i-2} \dots \cdot \overline{Q}_1 = 0$  时, 低位无借位;

$$\mathbf{Q_i}^{n+1} = \mathbf{0} \oplus \mathbf{Q_i} = \mathbf{Q_i}$$
,

本位维持。





④ 由D触发器构成的 n 位二进制同步减 1 计数器的连接规律  $D_i = (\overline{Q}_{i-1} \cdot \overline{Q}_{i-2} \cdot \cdots \cdot \overline{Q}_1) \oplus Q_i$  ( $i \neq 1$ )  $D_1 = \overline{Q}_1$ 


其中:  $\overline{Q}_{i-1} \bullet \overline{Q}_{i-2} \bullet \cdots \bullet \overline{Q}_1$  ——借位传递函数

按照"进位"的概念,同理推出JK 触发器、T触发器构成加1计数器的连接规律:

$$\begin{split} &J_i = K_i = Q_{i-1} \bullet Q_{i-2} \bullet \cdots \bullet Q_1 \ (i \neq 1) \\ &J_1 = K_1 = 1 \\ &T_i = Q_{i-1} \bullet Q_{i-2} \bullet \cdots \bullet Q_1 \bullet EN \ (i \neq 1) \\ &T_1 = EN = 1 \end{split}$$


按照"借位"的概念,同理推出JK 触发器、T触发器构成减1计数器的连接规律:

$$\begin{aligned} &\mathbf{J}_{i} = \mathbf{K}_{i} = \overline{\mathbf{Q}}_{i-1} \bullet \overline{\mathbf{Q}}_{i-2} \bullet \cdots \bullet \overline{\mathbf{Q}}_{1} \ (i \neq 1) \\ &\mathbf{J}_{1} = \mathbf{K}_{1} = 1 \\ &\mathbf{T}_{i} = \overline{\mathbf{Q}}_{i-1} \bullet \overline{\mathbf{Q}}_{i-2} \bullet \cdots \bullet \overline{\mathbf{Q}}_{1} \bullet \mathbf{EN} \ (i \neq 1) \\ &\mathbf{T}_{1} = \mathbf{EN} = 1 \end{aligned}$$



用JK触发器构成的加1计数器

用T 触发器构成的加1计数器




用JK触发器构成的减1计数器

用T 触发器构成的减1计数器

## 二进制串行计数器 Ripple Counters

0 0


串行计数器是指其进位或借位按串行方式工作:



(1)一个 n 位二进制串行计数器可直接由边沿触发的触发器为基本单元的 n 个触发器构成。

各个基本单元的次态方程为:  $Q^{n+1} = \overline{Q}$  (计数状态)


由各种类型的触发器所构成的串行计数器的基本单元



最低位触发器的时钟脉冲是外加计数脉冲,其他各位的时钟脉冲均由低一位的触发器输出提供。

▶ 计数器中的每一位均可能产生进位或借位,因此每一位触发器的状态变化只同它低一位的触发器状态变化有关,即:

两位加1计数(前沿触发):




第 i-1位触发器状态从1→0 时产生进位,应使第i 位触发 器状态变反(加1);

第 i-1位触发器状态从0→1 时不产生进位,应使第 i 位 触发器状态保持不变。  $Q_{i-1} \rightarrow CLK_i$ :

前沿触发的触发器:  $CLK_i = \overline{Q}_{i-1}$ 

最低位的触发器: CLK<sub>1</sub>=CLK (外加计数脉冲)

#### 两位加1计数(后沿触发):




第 i-1位触发器状态从1→0 时产生进位,应使第i 位触发 器状态变反(加1);

第 i-1位触发器状态从0→1 时不产生进位,应使第 i 位 触发器状态保持不变。  $Q_{i-1} \rightarrow CLK_i$ :

后沿触发的触发器:  $CLK_i = Q_{i-1}$  最低位的触发器:  $CLK_1 = CLK$  (外加计数脉冲)

#### 两位减1计数(前沿触发):



第 i-1位触发器状态从0→1 时产生借位,应使第 i 位触 发器状态变反(减1);

第 i-1位触发器状态从1→0时不产生借位,应使第 i 位触发器状态保持不变。


 $Q_{i-1} \rightarrow CLK_i$ :

前沿触发的触发器: CLK; = Q;1

最低位的触发器: CLK<sub>1</sub>=CLK

(外加计数脉冲)

#### 两位减1计数(后沿触发):




第 i-1位触发器状态从0→1 时产生借位,应使第 i 位触 发器状态变反(减1);

第 i-1位触发器状态从1→0 时不产生借位,应使第 i 位 触发器状态保持不变。  $Q_{i-1} \rightarrow CLK_i$ :

后沿触发的触发器:  $CLK_i = \overline{Q}_{i-1}$  最低位的触发器:  $CLK_1 = CLK$ 

(外加计数脉冲)

#### 串行计数器的连接结构




(2) 计数器中的每一位均可能产生进位或借位,因此每一位触发器的状态变化只同它低一位的触发器状态变化有关,即:


Q<sub>i</sub>的变化 → CLK<sub>i+1</sub>的变化, 使有可能 CLK<sub>i+1</sub>的变化→ Q<sub>i+1</sub>的变化


例分析左图所示电路。


$$\begin{aligned} Q_3^{n+1} &= \overline{Q}_3 \\ Q_2^{n+1} &= \overline{Q}_2 \end{aligned} \qquad \begin{aligned} Q_1^{n+1} &= \overline{Q}_1 \\ Q_0^{n+1} &= \overline{Q}_0 \end{aligned}$$

设:初态  $Q_3Q_2Q_1Q_0 = 0000$ 












- T触发器组成的
- 4位加1计数器
- ・ 当  $Q_{i-1}$  由  $1 \rightarrow 0$  (CLK  $_i$  由  $0 \rightarrow 1$  )时,  $Q_i$  跳变,此时,明表  $Q_{i-1}$  产生了进位,使本位  $Q_i$ 变化。CLK  $_i = \overline{Q}_{i-1}$
- n = 4, 电路为模 16 加 1 计数器。



JK 触发器组成的 4 位加 1 计数器

- 所有下降沿触发的触发器计数功能一样。
- n = 4, 电路为模 16 加 1 计数器。





JK 触发器组成的 4 位减 1 计数器

- 所有下降沿触发的触发器计数功能一样。
- n = 4, 电路为模 16 减 1 计数器。

 $CLK_{i} = \overline{Q}_{i-1}$  •

### 小结: 二进制串行计数器连接规律

加1计数器: 低一级的后沿触发高一级

前沿触发的触发器:  $CLK_i = /Q_{i-1}$ 

后沿触发的触发器:  $CLK_i = Q_{i-1}$ 

最低位的触发器:  $CLK_1 = CLK (外加计数脉冲)$ 

减1计数器: 低一级的前沿触发高一级

前沿触发的触发器:  $CLK_i = Q_{i-1}$ 

后沿触发的触发器:  $CLK_{i} = /Q_{i-1}$ 

最低位的触发器:  $CLK_1 = CLK$ (外加计数脉冲)


### 3. 用跳越的方法实现任意模数的计数器

#### 跳越的概念:

在实际应用中,往往计数器的模 m ≠ 2<sup>n</sup>,为了能用模为2<sup>n</sup>的二进制计数器实现模为m的计数器:

即  $2^{n-1} < m < 2^n$ 

电路从2<sup>n</sup>个状态中跳越过 K = 2<sup>n</sup>- m 个状态, 使计数器以 m 为周期循环, 而在正常循环中不出现跳过的 K 个状态。




### 例1 设计一个 m = 6的计数器。

选择模8的二进制计数器实现模6计数器,即:

 $S_1 \rightarrow S_2 \rightarrow S_3 \rightarrow S_4 \rightarrow S_5 \rightarrow S_6 \rightarrow S_1$  需要从 8 个状态中跳越过  $S_7$ 、 $S_0$  两个状态, $S_6$  为起跳 状态。

#### 所谓多余状态

 电路中要跳跃过的状态是在 正常工作循环中不出现的状态,称为多余状态或无用状态,如S<sub>7</sub>、S<sub>0</sub>。



从8个状态中跳越过2个状态 只用其中6个状态

## 多余状态的处理


- 逻辑电路加电时,初始状态是一个随机状态。如果初始状态是 无用状态,则经过有限节拍后系统自行进入有用状态,并在有 用状态中循环,则称这种电路具有自恢复功能。
- 随机出现的无用状态应当经过有限节拍后自动进入有用状态(也称有效状态),不允许停在无用状态或在无用状态中循环(挂起)。
- 若出现挂起现象,为了解挂,通常采用的措施是:
- ① 从动式起动电路 使电路在开始工作时处于有用状态。通过人工按键置位/复位、 或设计一个电源启动的能输出强置位信号的电路、或由其他 电路提供初始化信号。
- ② 主动式电路 由状态测试电路识别计数器是否处于无用状态,若是,则该电路输出一个有效电平,强置使计数器进入或创造条件使计数器 进入有用状态。

## 1) 强置位计数器 (Resetting)

设计电路时,先设计一个二进制计数器,然后再加入强置位电路。假设起跳状态为S<sub>a</sub>,则有:


- ▶ 在没有出现 S<sub>a+1</sub> 时,不影响二进制计数器的状态转换规律,强置位的逻辑电平为无效。
- ▶ 在出现 S<sub>a+1</sub>时,强置位电平有效,从而对预定的某些位 触发器实行预定的强置置位或复位。

计数器的跳跃过程如下:



## 例分析图示的六进制计数器。

该电路为由三个 D 触发器构成的 模8加1同步计数 器。



该电路为由三个 D 触发器构成的 模8加1同步计数 器。

考虑门 $G_C$ 及信号 $G_{CO}$ 的作用:


$$G_{CO} = \overline{Q_3 Q_2 Q_1}$$

/PR和/CLR是强制 置位,异步置位


当电路状态为

S<sub>7</sub> (111) 时,

$$G_{CO} = 0 \rightarrow S_1(001)$$
时间图参见下页。



## 六进制计数器的时间图 初态 $Q_3 Q_2 Q_1 = S_0$ (000)



电路在时钟脉冲序列 CLK作用下,将在  $S_1$  至  $S_6$  中循环,电路的起跳状态为  $S_6$ (110),跳过的状态为  $S_7$ 、 $S_0$ 。

### 强置位计数器的特点

- (1) 强置位法适用于同步(Synchronously)及 异步(Asynchronously)电路。
- (2) 异步式强置置位或复位。
- (3) 有一个短暂的状态  $S_7(111)$ , 使  $S_1(001)$  变窄。

### 2)预置位计数器

预置位计数器是在起跳状态 $S_a$ (而不是 $S_{a+1}$ )出现以后就预先做好跳越的准备,使之在下一拍时钟有效沿到达时通过预置有关的触发器数据端输入,使计数器立即进入 $S_{a+K+1}$ 状态。这样就可以避免强置位电路的缺点。

预置位法适用于同步(Synchronously)电路。

在设计电路时,先设计一个二进制计数器,然后再加入预置位电路。假设起跳状态为S<sub>a</sub>,则有:

- ➤ 在没有出现 Sa 时,不影响二进制计数器的状态转换规律,预置位电平无效。
- ightharpoonup 在出现  $S_a$  时,预置位电平有效,使预定的某些位触发器数据端加上预置数 (1或0),则在下一拍时钟有效沿到达时,该触发器处于 $S_{a+K+1}$ 的对应位中的状态。



#### 预置位电平的确定:

可逐位比较计数器中各触发器在正常 计数状态和跳越后的状态中的差异,有些 不需改变,有些则要预置1或0。

设 $\overline{\text{预置位电平为M}_{\text{V}}}$ (高电平),则

进行1的预置时有:  $D_i = (Q_{i-1} \cdot Q_{i-2} \cdot \cdots \cdot Q_1) \oplus Q_i + M_Y$ 

进行0的预置时有:  $D_i = (Q_{i-1} \cdot Q_{i-2} \cdot \cdots \cdot Q_1) \oplus Q_i \cdot M_Y$ 

### 例用预置位法设计六进制计数器。

用三个 D触发器  $Q_3$ 、 $Q_2$ 、 $Q_1$ 构成

起跳状态:  $S_a = S_5(101)$ 

预置位电路:  $M_Y = Q_3 Q_1$ 

$$\overline{\mathbf{M}}_{\mathbf{Y}} = \overline{\mathbf{Q}_3 \, \mathbf{Q}_1}$$


由于  $S_{a+1} = S_6 (110)$ 

$$S_{a+K+1} = S_0 (000)$$

因此要对 D<sub>3</sub>, D<sub>2</sub>进行预置:


$$\mathbf{D}_2 = (\mathbf{Q}_1 \oplus \mathbf{Q}_2) \cdot \mathbf{M}_{\mathbf{Y}}$$

$$\mathbf{D_3} = ((\mathbf{Q_2} \ \mathbf{Q_1}) \oplus \mathbf{Q_3}) \bullet \overline{\mathbf{M}_{\mathbf{Y}}}$$




六进制计数器状态图

#### 用D触发器实现的预置位计数器



#### 用D触发器实现的预置位计数器的时间图



#### > 修正式计数器


修正式计数器类似于预置位计数器,区别在于预置位电路中,二进制计数器电路的连接方式完整地保持着,而修正式计数器中对二进制计数器的某些位的输入端电路连接作适当修正,使电路本身就具有实现跳越的功能。

设计方法类似于预置位计数器,只是在完成了预置位计数器之后,继续简化触发器置数输入端的表达式,按置数输入端的逻辑表达式,重新连接各触发器,从而得到修正式计数器。

#### 例 用修正式方法设计的模 6 计数器。

#### 由预置位法得到:

$$\begin{aligned}
\mathbf{M}_{\mathbf{Y}} &= \mathbf{Q}_{3} \, \mathbf{Q}_{1} \\
\mathbf{D}_{1} &= \overline{\mathbf{Q}}_{1} \\
\mathbf{D}_{2} &= (\mathbf{Q}_{1} \oplus \mathbf{Q}_{2}) \cdot \overline{\mathbf{M}}_{\mathbf{Y}} \\
&= \overline{\mathbf{Q}}_{1} \, \mathbf{Q}_{2} + \mathbf{Q}_{1} \, \overline{\mathbf{Q}}_{2} \, \overline{\mathbf{Q}}_{3} \\
\mathbf{D}_{3} &= ((\mathbf{Q}_{2} \mathbf{Q}_{1}) \oplus \mathbf{Q}_{3}) \cdot \overline{\mathbf{M}}_{\mathbf{Y}} \\
&= \overline{\mathbf{Q}}_{1} \, \mathbf{Q}_{3} + \mathbf{Q}_{1} \, \mathbf{Q}_{2} \, \overline{\mathbf{Q}}_{3}
\end{aligned}$$



### 4. MSI 计数器及应用MSI Counters and Applications

74LS163

 $Q_A$ 

 $Q_{\rm C}$ 

 $Q_{\rm D}$ 

RCO-

> CLK


—C LD — ENP

---- ENT

- 1) 74LS163
  - 74LS163是一个四位同步二进制计数器,
- · 由 D触发器组成的,输出在时钟CLK的上升沿改变。
- 具有加载(LD)和清除(CLR)输入端:
  - ① 当/CLR输入有效,输出为0;
  - ② 当/LD有效而 /CLR无效,输入A,B,C,D 被送到输出端;
  - ③ 如果/CLR和/LD都无效,而使能输入端ENP、ENT 都有效,74LS163进行加1计数。
- · RCO信号是最高位的进位: 当计数位都是1且使能(ENT) 有效,则RCO为1,这一信号用于多个74LS163级联。
- ·/CLR是同步清零端,它仅在时钟脉冲作用下,才能使各触发器清零。
  RCO=Q<sub>D</sub>·Q<sub>C</sub>·Q<sub>B</sub>·Q<sub>A</sub>·ENT


#### 74LS163 4位二进制计数器状态表

	输	入			现	态			次	态		
/CLR	/LD	ENT	ENP	$Q_{D}$	$Q_{\rm C}$	$Q_B$	$\mathbf{Q}_{\mathbf{A}}$	$Q_D^{n+1}$	$Q_C^{n+1}$	$Q_B^{n+1}$	$Q_A^{n+1}$	
0	×	×	×	×	×	×	×	0	0	0	0	清零
1	0	×	×	×	×	×	×	D	C	В	A	置数
1	1	0	×	×	×	×	×	$Q_D$	$Q_{C}$	$Q_{B}$	$Q_A$	保
1	1	×	0	×	×	×	×	$Q_D$	$Q_{C}$	$Q_{B}$	$Q_A$	持
1	1	1	1	0	0	0	0	0	0	0	1	
•				•				•			•	计
•				•				•			•	
1	1	1	1	1	1	1	0	1	1	1	1	数
1	1	1	1	1	1	1	1	0	0	0	0	



74LS161类似于74LS163,74LS161的/CLR为异步清零端,可用强置位法实现任意进制计数器。


74LS160和74LS162分别类似于74LS161和74LS163,但它们是模10计数器: RCO=Q<sub>A</sub>·Q<sub>B</sub>·Q<sub>C</sub>·Q<sub>D</sub>· ENT



74LS169也类似于74LS163,但输出位/RCO和使能输入/ENP、/ENT都是低有效。另一个更重要的不同之处是: 74LS169是一个可逆计数器,输入信号 UP/DN的值决定是加1计数还是减1计数.


UP/DN=1,加1计数,其/RCO在输出数据端全为1时有效;

UP/DN=0,减1计数,其/RCO在输出数据端全为0时有效。 /RCO=Q<sub>A</sub>·Q<sub>B</sub>·Q<sub>C</sub>·Q<sub>D</sub>·/ENT·UP/DN + Q<sub>A</sub>·Q<sub>B</sub>·Q<sub>C</sub>·Q<sub>D</sub>·/ENT·UP/DN




② 用74LS163实现计数值为0,1,…,10 的模11计数器。

方式1: 利用 /CLR(同步清零)完成跳越的次态为全零的 预置。





② 用74L8163实现计数值为5,6,···,15 的模11计数器。

方式2: 利用/LD(置数)完成跳越的次态为任意值的预置。




# ② 用74LS163实现余3码计数器。






### ④用计数器实现计数型(Binary)节拍分配器(节拍发生器)


#### 四输出节拍分配器波形图 (电平发生器)



- 由二进制计数器和译码器组成
- 在时钟脉冲序列作用下,从译码器的各输出端轮流输出高电位信号或脉冲信号。




### 四输出节拍分配器波形图 (脉冲发生器)



#### 四输出节拍分配器波形图

(电平发生器:输出没有与CLK,CLK没有加反相器)



$$Y_0 = \overline{Q}_1 \cdot \overline{Q}_0$$

$$\mathbf{Y}_1 = \overline{\mathbf{Q}}_1 \cdot \mathbf{Q}_0$$


$$\mathbf{Y}_2 = \mathbf{Q}_1 \cdot \overline{\mathbf{Q}}_0$$

$$\mathbf{Y}_3 = \mathbf{Q}_1 \cdot \mathbf{Q}_0$$

 $Q_0$ 、 $\overline{Q}_0$ 、 $Q_1$ 、  $\overline{Q}_1$ 的变化相 对于CLK的有 效沿均有一个 时延。图中略。

#### 四输出节拍分配器波形图

(电平发生器:输出没有与CLK,CLK加反相器)



$$\mathbf{Y}_0 = \overline{\mathbf{Q}}_1 \cdot \overline{\mathbf{Q}}_0$$

$$\mathbf{Y}_1 = \mathbf{Q}_1 \cdot \mathbf{Q}_0$$


$$\mathbf{Y}_2 = \mathbf{Q}_1 \cdot \overline{\mathbf{Q}}_0$$

$$\mathbf{Y}_3 = \mathbf{Q}_1 \cdot \mathbf{Q}_0$$

 $Q_0$ 、 $\overline{Q}_0$ 、 $Q_1$ 、  $\overline{Q}_1$ 的变化相 对于CLK的有 效沿均有一个 时延。图中略。


#### 四输出节拍分配器波形图

(脉冲发生器: 输出与CLK, CLK没有加反相器)



图中略。

#### 四输出节拍分配器波形图 (脉冲发生器:输出与CLK, CLK加反相器)




#### MSI节拍分配器举例

通常节拍分配器是由两片或多片 MSI计数器、 寄存器、及译码器所构成。




# 译码器输出节拍信号时序图




# 3.4.2. 寄存器 Registers

用于暂时存放二进制代码的逻辑器件称为寄存器。寄存器按功能分为并行寄存器、串行寄存器及串并行寄存器。并行寄存器没有移位功能,通常简称为寄存器 Registers;串行及串并行寄存器具有移位功能,通常称为移位寄存器 Shift Registers。

#### 1. 并行寄存器





并行输出控制的 4 位寄存器

#### 2) 74LS374通用8位寄存器 (Generic 8-bit Register)

#### 该寄存器输出通过三态缓


冲门: 见书P132

- 当输出使能 /OE有效时, 8位寄存器中代码并行输出;
- 当/OE无效时,寄存器输出端为高阻抗。这样可以使多个寄存器挂接到公共总线上。


#### 

# 2. 移位寄存器 Shift Registers


串入-串出结构 Serial in – Serial out



# 串入-并出结构 Serial in – Parallel out




# 并入-串出结构 Parallel in – serial out



# 并入-并出结构 Parallel in – parallel out

该结构即是将上页图中的各个触发器Q端均引出,其它部分完全相同。当需要并行输出功能时,只需要外加读出控制门,在读出控制脉冲的作用下将寄存器中数据并行输出。这种结构的移位寄存器的功能覆盖了前三种,因此通用性更强。

并入-并出结构 Parallel in – parallel out




外加读出控制门

#### 1) MSI 移位寄存器举例---74LS194

- RIN是右移串行输入端;
- · LIN是左移串行输入端;
- A、B、C、D是并行输入端;
- Qn 是右移串行输出端;
- Q 是左移串行输出端;
- Q<sub>A</sub>、Q<sub>B</sub>、Q<sub>C</sub>、Q<sub>D</sub> 是并行输出端;
- · /CLR 是异步的寄存器清 "0"信号;
- S<sub>1</sub>S<sub>0</sub>是工作方式控制。

功能	$S_1S_0$	$Q_A^{n+1} Q_B^{n+1} Q_C^{n+1} Q_D^{n+1}$
保持	0 0	$Q_A$ $Q_B$ $Q_C$ $Q_D$
右移	0 1	$R_{IN}$ $Q_A$ $Q_B$ $Q_C$
左移	1 0	$Q_{\mathrm{B}}$ $Q_{\mathrm{C}}$ $Q_{\mathrm{D}}$ $L_{\mathrm{IN}}$
置数	1 1	A B C D


#### 74LS194



74LS194寄存器状态表

# 2) MSI通用寄存器应用举例\*

(1) 数据串并行的转换



两个模块间数据传送图

### 例用MSI实现一典型数据通讯。

设:时钟信号CLK的频率为2.048MHz,

每秒传送 32×8000个字节(byte),


每帧(frame) 有 32 个时隙,

每个时隙(time slot) 传送 8位(bit), 即1个字节(byte)


即 传送时间为 125 µs/帧

信号的时间关系如图所示,见下页。

### 并 — 串转换时序图




(a) 帧开始处的一个字节



#### (b) 一个完整的数据帧


- 2) 通用寄存器的应用
- (2) 移位型(Ring/Twisted)节拍分配器(节拍发生器)



四输出移位型节拍分配器逻辑图

只有高3位全为0,输出"1";高三位至少有1个1,输出"0"。保证4位中总是只有1个"1"。

#### 四位移位型节拍分配器状态图:



(书P116例3-11与本题类似。)

# 四输出移位型节拍分配器的波形图

