第一章

Q1-1

需求是从客户那里收集的对系统的非形式描述,客户不是嵌入式系统设计人员,因此其描述通常不使用专业术语表达的。而规格说明要精确地反应客户的需求并且作为设计时必须明确遵循的要求,用系统设计者的专业术语描述。

Q1-2

规格说明不讲系统如何做,而只是将系统做什么。体系结构描述了如何实现那些功能。

第二章

Q2-1

低序:字的最低位存放最低位字节 高序:字的最低位存放最高位字节

Q2-2

冯.诺伊曼结构:数据和指令都存储在同一存储器中。 哈弗结构:数据和指令分别存储在各自独立的存储器中

Q2-3

- a. 16 个通用寄存器, RO-R15
- b. CPSR 是当前程序状态寄存器
- c. Z表示当前指令执行完后,结果是否每一位都为0,为0则置1,否则置0
- d. PC 保存在 R15

Q2-4

- a. 1000
- b. 1010 题目改成-2³¹
- c. 0010

Q2-5

ADR r3,a LDR r0, [r3] r3, b **ADR** r1, [r3] LDR ADD r2, r0, r1 ADR r3, x STR r2, [r3]

ADR r7, c LDR r0, [r7] **ADR** r7, d LDR r1, [r7] SUB r2, r0, r1 r7, e ADR LDR r0, [r7] r7, f **ADR** nal Teaching Use Only, sinotong University, LDR r1, [r7]

c. ADR r7, b LDR r0, [r7] **ADR** r7, c r1, [r7] **LDR** r2, r0, r1 **ADD** ADR • r7, a LDR r0, [r7] MUL r3, r0, r2 r7, d **ADR** r0, [r7] LDR **ADR** r7, e r1, [r7] LDR MUL r2, r0, r1 **SUB** r4, r3, r2 r7, z **ADR** r4, [r7] STR

Q2-6

- a. 等干零
- b. 不等于零
- c. 负数
- d.溢出
- e. 有符号大于或等于
- f. 有符号小于

Q2-7

MOV r0, #0x2100 LDR r1,[r0] STR r1,[r0]

Q2-9

```
ADR
                                        r7, x
                                       r0, [r7]
                               LDR
                               ADR
                                        r7, y
                                        r1, [r7]
                               LDR
                               SUB
                                       r2, r0, r1
                                       r3, #3
                               LDR
                                        r2, r3
                               CMP
                                        fblock
                               BGE
                                       r7, b
                               ADR
                                       r2, [r7]
                               LDR
                               ADR
                                        r7, c
                                       r3, [r7]
                               LDR
                               SUB
                                        r4, r2, r3
                               ADR
                                        r7, a
                               STR
                                       r4, [r7]
                               LDR
                                        r0, #0
                               ADR
                                        r7, x
                               STR
                                        r0, [r7]
                               В
                                        after
                      fblock
                               LDR
                                        r1, #0
                                        r7, y
                               ADR
                               STR
                                        r1, [r7]
                                        r7, e
                               ADR
                               LDR
                                        r2, [r7]
                               ADR
                                        r7, f
                                        r3, [r7]
                               LDR
                                        r4, r2, r3
                               ADD
                               ADR
                                        r7, g
                               LDR
                                        r2, [r7]
                               ADD
                                        r3, r4, r2
                               ADR
                                        r2, d
                               STR
                                        r3, [r2]
Jiao to
                      after
```

a.

```
MOV
                 r0, #0
        MOV
                 r7, #0
        MOV
                 r1, #20
        ADR
                 r2, a
                 r3, b
        ADR
        ADR
                  r4, z
Loop
        LDR
                 r5, [r2, r7]
        LDR
                 r6, [r3, r7]
        MUL
                 r5, r5, r6
        STR
                 r5, [r4, r7]
        ADD
                 r7, r7, #4
        ADD
                 r0, r0, #1
        CMP
                 r0, r1
        BLT
                 Loop
```

h

```
MOV
                 r0, #0
        MOV
                 r1, #0
                 r2, #10
        MOV
        ADR
                 r3, a
        ADR
                 r4, b
        ADR
                 r5, z
        MOV
                 r6, #0
        MOV
                 r9, #0
        LDR
                 r7, [r4, r6]
Loop
        LDR
                 r8, [r3, r9]
                r7, r7, r8
        MUL
                 r7, [r5, r6]
        STR
        ADD
                r9, r9, #4
        ADD
                 r1, r1, #1
        CMP
                r1, r2
        BLT
                Loop
        MOV
                 r1, #0
        ADD
                 r6, r6, #4
        ADD
                 r0, r0, #1
        CMP
                 r0, r2
        BLT
                 Loop
```

BL 指令引导处理器转移到子程序处开始执行,在子程序跳转之前,会把下一条指令的地址存储到 R14 (LR) 中,然后将目标地址存储到 R15 中。

Q2-12

MOV r15, r14

02-13

由于教材中对栈的解释并不清楚,此题与后续章节结合讲解答案。