## 3.3 脉冲异步时序电路的分析与设计



- 1./脉冲异步时序电路概述
  - > 脉冲异步时序电路与同步时序电路的相同点
  - > 脉冲异步时序电路与同步时序电路的差异点
  - > 脉冲异步时序电路输入的限制
  - 2. 脉冲异步时序电路的分析步骤
  - > 脉冲异步时序电路分析举例
  - 3. 脉冲异步时序电路的设计步骤
  - > 脉冲异步时序电路设计举例

时序电路的分类:按其引起状态发生变化的原因不同而分类同步时序电路受统一的时钟脉冲控制,工作特点为:

- (1) 时钟脉冲同时到达各记忆器件, 电路状态方能发生预期改变。
- (2) 只有前一个脉冲引起的电路响应完全结束后(即由于状态或输出的改变引起的组合逻辑险象已完全消失,电路已进入新的稳定状态),第二个脉冲方能到来。(时钟脉冲的间隔时间T)最大路径延迟时间+组合逻辑险象的消失时间。)
- (3) 外部输入信号的变化应满足触发器正常工作所需的建立和保持时间。

这些特点简化了分析与设计工作。但电路的工作速度的提高 受到了限制,且对时钟脉冲到达各记忆器件的时间及外部信号的 变化有较严格的要求。 异步时序电路的特点: 没有统一的同步时钟脉冲, 电路状态的改变是由输入信号的变化直接引起的。


按输入信号的特征分为: 脉冲型与电平型。

脉冲型:输入是脉冲信号,即输入信号的电平变化是"高->低->高"或"低->高->低",且在时钟脉冲的一个周期内使电路状态只改变一次(触发器或锁存器)。所以分析与设计方法与同步时序电路类似。

差别: 异步脉冲电路的特殊规定引起的。

电平型:输入是电平信号,即输入信号的电平变化是"高->低"或"低->高",且在电平变化后的一段时间里,电路可能发生多次改变状态(延迟元件)。最后趋于稳定。因此,输入与输出间存在延迟与竞争现象,设计比较复杂。

### 3.3.1 脉冲异步时序电路概述




#### 脉冲异步时序电路的结构:

- 其模型仍具有时序电路的一般结构
- 存储元件通常采用触发器
- 输入信号具有脉冲形式

#### 脉冲异步时序电路的特点:

- · 电路状态的改变直接依赖于 输入脉冲。即输入脉冲和原 状态生成的激励函数(包括 时钟脉冲)使电路翻转到预 定的新状态。
- 新状态建立后,输入脉冲消失,电路仍保持在该状态, 直至下一个输入脉冲到达时, 电路状态才发生变化。
- 所有触发器的时钟信号也是 由组合电路产生,且不一定 同时到来,也呈无规律性



Mealy 型电路结构

Moore 型电路结构

- 1) 脉冲异步时序电路与同步时序电路相同点是:
  - (1) 状态的改变都依赖于外加脉冲。
  - (2) 存储元件都是触发器(或锁存器)。

基于上述相同点,可将同步时序电路的分析与设计及工具稍作修改直接应用于脉冲异步电路。

- 2) 脉冲异步时序电路与同步时序电路的差异是:
  - (1) 脉冲异步时序电路无外加的统一的时钟脉冲。
  - (2) 输入变量为脉冲信号, 由输入脉冲直接引起电路的状态改变。
  - (3) 由次态逻辑产生各触发器控制输入信号(Y1,Y2,...,Yr),而且还产生时间有先后的各触发器的时钟控制信号(CLK1, CLK2, ...,CLKr)。

### 3) 脉冲异步时序电路输入的限制:

为了使电路可靠工作,电路状态变化可预知,对脉冲异步时序电路的输入作如下规定。

- (1) 不允许两根或两根以上输入线上同时有输入脉冲。
- (2)在上一个输入脉冲引起的电路状态变化未稳定以前,不允许加入新的输入脉冲。

只有在上述限制下, 电路状态的变化可按预期的路径进行。

为了能用同步时序电路的分析和设计方法和工具, 假定:

(3)每个外部输入脉冲加入时,电路中所有的触发器均发生现态到次态的转换。如果其中触发器的时钟端无时钟脉冲,则认为该触发器的次态等于现态。

## 3.3.2 脉冲异步时序电路的分析

异步时序电路与同步时序电路的共同点是电路状态改变完全取 决于脉冲信号。因此脉冲异步时序电路的分析、设计步骤基本 上与同步电路一样。在分析方法上仅做如下修改:

- (1) 输入变量取值为1表示有脉冲信号,取值为0表示无脉冲信号。触发器的时钟端也按上述规定。
- (2) 激励函数包括触发器的激励输入及触发器的时钟输入。
- (3) 两个或两个以上的输入变量不能同时为1。如果输入变量 全为0时, 电路状态不变。因此在状态图和状态表中仅反 映有效输入的情况。这将大大简化次态真值表、状态表等 的信息量。


- 因此, 脉冲异步时序电路的分析方法和步骤与同步时序电路的基本相同。包括:
- (1) 写出组合电路的全部输出函数(电路的输出函数和触发器的激励函数);
  - (2) 列出电路真值表, CLK 也应作为输入变量包括在内;
  - (3) 列电路状态转换真值表;
  - (4) 作状态转换表和状态转换图。

#### • 关于CLK:

在同步时序电路中,每次电路状态改变时,时钟脉冲总是同时送到各个触发器,故在触发器的次态方程中,可以认为时钟脉冲CLK=1(有脉冲),而不必写出。

而在异步时序电路中,每次电路状态改变时,时钟脉冲并不一定送到各个触发器。或者说各个触发器只有在其相应的 CLK<sub>i</sub> 到达时,其状态才发生变化。因此,这种异步时序电路的次态方程中必须反映出是否有CLK<sub>i</sub>信号,或者说,必须将CLK<sub>i</sub>信号也作为逻辑变量写入次态方程。

# 例1 试分析如图所示电路。



## 分析步骤如下:

(1) 列出输出函数和控制函数表达式:

$$\mathbf{D}_1 = \overline{\mathbf{y}}_1$$

$$\mathbf{D}_2 = \overline{\mathbf{y}}_1$$

$$\mathbf{CLK}_1 = \mathbf{x} \, \mathbf{y}_1 + \mathbf{x} \, \mathbf{y}_2$$

$$\mathbf{CLK}_2 = \mathbf{x} \, \mathbf{y}_2 + \mathbf{x} \, \overline{\mathbf{y}}_1$$

$$\mathbf{Z} = \mathbf{x} \, \mathbf{y}_1 \, \mathbf{y}_2$$

(2) 列出状态真值表和次态真值表,见下页。

当 x = 0 时, 电路状态不变, 讨论(略);

当 x = 1 时, 列次态真值表的原则是:

## 状态真值表和次态真值表

| 现态        | 输入 |                  | 组合               | 电路             | 输出             |   | 次态                   |
|-----------|----|------------------|------------------|----------------|----------------|---|----------------------|
| $y_2 y_1$ | X  | CLK <sub>2</sub> | CLK <sub>1</sub> | $\mathbf{D_2}$ | $\mathbf{D_1}$ | Z | $y_2^{n+1}y_1^{n+1}$ |
| 0 0       | 1  | 1                | 0                | 1              | 1              | 0 | 1 0                  |
| 0 1       | 1  | 0                | 1                | 0              | 0              | 0 | 0 0                  |
| 1 0       | 1  | 1                | 1                | 1              | 1              | 0 | 1 1                  |
| 1 1       | 1  | 1                | 1                | 0              | 0              | 1 | 0 0                  |

$$\mathbf{D}_1 = \overline{\mathbf{y}}_1$$

$$\mathbf{D_2} = \overline{\mathbf{y}_1}$$

$$CLK_1 = x y_1 + x y_2$$

$$CLK_2 = x y_2 + x \overline{y}_1$$

$$\mathbf{Z} = \mathbf{x} \, \mathbf{y}_1 \, \mathbf{y}_2$$

# 状态真值表和次态真值表


| 现态                         | 输入 |                  | 组合电路输出           |       |       |   |                      |
|----------------------------|----|------------------|------------------|-------|-------|---|----------------------|
| $\mathbf{y_2}\mathbf{y_1}$ | X  | CLK <sub>2</sub> | CLK <sub>1</sub> | $D_2$ | $D_1$ | Z | $y_2^{n+1}y_2^{n+1}$ |
| 0 0                        | 1  | 1                | 0                | 1     | 1     | 0 | 1 0                  |
| 0 1                        | 1  | 0                | 1                | 0     | 0     | 0 | 0 0                  |
| 1 0                        | 1  | 1                | 1                | 1     | 1     | 0 | 1 1                  |
| 1 1                        | 1  | 1                | 1                | 0     | 0     | 1 | 0 0                  |

| $y_2y_1$ X | 1    |
|------------|------|
| 00         | 10/0 |
| 01         | 00/0 |
| 10         | 11/0 |
| 11         | 00/1 |


 $y_2^{n+1}y_1^{n+1}$ 


| $y_2y_1$ | 1    |
|----------|------|
| 00       | 10/0 |
| 01       | 00/0 |
| 10       | 11/0 |
| 11       | 00/1 |





## 一个带进位的模3计数器。且具有自恢复功能。





## 例2 试分析如图所示的脉冲异步时序电路。

该电路包含两个/S-/R 锁存器,有三根输入线 $x_3 x_2 x_1$ ,是一个Moore 型电路。

(1) 列出输出函数及控制函数

的表达式


$$/S_1 = x_2 \overline{y_1} y_2$$

$$/R_1 = \overline{x_1 y_2 + x_2 y_1}$$

$$/S_2 = \overline{x_1 \overline{y_1}}$$

$$/R_2 = \overline{x_3 + x_2 y_1}$$

$$\mathbf{Z} = \mathbf{y}_2 + \overline{\mathbf{y}_1}$$
$$= \overline{\mathbf{y}_2} \, \mathbf{y}_1$$



Z

- (2) 列出状态真值表及次态真值表
  - 当  $x_3 = x_2 = x_1 = 0$  时,则  $/S_2 = /R_2 = /S_1 = /R_1 = 1$ , 电路不变,讨论(略)。
  - $x_3$ 、 $x_2$ 、 $x_1$ 有效且不能同时为 1,则当  $/S_i = 0$  则  $y^{n+1} = 1$   $/R_i = 0$  则  $y^{n+1} = 0$   $/S_i = /R_i = 0$  则 禁忌  $/S_i = /R_i = 1$  则  $y^{n+1} = y$

## (2) 列出状态真值表及次态真值表

| 现态                         | 输入            | 组合         | 电路                           | 输出 | 次态                    |
|----------------------------|---------------|------------|------------------------------|----|-----------------------|
| $\mathbf{y_2}\mathbf{y_1}$ | $X_3 X_2 X_1$ | $/R_2/S_2$ | $/\mathbf{R}_1/\mathbf{S}_1$ | Z  | $y_2^{n+1} y_1^{n+1}$ |
|                            | 001           | 1 0        | 1 1                          | 0  | 1 0                   |
| 0 0                        | 010           | 1 1        | 1 1                          | 0  | 0 0                   |
|                            | 100           | 0 1        | 1 1                          | 0  | 0 0                   |
|                            | 001           | 1 1        | 1 1                          | 1  | 0 1                   |
| 0 1                        | 010           | 0 1        | 0 1                          | 1  | 0 0                   |
|                            | 100           | 0 1        | 1 1                          | 1  | 0 1                   |
|                            | 001           | 1 0        | 0 1                          | 0  | 1 0                   |
| 1 0                        | 010           | 1 1        | 1 0                          | 0  | 1 1                   |
|                            | 100           | 0 1        | 1 1                          | 0  | 0 0                   |
|                            | 001           | 1 1        | 0 1                          | 0  | 1 0                   |
| 1 1                        | 010           | 0 1        | 0 1                          | 0  | 0 0                   |
|                            | 100           | 0 1        | 1 1                          | 0  | 0 1                   |

$$S_{i} = 0$$

$$y^{n+1} = 1$$

$$R_{i} = 0$$

$$y^{n+1} = 0$$

$$S_{i} R_{i} = 00$$

$$禁忌$$

$$S_{i}R_{i} = 11$$

$$y^{n+1} = y$$


# (2) 列出状态真值表及次态真值表

| 现态        | 输入            | 组合                | 电路  | 输出               | 次态                    |                               |
|-----------|---------------|-------------------|---|------------------|-----------------------|-------------------------------|
| $y_2 y_1$ | $X_3 X_2 X_1$ | $/R_2/S_2$        | $/R_1/S_1$  | Z                | $y_2^{n+1} y_1^{n+1}$ | $\mathbf{v}^{\mathbf{n}+1} =$ |
|           | 001           | 1 1               | 1 1   | Λ                | 1 0                   | <b>y</b> –                    |
| 0 0       | 010           |                   |   |                  | 0 0                   | $R_i =$                       |
|           | 100           | $\mathbf{y_2y_1}$ | <b>X</b> <sub>3</sub> <b>X</b>                          | 2 X <sub>1</sub> | 0 0                   | $\mathbf{r}_{i}$ –            |
|           | 001           | 00                | 00 0  | 0   10           | 0 1                   | <b>1</b>                      |
| 0 1       | 010           | 01                | 01 0  | 0 01             | 0 0                   | $y^{n+1} =$                   |
|           | 100           |                   |   |                  | 0 1                   |                               |
|           | 001           | 10                | 00 1  | 1 10             | 1 0                   | $S_i R_i =$                   |
| 1 0       | 010           | 11                | 01 0  | 0 10             | 1 1                   | 禁忌                            |
|           | 100           |                   | $\mathbf{y_2}^{\mathbf{n+1}} \mathbf{y_1}^{\mathbf{n}}$ | n+1              | 0 0                   |                               |
|           | 001           |                   | <b>J</b> 2 <b>J</b> 1                                   |                  | 1 0                   | $S_iR_i =$                    |
| 1 1       | 010           | <b>U</b> 1        | U I   | U                | 0 0                   |                               |
|           | 100           | 0 1               | 1 1   | 0                | 0 1                   | $\mathbf{y}^{\mathbf{n+1}}$   |

00

| $y_2y_1$ | <b>X</b> <sub>3</sub> | $\mathbf{X}_{2}$ | $\mathbf{x}_1$ | Z |
|----------|-----------------------|------------------|----------------|---|
| 00       | 00                    | 00               | 10             | 0 |
| 01       | 01                    | 00               | 01             | 1 |
| 10       | 00                    | 11               | 10             | 0 |
| 11       | 01                    | 00               | 00             | 0 |

**y<sub>2</sub><sup>n+1</sup> y<sub>1</sub><sup>n+1</sup>** 状态表




状态图

### (4) 电路功能说明:

从状态 00 出发, 顺序输入  $x_1 \rightarrow x_2 \rightarrow x_3$ , 则电路状态变化为 10-11-01, 输出 Z 为 0-0-1。

| $y_2y_1$ | <b>X</b> <sub>3</sub> | $\mathbf{X}_{2}$ | $\mathbf{x}_1$ | Z |
|----------|-----------------------|------------------|----------------|---|
| 00       | 00                    | 00               | 10             | 0 |
| 01       | 01                    | 00               | 01             | 1 |
| 10       | 00                    | 11               | 10             | 0 |
| 11       | 01                    | 00               | 00             | 0 |
|          |                       | wa nd            | 1 n_1          |   |

状态表




状态图

### (4) 电路功能说明:

当电路处于状态01,输入 $x_3$ 、 $x_1$ 均不能改变电路状态, 仅在输入x,时,电路回转到状态00,输出由1变为0。

| $y_2y_1$ | <b>X</b> <sub>3</sub> | $\mathbf{X}_{2}$ | $\mathbf{x}_1$ | Z |
|----------|-----------------------|------------------|----------------|---|
| 00       | 00                    | 00               | 10             | 0 |
| 01       | 01                    | 00               | 01             | 1 |
| 10       | 00                    | 11               | 10             | 0 |
| 11       | 01                    | 00               | 00             | 0 |

状态表



状态图

#### (4) 电路功能说明:

因此,此电路是"x<sub>1</sub>-x<sub>2</sub>-x<sub>3</sub>"序列检测器。当输出为1后,只有输入x<sub>2</sub>才能使其恢复至初态。

## 3.3.3 脉冲异步时序电路的设计

脉冲异步时序电路的设计步骤基本上与同步时序电 路的设计步骤一样。但须特别考虑:


(1) 输入信号 x 及触发器的时钟信号 CLK 取值为:

0—无脉冲 1—有脉冲

- (2) 采用简化的状态表和状态图。
- (3) 在确定控制函数时,不仅要确定各触发器的控制输入信 号, 而且还需确定各触发器的时钟信号。
- 时钟信号 CLK 应是现态 y 及输入 x 的函数,
- 各触发器的输入控制信号 Y 应尽量使其仅为现态 y 的 函数, 这样使其具有保证电路正常工作所需的建立和保 持时间。
- (4) 状态不变时, 令 CLK = 0, 这样触发器的数据端变量就 可认为是无关最小项d ,这有利于函数的化简。

## 例用D触发器设计一个 "x<sub>1</sub> - x<sub>1</sub> - x<sub>2</sub>"序列检测器。

## (1) 建立原始状态图和状态表



| $y x_1 x_2$ | $\mathbf{x}_{1}$ | $\mathbf{X}_{2}$ |
|-------------|------------------|------------------|
| A           | B/0              | A/0              |
| В           | <b>C</b> /0      | A/0              |
| C           | <b>C</b> /0      | D/1              |
| D           | B/0              | D/0              |

 $y^{n+1}/Z$ 

## (2) 状态化简

从原始状态表中可明显 看到AD等效, AD合并后可 得到最小化状态表。

| $y x_1 x_2$ | $\mathbf{x}_1$ | $\mathbf{X}_{2}$ |
|-------------|----------------|------------------|
| A           | B/0            | A/0              |
| В           | C/0            | A/0              |
| C           | C/0            | A/1              |

| $\mathbf{y} \mathbf{x}_1 \mathbf{x}_2$ | $\mathbf{x}_1$ | $\mathbf{X}_{2}$ |
|--|----------------|------------------|
| A                                      | B/0            | A/0              |
| В                                      | C/0            | A/0              |
| C                                      | C/0            | D/1              |
| D                                      | B/0            | D/0              |

 $y^{n+1}/Z$ 

 $y^{n+1}/Z$ 

## (2) 状态化简

从原始状态表中可明显 看到AD等效, AD合并后可 得到最小化状态表。

| $y x_1 x_2$ | $\mathbf{x}_1$ | $\mathbf{X}_{2}$ |
|-------------|----------------|------------------|
| A           | B/0            | A/0              |
| В           | C/0            | A/0              |
| C           | C/0            | A/1              |

 $y^{n+1}/Z$ 

#### (3) 状态分配

| $y_1$ $y_2$ | 0 | 1 |
|-------------|---|---|
| 0           | A | В |
| 1           |   | С |

| $y_1y_2$ | $\mathbf{x}_1$ | $\mathbf{X}_{2}$ |
|----------|----------------|------------------|
| 00       | 01/0           | 00/0             |
| 01       | 11/0           | 00/0             |
| 11       | 11/0           | 00/1             |


 $y_1^{n+1} y_2^{n+1} / Z$ 

作出  $CLK_1$ 、 $D_1$ 、 $CLK_2$ 、 $D_2$ 的 卡诺图,按下列原则进行:

① y<sub>1</sub>y<sub>2</sub>=10 状态不存在, 则 CLK、D的卡诺图填 d。


| $y_1y_2$ $x_1x_2$ | $\mathbf{x}_1$ | $\mathbf{X}_{2}$ |
|-------------------|----------------|------------------|
| 00                | 01/0           | 00/0             |
| 01                | 11/0           | 00/0             |
| 11                | 11/0           | 00/1             |
| 10                | dd/d           | dd/d             |

 $y_1^{n+1}y_2^{n+1}/Z$ 



2 x<sub>1</sub>x<sub>2</sub> = 11 禁止,
 则 CLK、D<sub>2</sub>的卡诺图填 d。

| $y_1y_2$ $x_1x_2$ | $\mathbf{x}_1$ | $\mathbf{X}_{2}$ |
|-------------------|----------------|------------------|
| 00                | 01/0           | 00/0             |
| 01                | 11/0           | 00/0             |
| 11                | 11/0           | 00/1             |
| 10                | dd/d           | dd/d             |



③ x<sub>1</sub>x<sub>2</sub> = 00 电路不改变,则 CLK的卡诺图填 0, D的卡诺图填 d。

| $y_1y_2$ $x_1x_2$ | $\mathbf{x}_1$ | $\mathbf{X}_2$ |
|-------------------|----------------|----------------|
| 00                | 01/0           | 00/0           |
| 01                | 11/0           | 00/0           |
| 11                | 11/0           | 00/1           |
| 10                | dd/d           | dd/d           |

| $y_1y_2$ | 1 <sup>X</sup> 2 |   |   |   | $y_1y_2$         | 1 <sup>X</sup> 2 |   |   |   | $y_1y_2$         | 1 <sup>X</sup> 2 |   |   | y <sub>1</sub> <sup>n</sup> + | $\mathbf{y}_{2}^{\mathbf{n+1}}/\mathbf{Z}$ |
|----------|------------------|---|---|---|------------------|------------------|---|---|---|------------------|------------------|---|---|-------------------------------|--|
| J 1J 2   | 0                |   | d |   | 3132             | 0                |   | d |   | J 1 J 2          | 0                |   | d |                               |  |
|          | 0                |   | d |   | -                | 0                |   | d |   |                  | 0                |   | d |                               |  |
|          | 0                |   | d |   | -                | 0                |   | d |   |                  | 0                |   | d |                               |  |
|          | d                | d | d | d | CLK <sub>1</sub> | d                | d | d | d | CLK <sub>2</sub> | d                | d | d | d                             | Z  |
|          |                  |   |   |   | -                |                  |   |   |   |                  |                  |   |   |                               |  |
|          | d                |   | d |   |                  | d                |   | d |   |                  |                  |   |   |                               |  |
|          | d                |   | d |   |                  | d                |   | d |   |                  |                  |   |   |                               |  |
|          | d                |   | d |   |                  | d                |   | d |   |                  |                  |   |   |                               |  |
|          | _                | _ | - | _ |                  | _                | _ | _ | _ |                  |                  |   |   |                               |  |

$$4) x_1 x_2 = 01, 10$$

则当yn+1=y时,电路不改变,

方案一: CLK = 0, D = d (好)

方案二: CLK = 1, D = y (不好)

| $y_1y_2$ $x_1x_2$ | $\mathbf{x}_1$ | $\mathbf{X}_{2}$ |
|-------------------|----------------|------------------|
| 00                | 01/0           | 00/0             |
| 01                | 11/0           | 00/0             |
| 11                | 11/0           | 00/1             |
| 10                | dd/d           | dd/d             |

 $y_1^{n+1}y_2^{n+1}/Z$ 

| V <sub>1</sub> V <sub>2</sub> | 1 <sup>x</sup> 2 |   |   |
|-------------------------------|------------------|---|---|
|                               | 0                | 0 | d |

| 0 | 0 | d | 0 |
|---|---|---|---|
| 0 | 0 | d |   |
| 0 |   | d | 0 |
| d | d | d | d |

| d | d | d | d |
|---|---|---|---|
| d | d | d |   |
| d |   | d | d |
| d | d | d | d |

| $y_1y_2$         | 1 <sup>A</sup> 2 |   |   |   |
|------------------|------------------|---|---|---|
| J 1J 2           | 0                |   | d |   |
|                  | 0                |   | d |   |
|                  | 0                |   | d |   |
| CLK <sub>1</sub> | d                | d | d | d |
|                  |                  |   |   |   |

| d |   | d |   |
|---|---|---|---|
| d |   | d |   |
| d |   | d |   |
| d | d | d | d |

| $y_1y_2$ | $\mathbf{v}_1 \mathbf{v}_2$ |   |   |   |   |  |
|----------|-----------------------------|---|---|---|---|--|
| J 1J 2   | 0                           |   | d |   |   |  |
|          | 0                           |   | d |   |   |  |
|          | 0                           |   | d |   |   |  |
| $LK_2$   | d                           | d | d | d | 7 |  |

则当yn+1=y时,电路不改变,

方案一: CLK = 0, D = d (好)

方案二: CLK = 1, D = y (不好)

| $y_1y_2$ $x_1x_2$ | $\mathbf{x}_1$ | $\mathbf{X}_{2}$ |
|-------------------|----------------|------------------|
| 00                | 01/0           | 00/0             |
| 01                | 11/0           | 00/0             |
| 11                | 11/0           | 00/1             |
| 10                | dd/d           | dd/d             |

 $y_1^{n+1} y_2^{n+1} / Z$ 

| $V_1V_2$                                      | 1 <sup>X</sup> 2 |   |   |   |
|---|------------------|---|---|---|
| <b>y</b> <sub>1</sub> <b>y</b> <sub>2</sub> ` | 0                | 0 | d | 0 |
|   | 0                |   | 4 |   |

| 0 | 0 | d | 0 |
|---|---|---|---|
| 0 | 0 | d |   |
| 0 |   | d | 0 |
| d | d | d | d |

| d | d | d | d |
|---|---|---|---|
| d | d | d |   |
| d |   | d | d |
| d | d | d | d |

| $y_1y_2$        | 1 2 |   |   |   |  |
|-----------------|-----|---|---|---|--|
| J 1J Z          | 0   | 0 | d |   |  |
|                 | 0   |   | d | 0 |  |
|                 | 0   |   | d | 0 |  |
| LK <sub>1</sub> | d   | d | d | d |  |
|                 |     |   |   |   |  |

| d | d | d |   |
|---|---|---|---|
| d |   | d | d |
| d |   | d | d |
| d | d | d | d |

| $y_1y_2$         |   |   |   |   |   |
|------------------|---|---|---|---|---|
| J 1J 2           | 0 |   | d |   |   |
|                  | 0 |   | d |   |   |
|                  | 0 |   | d |   |   |
| CLK <sub>2</sub> | d | d | d | d | 1 |

| $y_1y_2$ $x_1x_2$ | $\mathbf{x}_1$ | $\mathbf{x}_{2}$ |
|-------------------|----------------|------------------|
| 00                | 01/0           | 00/0             |
| 01                | 11/0           | 00/0             |
| 11                | 11/0           | 00/1             |
| 10                | dd/d           | dd/d             |

| $y_1y_2$ | 1 <sup>X</sup> 2 |   |   |   | $y_1y_2$         | 1 <sup>X</sup> 2 |   |   |   |
|----------|------------------|---|---|---|------------------|------------------|---|---|---|
| J 1J 2 \ | 0                | 0 | d | 0 | JIJ2             | 0                | 0 | d |   |
|          | 0                | 0 | d | 1 |                  | 0                |   | d | 0 |
|          | 0                | 1 | d | 0 |                  | 0                |   | d | 0 |
|          | d                | d | d | d | CLK <sub>1</sub> | d                | d | d | d |
|          |                  |   |   |   |                  |                  |   |   |   |
|          | d                | d | d | d |                  | d                | d | d |   |
|          | d                | d | d | 1 |                  | d                |   | d | d |
|          | d                | 0 | d | d |                  | d                |   | d | d |
|          | А                | А | А | А | D.               | А                | А | А | 4 |

d

0

d

d

d

d

 $\mathbf{d}$   $\mathbf{D}_1$ 

| $y_1y_2$ $x_1x_2$ | $\mathbf{x}_1$ | $\mathbf{x}_2$ |
|-------------------|----------------|----------------|
| 00                | 01/0           | 00/0           |
| 01                | 11/0           | 00/0           |
| 11                | 11/0           | 00/1           |
| 10                | dd/d           | dd/d           |

 $y_1^{n+1}y_2^{n+1}/Z$  $X_1X_2$  $X_1X_2$  $X_1X_2$  $y_1y_2$  $y_1y_2$  $y_1y_2$ 0 0 d 0 0 0 d d CLK<sub>1</sub> CLK, d d d d d

0

d

d

 $D_2$ 

## ⑥ 填输出 Z

| $y_1y_2$ $x_1x_2$ | $\mathbf{x}_1$ | $\mathbf{X}_{2}$ |
|-------------------|----------------|------------------|
| 00                | 01/0           | 00/0             |
| 01                | 11/0           | 00/0             |
| 11                | 11/0           | 00/1             |
| 10                | dd/d           | dd/d             |

| y <sub>2</sub> | 1 <sup>X</sup> 2 |   |   |   |                | 1 <sup>X</sup> 2 |   |   |   |
|----------------|------------------|---|---|---|----------------|------------------|---|---|---|
| [ <b>J</b> 2 ` | 0                | 0 | d | 0 | $y_1y_2$       | 0                | 0 | d | 1 |
|                | 0                | 0 | d | 1 |                | 0                | 1 | d | 0 |
|                | 0                | 1 | d | 0 |                | 0                | 1 | d | 0 |
|                | d                | d | d | d | $CLK_1$        | d                | d | d | d |
|                |                  |   |   |   |                |                  |   |   |   |
|                | d                | d | d | d |                | d                | d | d | 1 |
|                | d                | d | d | 1 |                | d                | 0 | d | d |
|                | d                | 0 | d | d |                | d                | 0 | d | d |
|                | d                | d | d | d | $\mathbf{D_1}$ | d                | d | d | d |

d

0

d

d

d

d

 $\mathbf{D}_{\mathbf{1}}$ 

 $Z = x_2 y_1$ 

$$CLK_1 = x_2y_1 + x_1\overline{y}_1y_2 \qquad D_1 = \overline{y}_1$$

$$CLK_2 = x_2y_2 + x_1\overline{y}_2 \qquad D_2 = \overline{y}_2$$

$$\mathbf{y_1}^{\mathrm{n+1}} \, \mathbf{y_2}^{\mathrm{n+1}} / \mathbf{Z}$$

0

0

0

0

0

| $y_1y_2$ | 1 <sup>X</sup> 2 |   |   |   | $y_1y_2$ | 1 <sup>X</sup> 2 |   |   |   | $y_1y_2$         | 1 <sup>X</sup> 2 |  |
|----------|------------------|---|---|---|----------|------------------|---|---|---|------------------|------------------|--|
| J 1J 2   | 0                | 0 | d | 0 | J 13 2   | 0                | 0 | d | 1 | J 1 J 2          | 0                |  |
|          | 0                | 0 | d | 1 |          | 0                | 1 | d | 0 |                  | 0                |  |
|          | 0                | 1 | d | 0 |          | 0                | 1 | d | 0 |                  | 0                |  |
|          | d                | d | d | d | $CLK_1$  | d                | d | d | d | CLK <sub>2</sub> | d                |  |
|          |                  | 1 | 1 | - | -<br>1   | 1                | • | , | 4 |                  |                  |  |
|          | d                | d | d | d | -        | d                | d | d | Ш |                  |                  |  |
|          | I -              | - | - |   |          | -                | ^ | - | - |                  |                  |  |

|   | 1 | d | d | d |
|---|---|---|---|---|
|   | d | d | 0 | d |
|   | d | d | 0 | d |
| I | d | d | d | d |

## (5) 关于电路挂起的讨论

在设计中  $y_1y_2 = 10$  为多余状态,现需讨论:如果发生某种干扰使电路处于 $y_1y_2 = 10$  状态的情况。

$$CLK_2 = 1, D_2 = 1,$$

$$y_1^{n+1} = y_1 = 1$$

$$\mathbf{y_2}^{\mathbf{n+1}} = \mathbf{D_2} = \mathbf{1}$$

次态为11,输出Z=0


|   |    | $\mathbf{X}_1$ | $\mathbf{X}_2$ |
|---|----|----------------|----------------|
| 7 | 17 | \              | L 2            |


| 0 | 0 | d | 0 |
|---|---|---|---|
| 0 | 0 | d | 1 |


| 0 | 1 | d | 0 |
|---|---|---|---|
|   |   |   |   |

| d | d | d | d |
|---|---|---|---|
|   |   |   |   |

| 0        | d | 0 | d | d | d | d |
|----------|---|---|---|---|---|---|
| 0        | d | 0 | d | d | d | 1 |
| 1        | d | 0 | d | 0 | d | d |
| <b>—</b> |   | - | - | - | - | , |







## (5) 关于电路挂起的讨论

在设计中  $y_1y_2 = 10$  为多余状态,现 需讨论:如果发生某种干扰使电路 处于 $y_1y_2 = 10$ 状态的情况。

② 当 
$$x_2 = 1$$
, 则  $CLK_1 = 1$ ,  $D_1 = 0$ 

 $y_1y_2$ 

0

$$CLK_2 = 0$$
,  $D_2 = 1$ ,  $x_1x_2$ 

$$y_1^{n+1} = D_1 = 0$$

$$\mathbf{y_2}^{\mathbf{n+1}} = \mathbf{y_2} = \mathbf{0}$$

次态为00,输出Z=1

| $y_1y_2$ $x_1x_2$ | $\mathbf{x}_1$ | $\mathbf{X}_{2}$ |
|-------------------|----------------|------------------|
| 00                | 01/0           | 00/0             |
| 01                | 11/0           | 00/0             |
| 11                | 11/0           | 00/1             |
| 10                | 11/0           | 00/1             |

| $y_1y_2$                                      |   |   |   |   |  |
|---|---|---|---|---|--|
| <b>y</b> <sub>1</sub> <b>y</b> <sub>2</sub> ` | 0 | 0 | d | 1 |  |
|   | 0 | 1 | d | 0 |  |
|   | 0 | 1 | d | 0 |  |
| $\overline{\operatorname{CLK}}_1$             | d | d | d | d |  |

| 0 | 0 | d | 0 |
|---|---|---|---|
| 0 | 0 | d | 0 |
| 0 | 1 | d | 0 |
| d | d | d | d |

| d | d | d | d |
|---|---|---|---|
| d | d | d | 1 |
| d | 0 | d | D |
| d | d | d | d |

d

d 0 d D 0 d D

## (5) 关于电路挂起的讨论

此电路无挂起状况。

但在 $y_1y_2 = 10$ 时,

若  $x_2 = 1$ 时,有一个错误的输出 1

0

0

1


因此修改输出函数表达式:

$$Z = x_2 y_1 y_2$$

|   | V | $_{1}y_{2}$    | 12 |   |   |   |   |
|---|---|----------------|----|---|---|---|---|
|   | J | 1 <i>J</i> 2 ` | 0  | 0 | d | 0 |   |
|   |   |                | 0  | 0 | d | 1 |   |
|   |   |                | 0  | 1 | d | 0 |   |
|   |   |                | d  | d | d | d | C |
|   |   |                |    |   |   |   |   |
| d | 0 |                | d  | d | d | d |   |
| d | 0 |                | d  | d | d | 1 |   |
| d | 0 |                | d  | 0 | d | D |   |

 $\times X_1X_2$ 

| $y_1y_2$ $x_1x_2$ | $\mathbf{x}_1$ | $\mathbf{X}_{2}$ |
|-------------------|----------------|------------------|
| 00                | 01/0           | 00/0             |
| 01                | 11/0           | 00/0             |
| 11                | 11/0           | 00/1             |
| 10                | 11/0           | 00/0             |



d

d

0

0

d

d

D

D

# (6) 画出电路图

