Inżyniera układów i systemów scalonych

Projekt – Prezentacja końcowa

Jakub Piszczek 197625
Mikołaj Nawrocki 197775

Układ CD4011

Cztery dwuwejściowe bramki NAND





Wymagania projektowe

1) Technologia: CMOS TSMC 180 nm 1P6M 1.8V

2) Zabezpieczenie przed zatrzaskiwaniem

3) Zabezpieczenie przed elektromigracją

4) Pola PAD o wymiarach (szerokość × długość) 60 µm × 70 µm w wersji no-devicesunder-pad

5) Zabezpieczenie ESD w postaci diod lub w postaci tranzystorów (trudniejsze – wyższa ocena)

6) Wydajność prądowa wyjść u.s.: IO ≥ 15 mA DC w warunkach VDD = 1,8 V 10% i w temperaturze od −30 stopni C do +125 stopni C

7) Częstotliwość na wyjściach u.s. co najmniej 30 MHz przy obciążeniu 25 pF, zasilaniu 1,8 V 10% i w temperaturze od −30 stopni C do +125 stopni C.

Zaproponowany schemat układu i netlista



Schemat jednej bramki

```
*** bramka NAND ***
M1 A in1 Vdd Vdd PFET W=0.6u L=0.2u
M2 A in1 Vss Vss NFET W=0.4u L=0.2u
M3 B in2 Vdd Vdd PFET W=0.6u L=0.2u
M4 B in2 Vss Vss NFET W=0.4u L=0.2u
M5 D A Vss Vss NFET W=0.4u L=0.2u
M6 E A Vdd Vdd PFET W=1.2u L=0.2u
M7 D B E Vdd PFET W=1.2u L=0.2u
M8 D B Vss Vss NFET W=0.4u L=0.2u
M9 logic_out D Vdd Vdd PFET W=0.6u L=0.2u
M10 logic_out D Vss Vss NFET W=0.4u L=0.2u

*** Bufor cyfrowy  ***
M11 buf1 logic_out Vdd Vdd PFET W=1.8u L=0.2u
M12 buf1 logic_out Vss Vss NFET W=1.2u L=0.2u

M13 buf2 buf1 Vdd Vdd PFET W=5.4u L=0.2u
M14 buf2 buf1 Vss Vss NFET W=3.6u L=0.2u

M15 buf3 buf2 Vdd Vdd PFET W=16.2u L=0.2u
M16 buf3 buf2 Vss Vss NFET W=10.8u L=0.2u

M17 buf4 buf3 Vdd Vdd PFET W=48.6u L=0.2u
M18 buf4 buf3 Vss Vss NFET W=32.4u L=0.2u

M19 buf5 buf4 Vdd Vdd PFET W=145.8u L=0.2u
M20 buf5 buf4 Vss Vss NFET W=97.2u L=0.2u

M21 out buf5 Vdd Vdd PFET W=437.4u L=0.2u
M22 out buf5 Vss Vss NFET W=291.6u L=0.2u
```

Wyniki symulacji pre-layoutowej



Wydajność prądowa w stanie niskim

0 < VOL ≤ 0,1VDD przy IO− = 15 mA DC,

```
*** test wydajnosci pradowej ***
Rload out Vdd{RTEST}
.param RTEST ={Vdd/15m}
.param Vdd= 1.8
.temp -30 27 125
.dc Vdd 1.62 1.98 0.18
```

Wyniki symulacji pre-layoutowej



Wydajność prądowa w stanie wysokim

0,9VDD ≤ VOH < VDD przy IO+ = 15 mA DC.

```
*** test wydajnosci pradowej ***
Rload out Vss{RTEST}
.param RTEST = {Vdd/15m}
.param Vdd= 1.8
.temp -30 27 125
.dc Vdd 1.62 1.98 0.18
```

Czas narastania sygnału wyjściowego pre-layout



Czas narastania: 59.24 ps

```
*** czas narastania sygnalu ***
Vsqr in1 0 PULSE(0 1.8V 1n 10p 10p 10n 20n)
Vin2 in2 0 DC 1.8V
.tran 30n
```

Czas opadania sygnału wyjściowego pre-layout



Czas opadania: 46.51 ps

```
*** czas opadania sygnalu ***
Vsqr in1 0 PULSE(0 1.8V 1n 10p 10p 10n 20n)
Vin2 in2 0 DC 1.8V
.tran 30n
```

Napięcie przełączania pre-layout



Napiecie przełączania: 734.98mV

*** napiecie przelaczania ***
.dc Vin2 0 1.8 10m

Częstotliwość na wyjściu u.s - pre-layout



Częstotliwość na wyjściu u.s 30 MHz dla napięcia zasilania 1.8 V

Maksymalna częstotliwość bufora pre-layout




```
*** test maksymalnej czestotliwosci ***
Vin1 in1 0 DC 1.62
.param vdd=1.62 fsqr=458e+6
tsqr={1/fsqr}
Vsqr sqr vss DC 0 PULSE(0 {vdd} {tsqr/2}
0.1ns 0.1ns {tsqr/2} {tsqr})
R1 sqr in2 50
CL out vss 25p
.TRAN 1ns 10ns
```

Maksymalna częstotliwość bufora wynosi 458 MHz dla napięcia zasilania 90% Vdd i temperatury 125 stopni Celsjusza

Topografia pojedynczej bramki



Zabezpieczenie przed ESD



Topografia układu



Wyniki symulacji post-layoutowej



Wydajność prądowa w stanie niskim

```
*** test wydajnosci pradowej ***
Rload out Vdd{RTEST}
.param RTEST = {Vdd/15m}
.param Vdd= 1.8
.temp -30 27 125
.dc Vdd 1.62 1.98 0.18
```

Wyniki symulacji post-layoutowej



Wydajność prądowa w stanie wysokim

```
*** test wydajnosci pradowej ***
Rload out Vss{RTEST}
.param RTEST = {Vdd/15m}
.param Vdd= 1.8
.temp -30 27 125
.dc Vdd 1.62 1.98 0.18
```

Czas narastania sygnału wyjściowego post-layout



Czas narastania: 46.51 ps

```
*** czas narastania sygnalu ***
Vsqr in1 0 PULSE(0 1.8V 1n 10p 10p 10n 20n)
Vin2 in2 0 DC 1.8V
.tran 30n
```

Czas opadania sygnału wyjściowego post-layout



Czas opadania: 48.93 ps

```
*** czas narastania sygnalu ***
Vsqr in1 0 PULSE(0 1.8V 1n 10p 10p 10n 20n)
Vin2 in2 0 DC 1.8V
.tran 30n
```

Napięcie przełączania post-layout



Napiecie przełączania: 744.97mV

*** napiecie przelaczania ***
.dc Vin2 0 1.8 10m

Częstotliwość na wyjściu u.s post-layout



Częstotliwość na wyjściu u.s 30 MHz dla napięcia zasilania 1.8 V

Maksymalna częstotliwość bufora post-layout




```
*** test maksymalnej czestotliwosci ***
Vin1 in1 0 DC 1.62
.param vdd=1.62 fsqr=499e+6
tsqr={1/fsqr}
Vsqr sqr vss DC 0 PULSE(0 {vdd} {tsqr/2}
0.1ns 0.1ns {tsqr/2} {tsqr})
R1 sqr in2 50
CL out vss 25p
.TRAN 1ns 10ns
```

Maksymalna częstotliwość bufora wynosi 499 MHz dla napięcia zasilania 90% Vdd i temperatury 125 stopni Celsjusza

Porównanie wyników symulacji

Parametry układu	Wyniki pre-layout	Wyniki post-layout
Czas narastania sygnału	59.24 ps	46.51 ps
Czas opadania sygnału	46.51 ps	48.93 ps
Maksymalna cz. bufora	458 MHz	499 MHz
Napiecie przełączania	734.98 mV	744.97 mV

Literatura

[1] B. Pankiewicz, materiały wykładowe do przedmiotu „Inżynieria układów i systemów scalonych”, Gdańsk 2020, dostępne w kursie e-nauczanie PG
[2] Strona domowa J. Jakusza http://www.ue.eti.pg.gda.pl/~jacj/Przykl_topo.htm