



UniVista Design Assistant (UDA)

数字设计AI智能平台

Copyright © 2025 Shanghai UniVista Industrial Software Group Co., Ltd.
All rights reserved worldwide.



产品介绍

上海合见工业软件集团有限公司(简称"合见工软")推出数字设计AI智能平台UniVista Design Assistant (UDA),一款基于大模型AI技术的智能化数字设计工具,将数字电路设计从传统的RTL-to-GDSII流程延伸到NL-to-GDSII (Natural Language to GDSII)。UDA基于业界DeepSeek等先进大模型与合见工软特有的强化学习技术,内嵌多个合见工软自研的针对数字电路设计的逻辑综合、性能评估、功能分析和验证等专业EDA引擎,自动生成RTL代码的同时对代码进行一站式功能和性能的在线分析,评估和即时反馈,并与设计者基于自然语言交互来进行代码设计和实现细节的持续迭代优化,从而赋能设计师聚焦在硬件算法和架构设计等更高价值的创造性工作上,帮助客户实现突破性的设计质量和生产力提升。

1.全栈国产化方案,实现自主可控

UDA从底层架构到上层应用,基于国产技术打造,可以运行在全国产软硬件平台上。其核心组件包括自研的集成开发环境界面、专业的EDA逻辑综合,仿真和调试工具引擎,以及对国产大模型的全面支持和合见工软自研的强化学习技术,确保了产品在技术上的自主可控和安全性。

2.高效代码生成,提高设计质量和效率

UDA借助大模型的思维链推理能力,能够生成高质量的Verilog RTL代码。用户通过自然语言描述需求,即可获得多份代码方案,并自动调用内置快速综合引擎进行语法检查和快速QoR预估。当代码编译报错时,UDA能够快速定位错误并调用大模型进行智能纠错。此外,UDA还支持代码的多轮迭代优化及多任务并发模式,帮助用户在设计早期即可获得高质量代码,显著减少后续QoR调优的工作量,大幅提升设计效率。

3.一站式验证平台,提升用户体验

UDA内置了仿真和调试工具,支持TestBench的自动生成,并提供全面的功能验证服务。用户可以在统一的开发环境中无缝调用对代码进行编译和分析的逻辑综合引擎,以及基于合见工软自研工具UniVista Simulator (UVS)的功能仿真引擎、UniVista Debugger (UVD)的功能调试引擎,实现设计验证的自动化和集成化。这不仅提升了代码的正确性,还显著优化了用户的使用体验,助力设计流程的高效推进。

4.安全的部署方式和灵活的适配能力,满足企业用户需求

UDA支持企业私有环境部署,确保数据安全。UDA提供企业自有模型的对接服务,支持用户根据自身需求选择最适合的模型。此外,UDA还支持挂接企业代码库和知识库,为企业提供更加智能化、个性化的解决方案。

主要特点

■ Verilog RTL代码生成

- 基于自然语言或已有代码进行代码生成
- Verilog RTL 语法检查,支持针对语法错误自动纠错
- 支持Verilog RTL 的QoR快速预估
- 支持基于设计规范的代码生成和代码纠错

■ 代码的QoR持续优化

- 基于性能 (Performance) 的持续优化
- 基于面积 (Area) 的持续优化
- 一站式多轮自动优化,可设置优化轮次

■ 一站式验证和调试

- 支持 TestBench 自动生成及SVA自动生成
- 内嵌了合见工软仿真工具UVS,可实现一站式验证
- 内嵌了合见工软调试工具UVD,可查看波形,实现一站式调试


■ 灵活适配能力

- 支持企业私有环境部署,确保数据安全
- 支持对接企业代码库,进一步提升设计质量和效率
- 支持对接企业知识库,进行知识问答
- 可适配用户自有大模型

■ 强大的管理功能

- 用户及会话管理
- 模型管理
- Prompt管理
- 合见工软EDA工具管理
- 代码库和知识库管理
- 功能使用统计分析

UDA操作界面



关注合见工软
了解更多资讯

订购咨询:sales@univista-isg.com

公司官网:www.univista-isg.com