

Entwicklung eines BLDC-Motorcontrollers

Studienarbeit II (T3_3200)

des Studiengangs Elektrotechnik
an der Dualen Hochschule Baden-Württemberg Karlsruhe

von
Pascal Lauer

Abgabedatum:	09.04.2026
Bearbeitungszeitraum:	12 Wochen
Matrikelnummer, Kurs:	5558179, TEL23AT
Dualer Partner:	ARKU Maschinenbau GmbH 76532 Baden-Baden
Betreuer der Dualen Hochschule:	Prof. Dr. Markus Bell

Eidesstattliche Erklärung

Ich versichere hiermit, dass ich meine Studienarbeit mit dem Thema: „Entwicklung eines BLDC-Motorcontrollers“ selbstständig verfasst und keine anderen als die angegebenen Quellen und Hilfsmittel benutzt habe.

Baden-Baden, 9. April 2026

Ort, Datum

Unterschrift

Gender-Disclaimer

Die in der vorliegenden Arbeit verwendeten Personenbezeichnungen beziehen sich gleichermaßen auf weibliche, männliche und diverse Personen. Auf eine Doppelnennung und gegenderte Bezeichnung wird zugunsten einer besseren Lesbarkeit verzichtet.¹

KI-Disclaimer

Zur sprachlichen Überarbeitung einzelner Abschnitte wurde das Sprachmodell Gemini von Google verwendet. Die inhaltliche Verantwortung liegt vollständig beim Verfasser. Es wurden ausschließlich vorhandene, selbst verfasste Inhalte überarbeitet, nicht generiert.

Inhaltsverzeichnis

1	Einleitung	1
1.1	Motivation	1
1.2	Zielsetzung	2
1.3	Abgrenzung	2
1.4	Aufbau der Arbeit	2
2	Theoretische Grundlagen	4
2.1	Grundlagen des BLDC-Motors	4
2.1.1	Aufbau und physikalisches Wirkprinzip	4
2.1.2	Elektrisches Ersatzmodell und BEMF	5
2.2	Kommutierung und Ansteuerung	7
2.2.1	Brückentopologie und Bootstrap-Prinzip	7
2.2.2	Sensorbasierte Blockkommutierung	7
2.2.3	Begründung der Verfahrenswahl	8
2.2.4	Vierquadrantenbetrieb und Rekuperation	9
2.2.5	Prinzip der Phasenstromerfassung	9
2.3	Verlustmechanismen in Leistungshalbleitern	10
2.3.1	Verluste im MOSFET	10
2.3.2	Verluste in der Freilaufdiode	14
3	Anforderungen und Systemkonzept	16
3.1	Elektrische und thermische Anforderungen	16
3.1.1	Spannungs- und Stromdimensionierung	16
3.1.2	Thermische Randbedingungen	17
3.1.3	Schaltfrequenz	17
3.2	Systemarchitektur und Signalfluss	18
3.3	Softwarearchitektur und Zustandsautomat	18
3.3.1	Ereignisgesteuerte Kommutierung	19
3.3.2	Nebenläufigkeit und Interrupt-Priorisierung	20
3.3.3	Sicherheitslogik und Notabschaltung	20
3.3.4	Aktive Strombegrenzung und Rekuperation	20

4	Entwurf der Leistungselektronik	22
4.1	Auswahl der Leistungshalbleiter	22
4.2	Phasenstromerfassung und Signalaufbereitung	23
4.2.1	Dimensionierung des Shunt-Widerstands	24
4.2.2	Signalverstärkung für den Mikrocontroller	24
4.3	Verlustanalyse	25
4.3.1	Statische Leitverluste der MOSFETs	26
4.3.2	Dynamische Schaltverluste der MOSFETs	27
4.3.3	Leitverluste der Freilaufdiode	28
4.3.4	Zusammenfassung und thermische Anforderungen	29
4.4	Gate-Treiber	30
4.5	Bootstrap-Schaltung	30
4.6	Auslegung des Zwischenkreises	32
4.6.1	Spannungsreserve und Kapazität	32
4.6.2	Kapazitive Entkopplung und Transientenbegrenzung	32
5	Thermische Auslegung	34
5.1	Wärmewiderstandsmodell	34
5.2	Bestimmung des thermischen Anforderungsprofils	35
5.3	Kritische Bewertung des Hardwareaufbaus	35
5.4	Zusammenfassung der thermischen Analyse	37
6	Aufbau und Messungen	38
6.1	Hardwareaufbau und iterative Prototypentwicklung	38
6.1.1	Proof of Concept (Steckbrett-Aufbau)	38
6.1.2	Leistungsprototyp (Lochraster-Aufbau)	39
6.2	Inbetriebnahme und Schutzfunktionen	40
6.3	Elektrische Charakterisierung	41
6.3.1	Transientes Schaltverhalten und Gate-Widerstand	41
6.3.2	Verifikation der Kommutierungszustände	42
6.4	Thermische Evaluation am Prototyp	43
6.4.1	Messaufbau und Leerlauf-Dauertest	43
6.4.2	Hochrechnung auf den Lastbetrieb	44
7	Fazit und Ausblick	46
	Literatur	xi

A	Anhang	xii
A.1	Berechnung der Verlustleistungen	xii
A.1.1	Leitverluste MOSFET (High-Side und Low-Side)	xii
A.1.2	Schaltverluste (High-Side)	xii
A.1.3	Leitverluste Freilaufdiode (Totzeitverluste)	xiii
A.2	Berechnung des Bootstrap-Kondensators	xiv
A.2.1	Festlegung der zu liefernden Gesamtladung	xiv
A.2.2	Gesamtkapazität und Bauteilauswahl	xv
A.3	Gesamtschaltplan	xvi
A.4	STM32-Quellcode (Auszug)	xix
A.5	Oszillogramme der Inbetriebnahme	xxiii
A.5.1	Transientes Schaltverhalten	xxiii
A.5.2	Zyklische Kommutierungszustände	xxiv
A.6	Arduino Software zur Temperaturerfassung	xxvi

Abbildungsverzeichnis

2.1	Querschnitt und prinzipieller Aufbau eines BLDC-Motors [1, Abb. 5b].	5
2.2	Einphasiges ESB des BLDC-Motors.	5
2.3	Verlauf der BEMF und der korrespondierenden Blockströme [1, Abb. 15]. . . .	6
2.4	Prinzipschaltbild einer B6-Brücke zur Ansteuerung des Motors.	7
2.5	Spannungs- und Stromverlauf in einer induktiv belasteten Halbbrücke.	10
2.6	Interne parasitäre Kapazitäten eines MOSFETs.	11
2.7	Einschaltvorgang eines MOSFETs in einer induktiv belasteten Halbbrücke. . .	12
2.8	Ausschaltvorgang eines MOSFETs in einer induktiv belasteten Halbbrücke. . .	13
2.9	Spannungs- und Stromverlauf in einer induktiv belasteten Halbbrücke.	14
3.1	Systemarchitektur und Signalfluss des Motorcontrollers.	18
3.2	Architektur der ISR mit Kommutierungslogik und Strombegrenzung.	19
4.1	Schaltplan der Strommessung mit Shunt, INA181 und RC-Tiefpass.	25
4.2	Temperaturabhängigkeit des maximalen Einschaltwiderstands. Digitalisierte Kennlinie nach [6, Diagramm 9].	27
4.3	Analytische Auswertung der Body-Dioden-Kennlinie. Digitalisierte Kennlinie nach [6, Diagramm 12].	28
4.4	Beschaltung des IR2104 mit der dimensionierten Bootstrap-Schaltung.	31
4.5	Hochfrequente Entkopplung der Logik- und Treiberspannungen.	33
5.1	Stationäres thermisches ESB eines gekühlten MOSFETs.	35
5.2	Technische Darstellung des Aluminium-Rippenkühlkörpers.	36
6.1	Steckbrett-Prototyp zur softwareseitigen Validierung des BLDC-Controllers. .	38
6.2	Der finale Leistungsprototyp auf Basis einer Lochrasterplatine.	40
6.3	Darstellung der steigenden Schaltflanke am LS-Gate.	41
6.4	Gegenüberstellung der drei Kommutierungszustände am LS-Gate.	42
6.5	Erwärmung des Kühlkörpers beim stationären Leerlaufstrom von 450 mA. . .	44
A.1	KiCad Schaltplan: Spannungsversorgung und Block-Übersicht	xvi
A.2	KiCad Schaltplan: STM32 NUCLEO und IR2104 Gate-Treiber	xvii
A.3	KiCad Schaltplan: B6-Inverterbrücke und INA181 Shunt-Messung	xviii

A.4	Schaltflanke des LS-Gates (Phase U) zur Validierung des Miller-Plateaus und des Gate-Widerstands. Zeitbasis: 0,5 μ s/div.	xxiii
A.5	Aktiver Sektor (PWM mit 20 kHz) mit Synchrongleichrichtung am LS-Gate. Zeitbasis: 10 μ s/div.	xxiv
A.6	Rückleiter-Betrieb mit statisch voll durchgesteuertem LS-Gate. Zeitbasis: 10 μ s/div.	xxiv
A.7	Floating-Betrieb mit hardwareseitig abgeschaltetem Gate. Zeitbasis: 10 μ s/div.	xxv

Tabellenverzeichnis

2.1	Zustandstabelle der Blockkommutierungslogik in Abhängigkeit der Hall-Sensoren	8
3.1	Zusammenfassung der elektrischen und thermischen Systemanforderungen. .	17
4.1	Datenblattparameter des ausgewählten Leistungs-MOSFETs [6]	23
4.2	Zusammenfassung der Verlustleistungen pro Halbbrücke	29
4.3	Parameter zur Dimensionierung des Bootstrap-Kondensators	31

Abkürzungsverzeichnis

Abkürzung	Bedeutung
ADC	Analog-to-Digital Converter (Analog-Digital-Wandler)
BEMF	Back Electromotive Force (Gegen-EMK / induzierte Gegenspannung)
BLDC	Brushless Direct Current (bürstenloser Gleichstrommotor)
CCR	Capture-Compare-Register
CPU	Central Processing Unit (Zentrale Recheneinheit)
EMV	Elektromagnetische Verträglichkeit
ESB	Ersatzschaltbild
ESL	Equivalent Series Inductance (Ersatzreiheninduktivität)
ESR	Equivalent Series Resistance (Ersatzreihenwiderstand)
EXTI	External Interrupt
FOC	Field-Oriented Control (Feldorientierte Regelung)
GPIO	General Purpose Input/Output
GND	Ground (Massepotenzial)
HAL	Hardware Abstraction Layer
ISR	Interrupt Service Routine
LS / HS	Low-Side / High-Side
LUT	Lookup Table
MCU	Microcontroller Unit
MOSFET	Metal-Oxide-Semiconductor Field-Effect Transistor
PCB	Printed Circuit Board (Leiterplatte)
PWM	Pulse Width Modulation (Pulsweitenmodulation)
RMS	Root Mean Square (Effektivwert)
SMD	Surface-Mounted Device (Oberflächenmontiertes Bauelement)
SNR	Signal-to-Noise Ratio (Signal-Rausch-Verhältnis)
SOA	Safe Operating Area
SVPWM	Space Vector Pulse Width Modulation (Raumzeigermodulation)

Symbolverzeichnis

Symbol Bedeutung

A	Fläche (z. B. Kühlkörperoberfläche)
C_{Boot}	Kapazität des Bootstrap-Kondensators
d	Tastverhältnis (Duty Cycle)
$e_{U,V,W}$	Induzierte Gegenspannung (BEMF) der jeweiligen Phase
f_{PWM}	Schaltfrequenz der Pulsweitenmodulation
G	Verstärkungsfaktor des Strommessverstärkers
I_{DC}	Gleichstrom im Zwischenkreis
I_{RMS}	Effektivwert des Phasenstroms
k_e	Spezifische BEMF-Konstante des Motors
L	Wicklungsinduktivität
Q_{G}	Total Gate Charge (Gesamt-Gateladung)
Q_{rr}	Sperrverzögerungsladung (Reverse Recovery)
Q_{sw}	Umschaltladung (Switching Charge)
R	Ohmscher Wicklungswiderstand
$R_{\text{DS(on)}}$	Einschaltwiderstand des MOSFETs
R_{G}	Gate-Vorwiderstand
r_{D}	Differentieller Widerstand der Diode
$R_{\text{th,CS}}$	Thermischer Widerstand Gehäuse zu Kühlkörper (Case-to-Sink)
$R_{\text{th,JC}}$	Thermischer Widerstand Sperrschicht zu Gehäuse (Junction-to-Case)
$R_{\text{th,SA}}$	Thermischer Widerstand Kühlkörper zu Umgebung (Sink-to-Ambient)
T_{A}	Umgebungstemperatur (Ambient)
T_{J}	Sperrschichttemperatur (Junction)
T_{S}	Kühlkörpertemperatur (Sink)
t_{dt}	Totzeit des Gate-Treibers (Deadtime)
V_{DC}	Zwischenkreis- bzw. Versorgungsspannung
v_{GS}	Gate-Source-Spannung
$v_{\text{GS,Mi}}$	Miller-Plateau-Spannung
$v_{\text{GS,th}}$	Schwellspannung (Threshold Voltage)

1 Einleitung

Die vorliegende Studienarbeit behandelt die methodische Entwicklung eines leistungselektronischen Motorcontrollers zur Ansteuerung eines bürstenlosen Gleichstrommotors (BLDC) im Niederspannungsbereich. Ziel ist die hardwareseitige Realisierung und Validierung einer dreiphasigen Leistungsendstufe für eine nominale Betriebsspannung von 36 V und einen Dauerstrom von bis zu 30 A. Im Mittelpunkt stehen dabei die Auswahl der Leistungshalbleiter, die Dimensionierung der Treiberstufen sowie die detaillierte Analyse elektrischer Verlustmechanismen und thermischer Randbedingungen. Da hohe Stromanstiege, schnelle Schaltvorgänge und dynamische Lastwechsel zu massiven elektrischen und thermischen Belastungen führen, erfordert die Entwicklung ein fundiertes Verständnis der maschinen- und leistungselektronischen Zusammenhänge. Neben der rein elektrischen Dimensionierung spielen parasitäre Effekte und die Wärmeabfuhr eine zentrale Rolle, um einen robusten und reproduzierbaren Prototyp zu realisieren, der unter realistischen Betriebsbedingungen zuverlässig arbeitet.

1.1 Motivation

Elektrische Antriebssysteme gewinnen sowohl im industriellen Umfeld als auch in mobilen Anwendungen zunehmend an Bedeutung, wobei sich bürstenlose Gleichstrommotoren durch ihre hohe Leistungsdichte, geringe Wartungsanforderungen und gute Regelbarkeit auszeichnen. Mit steigenden Leistungsanforderungen wachsen jedoch auch die Ansprüche an die zugehörige Leistungselektronik, da steile Schaltflanken und hohe Transienten zu elektromagnetischen Störungen und zusätzlichen Schalt- sowie Leitverlusten in den Halbleitern führen. Unzureichend dimensionierte Bauteile oder eine ungünstige Signalführung können hierbei schnell zu Instabilitäten, thermischer Überlastung oder im Extremfall zum Bauteilversagen führen. Zwar sind kommerzielle Motorcontroller am Markt breit verfügbar, diese bieten jedoch häufig nur eingeschränkte Transparenz hinsichtlich ihrer exakten Auslegung oder sind stark auf spezifische Nischenanwendungen optimiert. Eine eigenständige Entwicklung von Grund auf ermöglicht es stattdessen, die leistungselektronischen Zusammenhänge systematisch zu analysieren und alle relevanten Parameter, insbesondere im Hinblick auf hohe Anlaufströme und schnelle Lastwechsel, gezielt auf die vorgegebenen Betriebsbedingungen abzustimmen.

1.2 Zielsetzung

Das primäre Ziel dieser Arbeit ist die ganzheitliche Auslegung und prototypische Inbetriebnahme eines diskreten BLDC-Motorcontrollers. Der Fokus liegt auf dem Aufbau der Leistungselektronik unter Verwendung dedizierter N-Kanal-MOSFETs, robuster Halbbrückentreiber sowie eines 32-Bit-Mikrocontrollers zur Steuerungsebene. Dabei soll die dreiphasige B6-Brückentopologie hinsichtlich ihrer elektrischen Belastbarkeit, der auftretenden Verlustleistungen und der thermischen Stabilität tiefgehend analytisch dimensioniert werden. Im Rahmen der Entwicklung werden das Betriebsverhalten der Leistungshalbleiter bewertet und auf Basis der berechneten Leit- und Schaltverluste ein geeignetes Kühlkonzept erarbeitet. Ziel ist es, die theoretischen Auslegungen abschließend an einem funktionsfähigen Lochraster-Prototyp messtechnisch zu validieren, um das transiente Schaltverhalten sowie die thermische Erwärmung zu evaluieren und daraus konkrete Anforderungen für ein zukünftiges professionelles Leiterplattendesign abzuleiten.

1.3 Abgrenzung

Der wissenschaftliche Schwerpunkt dieser Studienarbeit liegt vollumfänglich auf der hardwareseitigen Auslegung und der thermischen Beherrschung des Motorcontrollers. Die Ansteuerung des BLDC-Motors erfolgt auf Basis einer robusten, sensorgestützten Blockkommutierung unter Verwendung von drei Hall-Sensoren. Auf algorithmisch komplexe Modulationsverfahren wie die Raumzeigermodulation oder eine feldorientierte Regelung wird bewusst verzichtet, da die Aufrechterhaltung der Systemstabilität der diskreten Hardware bei hochdynamischen Schaltvorgängen im Vordergrund steht. Softwareseitige Implementierungen und komplexe Regelkreise zur Drehmoment- oder Drehzahlregelung werden dementsprechend nur insoweit behandelt, wie sie für das grundlegende elektrotechnische Systemverständnis und die Implementierung von Schutzfunktionen (Fail-Safe) zwingend erforderlich sind. Der Fokus ruht stattdessen auf der leistungselektronischen Netzwerktopologie, der physikalischen Auslegung der Schaltelemente, der analytischen Verlustleistungsbilanzierung sowie der thermischen Konzeption.

1.4 Aufbau der Arbeit

Die vorliegende Arbeit gliedert sich in sechs aufeinander aufbauende Hauptkapitel. Nach der Einleitung werden in Kapitel 2 die theoretischen Grundlagen bürstenloser Gleichstrommotoren sowie das Prinzip der sensorgestützten Blockkommutierung erläutert. Kapitel 3 widmet sich der Systemarchitektur und beschreibt das Softwarekonzept des verwendeten

STM32-Mikrocontrollers, einschließlich der Phasenansteuerung und der implementierten Schutzmechanismen. In Kapitel 4 erfolgt die Kernarbeit der hardwareseitigen Dimensionierung. Hier werden der Zwischenkreis, die Gate-Treiber sowie die Leistungs-MOSFETs ausgelegt und einer detaillierten Verlustrechnung unterzogen. Auf Basis dieser Leistungsergebnisse wird in Kapitel 5 das thermische Management des Controllers erarbeitet und ein geeignetes aktives Kühlkonzept spezifiziert. Kapitel 6 dokumentiert den prototypischen Hardwareaufbau und evaluiert das System anhand von Oszilloskopmessungen des transienten Schaltverhaltens sowie durch thermische Dauertests im Leerlauf. Die Arbeit schließt in Kapitel 7 mit einem Fazit, welches die gewonnenen Erkenntnisse zusammenfasst und einen Ausblick auf die notwendige Überführung in ein optimiertes Leiterplattendesign gibt.

2 Theoretische Grundlagen

Dieses Kapitel legt das theoretische Fundament für die Dimensionierung des Motorcontrollers. Im Fokus stehen das elektromechanische Modell des BLDC-Motors, die sensorbasierte Kommutierung sowie die leistungselektronischen Verlust- und Temperaturmodelle, welche die hardwareseitigen Grenzen des Systems definieren. Die hier hergeleiteten Zusammenhänge bilden die Basis für die Bauteilauswahl in Kapitel 4.

2.1 Grundlagen des BLDC-Motors

Der BLDC-Motor stellt eine technologische Weiterentwicklung der konventionellen Gleichstrommaschine dar, bei der die mechanische Kommutierung durch eine elektronische Steuerung ersetzt wird. Im Gegensatz zu bürstenbehafteten Motoren, bei denen Kohlebürsten und ein Kollektor für die Stromwendung sorgen, erfolgt die Ansteuerung der Statorwicklungen hier in Abhängigkeit von der Rotorlage. Dies eliminiert den mechanischen Verschleiß und die Funkenbildung, was zu einer höheren Zuverlässigkeit, geringerem Wartungsaufwand und einer verbesserten thermischen Charakteristik führt, da die Verlustwärme primär im außenliegenden Stator entsteht und effektiv abgeführt werden kann [1, S. 9].

2.1.1 Aufbau und physikalisches Wirkprinzip

Der mechanische Aufbau gliedert sich primär in den feststehenden Stator und den rotierenden Rotor, wie der Querschnitt in Abbildung 2.1 schematisch veranschaulicht.

Stator

Der Stator besteht aus geschichteten Stahlblechen (Lamellen), um Wirbelstromverluste zu minimieren. In den Nuten des Stators sind die Wicklungen untergebracht, die meist in drei Phasen (U , V , W) angeordnet sind. Diese Wicklungen sind im Stern verschaltet, wobei der Sternpunkt im Motor isoliert ist und nicht nach außen herausgeführt wird.

Rotor

Der Rotor trägt die Permanentmagnete. Je nach Anordnung unterscheidet man zwischen Innenläufern, bei denen der Rotor innerhalb des Stators dreht, und Außenläufern. Die Anzahl der magnetischen Pole (N und S) variiert je nach Applikation, ist jedoch stets geradzahlig. Eine höhere Polpaarzahl führt bei gleicher elektrischer Frequenz zu einer geringeren mechanischen Drehzahl, erhöht jedoch gleichzeitig das verfügbare Drehmoment.

Das Drehmoment entsteht durch die Lorentzkraft, die auf die bestromten Leiter im Magnetfeld wirkt. Damit eine kontinuierliche Rotation gewährleistet ist, muss das magnetische Feld des Stators dem des Rotors stets um 90° vorauslaufen.




Abbildung 2.1: Querschnitt und prinzipieller Aufbau eines BLDC-Motors [1, Abb. 5b].

2.1.2 Elektrisches Ersatzmodell und BEMF

Für die steuerungstechnische Betrachtung und die Dimensionierung der Endstufe wird jede Phase des Motors durch ein elektrisches Ersatzschaltbild (ESB) modelliert (siehe Abbildung 2.2). Dieses besteht aus einer Reihenschaltung des ohmschen Wicklungswiderstands R , der Wicklungsinduktivität L und einer induzierten Spannungsquelle, der sogenannten Gegen-Elektromotorischen Kraft (Back Electromotive Force, BEMF).




Abbildung 2.2: Einphasiges ESB des BLDC-Motors.

Unter Anwendung des Maschensatzes ergibt sich die Spannungsgleichung für eine einzelne Phase (z. B. Phase U) gemäß Gleichung 2.1:

$$v_U(t) = R \cdot i_U(t) + L \cdot \frac{di_U(t)}{dt} + e_U(t) \quad (2.1)$$

Hierbei ist v_U die anliegende Klemmenspannung, i_U der Phasenstrom und e_U die induzierte Gegenspannung. Die motor-spezifischen Parameter definieren dabei maßgeblich das elektrische Verhalten: Der Wicklungswiderstand R determiniert die ohmschen Verluste, während die Induktivität L die Stromanstiegsgeschwindigkeit begrenzt und den hochfrequenten PWM-Ripple glättet. Die BEMF e_U begrenzt hingegen die erreichbare Maximaldrehzahl, da bei einem Erreichen der Versorgungsspannung kein Strom mehr in den Motor eingeprägt werden kann. Die BEMF entsteht durch die Rotation des magnetischen Rotorfeldes relativ zu den Statorwicklungen (Induktionsgesetz). In Anlehnung an [2] kann die Gegenspannung allgemein beschrieben werden durch:

$$e_U(t) = k_e \cdot \omega_m \cdot f(\theta_e) \quad (2.2)$$

Dabei ist k_e die spezifische BEMF-Konstante des Motors. Charakteristisch für BLDC-Motoren ist der trapezförmige Verlauf der Funktion $f(\theta_e)$, resultierend aus der Form des magnetischen Flusses im Luftspalt. Um ein konstantes Drehmoment zu erzeugen, sollte der Phasenstrom idealerweise als 120°-Block eingeprägt werden, sodass er exakt mit dem flachen Dach der trapezförmigen BEMF korrespondiert (vgl. Abbildung 2.3).




Abbildung 2.3: Verlauf der BEMF und der korrespondierenden Blockströme [1, Abb. 15].

2.2 Kommutierung und Ansteuerung

Damit der Motor ein kontinuierliches Drehmoment erzeugt, müssen die Statorwicklungen synchron zur aktuellen Rotorposition bestromt werden. Ziel der Kommutierung ist es, den Winkel zwischen dem Erregerfeld des Rotors und dem Statorfeld im Bereich von 90° elektrisch zu halten, da hierbei die maximale Lorentzkraft wirkt.

2.2.1 Brückentopologie und Bootstrap-Prinzip

Die leistungselektronische Umsetzung der Kommutierung erfolgt über eine dreiphasige Wechselrichterbrücke (B6-Brücke). Das Prinzipschaltbild ist in Abbildung 2.4 dargestellt. Die Schaltung besteht aus drei parallel am Gleichspannungszwischenkreis (V_{DC}) liegenden Halbbrücken, welche die Phasen an die Versorgungsspannung (High-Side) oder an das Bezugspotential (Low-Side) schalten können.




Abbildung 2.4: Prinzipschaltbild einer B6-Brücke zur Ansteuerung des Motors.

In der vorliegenden Niederspannungsanwendung werden aus Effizienzgründen ausschließlich N-Kanal-MOSFETs eingesetzt. Da der High-Side-Transistor zum vollständigen Durchsteuern jedoch eine Gate-Spannung oberhalb der Zwischenkreisspannung benötigt, wird eine Bootstrap-Schaltung implementiert. Ein Kondensator lädt sich dabei während der Leitphase des Low-Side-Schalters auf. Schaltet die Halbbrücke um, „schwimmt“ das Potential des Kondensators mit der Source-Spannung nach oben und stellt dem Treiber die notwendige Überspannung bereit [3, S. 1].

2.2.2 Sensorbasierte Blockkommutierung

Zur Erfassung der absoluten Rotorlage verfügt der Motor über drei im Stator integrierte Hall-Sensoren, welche räumlich um 120° elektrisch versetzt angeordnet sind. Dieser Versatz teilt eine elektrische Umdrehung in sechs eindeutig identifizierbare, 60° breite Sektoren.

Die hardwarenahe und robusteste Methode zur Ansteuerung ist die sogenannte Blockkommutierung (Six-Step-Commutation). Hierbei werden dem jeweiligen Hall-Zustand feste Schalt-

muster zugeordnet. Zu jedem Zeitpunkt sind exakt zwei Phasen aktiv bestromt, während die dritte Phase hochohmig verbleibt. Die Zustandslogik für das Invertersystem ist in Tabelle 2.1 zusammengefasst.

Tabelle 2.1: Zustandstabelle der Blockkommutierungslogik in Abhängigkeit der Hall-Sensoren

Hall-Sensoren			Phasenzustand			Sektor
H ₁	H ₂	H ₃	U	V	W	
1	0	1	V _{DC}	GND	NC	I
1	0	0	V _{DC}	NC	GND	II
1	1	0	NC	V _{DC}	GND	III
0	1	0	GND	V _{DC}	NC	IV
0	1	1	GND	NC	V _{DC}	V
0	0	1	NC	GND	V _{DC}	VI

In der hier verwendeten Blockkommutierung sind die Phasenströme nicht sinusförmig, sondern werden idealerweise als 120° breite Stromblöcke eingepreßt, die mit den flachen Dächern der trapezförmigen BEMF überlappen. Der Effektivwert I_{RMS} eines Stroms ist allgemein über eine elektrische Periode als quadratischer Mittelwert definiert und gilt unabhängig von der Stromform. Für einen idealen 120°-Blockstrom ergibt sich daraus $I_{\text{RMS}} = \sqrt{2/3}$. In dieser Arbeit wird der Nennstrom des Motors jedoch zunächst als äquivalenter sinusförmiger Phasenstrom angegeben und anschließend in einen zugehörigen Block-Spitzenstrom umgerechnet, der für die elektrische und thermische Auslegung maßgeblich ist. Um das erzeugte Drehmoment regeln zu können, werden die MOSFETs der aktiven Phasen mit einem pulsweitenmodulierten Signal (PWM) hochfrequent getaktet. Das sich ergebende Tastverhältnis d moduliert die anliegende effektive Phasenspannung gemäß der Relation $\bar{v}_{\text{ph}} = d \cdot V_{\text{DC}}$ und bestimmt somit den mittleren Motorstrom.

2.2.3 Begründung der Verfahrenswahl

In der modernen Antriebstechnik hat sich neben der Blockkommutierung die Raumzeigermodulation (SVPWM) als Standard etabliert. Dabei wird ein kontinuierlich rotierender Spannungsraumzeiger durch eine präzise Überlagerung aller drei Halbbrücken generiert. Theoretisch bietet die SVPWM eine um den Faktor $2 \cdot \sqrt{3}^{-1} \approx 1,15$ bessere Ausnutzung der Zwischenkreisspannung sowie eine Reduktion der Drehmomentwelligkeit wie in [4] beschrieben.

Für den im Rahmen dieser Arbeit konzipierten Motorcontroller wird jedoch bewusst auf eine SVPWM zugunsten der robusten Blockkommutierung verzichtet. Die Ursache liegt in den systembedingten Einschränkungen der Rotorlageerfassung. Die SVPWM erfordert zur exakten Vektorsynthese einen kontinuierlichen und hochaufgelösten Rotorwinkel. Da die vorhandenen

Hall-Sensoren jedoch lediglich eine diskrete Auflösung von 60° aufweisen, müsste der Winkel zwischen zwei Schaltflanken vom Mikrocontroller zeitbasiert interpoliert werden.

Während diese lineare Interpolation bei stationären Drehzahlen zufriedenstellend funktioniert, führt sie bei hochdynamischen Lastwechseln unweigerlich zu massiven Schätzfehlern. Die fehlerhaft interpolierte Rotorlage erzwingt das Anlegen falscher Raumzeigervektoren, was im Verlust der Synchronität oder sogar in der Zerstörung der Leistungsendstufe durch parasitäre Fehlströme resultieren kann. Da kein hochauflösender optischer oder magnetischer Encoder vorgesehen ist, stellt die strikt zustandsbasierte Blockkommutierung die deutlich betriebssicherere und technisch überlegene Lösung für dynamische Traktionsantriebe dar.

2.2.4 Vierquadrantenbetrieb und Rekuperation

Ein Traktionsantrieb muss neben dem motorischen Betrieb auch das aktive Bremsen beherrschen. Da der BLDC-Motor bei Rotation eine Spannung in den Statorwicklungen induziert, kann er kinetische Energie in elektrische Energie umwandeln. Da die induzierte Gegenspannung bei niedrigen Drehzahlen oft geringer ist als die Zwischenkreisspannung, wird die B6-Brücke in diesem Zustand leistungselektronisch als aktiver Aufwärtswandler betrieben. Durch geeignetes Takten der Low-Side-Transistoren wird magnetische Energie in den Motorinduktivitäten zwischengespeichert und anschließend auf das höhere Spannungsniveau des Zwischenkreises gepumpt. Qualitativ vertauschen sich beim Übergang vom motorischen in den generatorischen Betrieb lediglich die Rollen der taktenden und freilaufenden Schalter.

2.2.5 Prinzip der Phasenstromerfassung

Für einen sicheren Betrieb ist die Kenntnis des Phasenstroms unerlässlich. Bei hochdynamischen Lastwechseln oder einer mechanischen Blockade des Rotors verschwindet die induzierte Gegenspannung ($e_U \approx 0$). Gemäß der Spannungsgleichung 2.1 würde die anliegende Spannung in diesem Moment nur durch den sehr geringen ohmschen Wicklungswiderstand begrenzt werden, was physikalisch zu zerstörerischen Kurzschlussströmen führt. Um diesen Strom in einer B6-Brücke mit Blockkommutierung messtechnisch erfassen zu können, wird eine Single-Shunt-Topologie verwendet. Hierbei wird ein einzelner, niederohmiger Messwiderstand (Shunt) in den gemeinsamen Rückleiterpfad (GND) der drei Low-Side-Halbbrücken platziert. Da bei der Blockkommutierung stets exakt eine Phase den Hin- und eine Phase den Rückstrom führt, entspricht der im Gleichspannungszwischenkreis gemessene Stromwert betragsmäßig dem aktuell fließenden Phasenstrom.

2.3 Verlustmechanismen in Leistungshalbleitern

Ein idealer Halbleiter würde verlustfrei arbeiten und Zustandswechsel in unendlich kurzer Zeit vollziehen. Reale Transistoren und Dioden weisen jedoch parasitäre Eigenschaften auf, die unvermeidlich zu einer Verlustleistung führen. Diese elektrische Leistung wird in Wärmeenergie umgewandelt und muss über das thermische Management abgeführt werden, um eine Zerstörung des Bauteils zu verhindern. Die Gesamtverluste in einer leistungselektronischen Halbbrücke setzen sich primär aus Leit- und Schaltverlusten der Schalter sowie der zugehörigen Freilaufdioden zusammen. Sperrverluste (Leakage Losses), die durch Leckströme im blockierenden Zustand entstehen, liegen bei Niederspannungsanwendungen im Mikrowatt-Bereich und können für die thermische Dimensionierung vernachlässigt werden [5, S. 3].

2.3.1 Verluste im MOSFET

Die Verluste im MOSFET dominieren die thermische Belastung des Motorcontrollers. Abbildung 2.5 verdeutlicht den Unterschied zwischen dem idealen und dem realen Schaltverhalten am Beispiel einer induktiv belasteten Halbbrücke, wie sie im Motorinverter vorliegt.




Abbildung 2.5: Spannungs- und Stromverlauf in einer induktiv belasteten Halbbrücke.

Leitverluste

Im statisch eingeschalteten Zustand verhält sich der Drain-Source-Kanal des MOSFETs näherungsweise wie ein ohmscher Widerstand $R_{DS(on)}$. Die daraus resultierenden Leitverluste lassen sich in Abhängigkeit des Effektivstroms I_{RMS} berechnen:

$$P_{MOS,c} = I_{RMS}^2 \cdot R_{DS(on)}(T_J) \quad (2.3)$$

Kritisch für die Systemstabilität ist hierbei die Temperaturabhängigkeit. Der Kanalwiderstand steigt mit zunehmender Sperrschichttemperatur T_J signifikant an. Dies führt zu einem positiven

thermischen Rückkopplungseffekt, der bei der Auslegung zwingend berücksichtigt werden muss. Der entsprechende Wert für $R_{DS(on)}$ kann aus der Datenblattkennlinie des Herstellers bestimmt werden.

Schaltverluste

Da MOSFETs bauartbedingt nicht unendlich schnell umschalten können, treten beim Übergang zwischen dem leitenden und sperrenden Zustand Transienten auf. In diesen Phasen überlappen sich Spannung und Strom (vgl. Abb. 2.5 rechts), wodurch Momentanleistung in Wärme umgesetzt wird.

Für die Berechnung der Schaltverluste ist es dabei ausreichend, den Schaltvorgang näherungsweise linear zu betrachten, was zugleich eine konservative Worst-Case-Abschätzung darstellt [5, S. 6]. Der idealisierte Verlauf umfasst insbesondere den zeitlichen Anstieg der Gate-Spannung, die Stromübernahme durch den MOSFET sowie die Umladevorgänge der parasitären Kapazitäten und die Effekte der Diodenrückwärtserholung (Reverse Recovery). Maßgeblich für die Schaltdynamik sind die internen parasitären Kapazitäten des Halbleiters (siehe Abbildung 2.6). Von besonderer Bedeutung ist die Gate-Drain-Kapazität C_{GD} (Miller-Kapazität). Während des Schaltvorgangs führt das Umladen dieser Kapazität zum sogenannten Miller-Plateau, einem Zustand, in dem die Gate-Spannung konstant verharnt, bis die Drain-Source-Spannung vollständig kommutiert ist.




Abbildung 2.6: Interne parasitäre Kapazitäten eines MOSFETs.

Die Schaltverluste setzen sich maßgeblich aus der Summe der Einschalt- ($P_{MOS,on}$) und Ausschaltverluste ($P_{MOS,off}$) zusammen, die im Folgenden hergeleitet werden.

Einschaltvorgang ($P_{MOS,on}$)

Beim Einschalten wird der MOSFET durch die Treiberstufe von 0 V auf die Treiberspannung v_{dr} angesteuert. Zunächst steigt die Gate-Source-Spannung mit einer durch R_G und die Eingangskapazität C_{iss} bestimmten Zeitkonstante an, ohne dass sich der Laststrom ändert. Erst beim Erreichen der Schwellspannung $v_{GS,th}$ beginnt der Drainstrom anzusteigen und übernimmt

den Laststrom. Während dieser Stromanstiegsphase liegt weiterhin nahezu die volle Drain-Source-Spannung an, sodass eine Überlappung von Strom und Spannung entsteht. Zusätzlich muss beim Einschalten die Rückwärtserholung der Freilaufdiode berücksichtigt werden. Die im Halbleiter gespeicherten Ladungsträger führen zu einem zusätzlichen Stromanteil (Reverse-Recovery-Strom), der vom MOSFET aufgenommen werden muss und die Einschaltverluste erhöht [5, S. 6]. Die entsprechenden Werte können wiederum aus dem Datenblatt des MOSFETs bestimmt werden. Der Einschaltvorgang ist in Abbildung 2.7 dargestellt.




Abbildung 2.7: Einschaltvorgang eines MOSFETs in einer induktiv belasteten Halbbrücke.

Der v_{GS} -Verlauf zwischen $t_2 \leq t \leq t_3$ wird als Millerplateau bezeichnet. Aus dem Datenblatt lässt sich anhand von $v_{GS,th}$ und der Miller-Spannung $v_{GS,Mi}$ die benötigte Umschaltladung Q_{sw} ablesen. Diese charakterisiert das für die verlustbehaftete Strom-Spannungs-Überlappung relevante Zeitintervall $t_1 \leq t \leq t_3$. Der sich in dieser Phase einstellende Gatestrom i_G lässt sich mittels der Maschenregel ermitteln:

$$i_G = \frac{v_{dr} - v_{GS,Mi}}{R_G} \quad (2.4)$$

Unter Anwendung des physikalischen Zusammenhangs von Ladung und Strom ($Q = I \cdot \Delta t$) kann die Dauer der relevanten Einschaltflanke ($t_3 - t_1$) berechnet werden. Durch Einsetzen von Gleichung 2.4 in diese Beziehung ergibt sich:

$$(t_3 - t_1) = \frac{Q_{sw} \cdot R_G}{v_{dr} - v_{GS,Mi}} \quad (2.5)$$

Mit Kenntnis dieses kritischen Zeitintervalls lässt sich die während eines einzelnen Einschaltvorgangs im MOSFET dissipierte Gesamtenergie berechnen:

$$E_{MOS,on} = \frac{1}{2} i_{L,0} \cdot v_i \cdot (t_3 - t_1) + E_{MOS,on,rr} \quad (2.6)$$

Der zusätzliche Energieanteil $E_{\text{MOS,on,rr}}$ resultiert aus der im pn-Übergang der gegenüberliegenden Freilaufdiode gespeicherten Sperrverzögerungsladung Q_{rr} . Da der Halbleiterschalter diesen transienten Strompuls bei nahezu voller Zwischenkreisspannung v_i aufnehmen muss, berechnet sich der entsprechende Verlustanteil im MOSFET gemäß [5, S. 10] zu:

$$E_{\text{MOS,on,rr}} = Q_{\text{rr}} \cdot v_i \quad (2.7)$$

Ausschaltvorgang ($P_{\text{MOS,off}}$)

Der Ausschaltvorgang verhält sich prinzipiell invers zum Einschaltvorgang. Abbildung 2.8 visualisiert den idealisierten zeitlichen Verlauf der maßgeblichen Größen.




Abbildung 2.8: Ausschaltvorgang eines MOSFETs in einer induktiv belasteten Halbbrücke.

Analog zum Einschaltvorgang bestimmt sich der Gatestrom während der Entladung der Miller-Kapazität. Bei einer treiberseitigen Abschaltschwellenspannung von $v_{\text{dr,off}}$ lautet die entsprechende Maschengleichung:

$$i_G = \frac{v_{\text{GS,Mi}} - v_{\text{dr,off}}}{R_G} \quad (2.8)$$

Mithilfe der Umschaltladung Q_{sw} lässt sich die Gleichung nach dem zeitlichen Ausräumintervall der Ladungsträger ($t_3 - t_1$) umstellen. Eingesetzt ergibt sich die Dauer der Schaltflanke zu:

$$(t_3 - t_1) = \frac{Q_{\text{sw}} \cdot R_G}{v_{\text{GS,Mi}} - v_{\text{dr,off}}} \quad (2.9)$$

Die während dieser Zeitspanne im MOSFET dissipierte Energie $E_{\text{MOS,off}}$ berechnet sich zu:

$$E_{\text{MOS,off}} = \frac{1}{2} i_{\text{L,δT}} \cdot v_i \cdot (t_3 - t_1) \quad (2.10)$$

Die dynamischen Umschaltverluste des Transistors hängen folglich maßgeblich von der gewählten Umschaltfrequenz f_{sw} ab. Die Gesamtschaltverlustleistung $P_{MOS,sw}$ resultiert aus den berechneten Schaltenergien $E_{MOS,on}$ und $E_{MOS,off}$:

$$P_{MOS,sw} = P_{MOS,on} + P_{MOS,off} = f_{sw} \cdot (E_{MOS,on} + E_{MOS,off}) \quad (2.11)$$

2.3.2 Verluste in der Freilaufdiode

In einer B6-Brückentopologie wird die Funktion der Freilaufdiode durch die intrinsische Body-Diode der MOSFETs übernommen (vgl. Abb. 2.4). Da der Strom in der Totzeit des Gate-Treibers über diese Diode fließen muss, trägt sie zur Erwärmung bei. Abbildung 2.9 stellt das Schaltverhalten einer idealen Diode dem einer realen Body-Diode in einer induktiv belasteten Halbbrücke gegenüber.




Abbildung 2.9: Spannungs- und Stromverlauf in einer induktiv belasteten Halbbrücke.

Durchlassverluste ($P_{D,c}$)

Während der Leitphase fällt an der Diode eine nichtlineare Durchlassspannung v_D ab. Die mittleren Leitverluste berechnen sich über das Integral der Momentanleistung:

$$P_{D,c} = \frac{1}{T} \int_0^T i_D(t) \cdot v_D(t) dt \quad (2.12)$$

Zur analytischen Berechnung wird die Diodenkennlinie durch eine Reihenschaltung aus einer Schwellenspannung $v_{D,0}$ und einem differentiellen Widerstand r_D approximiert (vgl. [5, Abb. 2]). Durch diese Annäherung lassen sich die resultierenden Verluste in einen spannungs- und einen widerstandsabhängigen Anteil (P_U und P_R) unterteilen. Mithilfe dieser Näherung ergibt sich:

$$P_{D,c} = P_U + P_R = v_{D,0} \bar{i}_D + r_D i_{D,RMS}^2 \quad (2.13)$$

Sperrverzögerungsverluste (Reverse Recovery)

Beim Übergang der Diode vom leitenden in den sperrenden Zustand (Abschalten) kann der Stromfluss nicht augenblicklich stoppen. Um die im pn-Übergang gespeicherte Ladung Q_{rr} abzubauen, fließt für kurze Zeit ein negativer Sperrverzögerungsstrom.

Da in diesem Moment die gegenüberliegende Halbbrücke bereits einschaltet und die volle Zwischenkreisspannung v_i anliegt, entsteht eine ausgeprägte Verlustleistungsspitze. Theoretisch berechnen sich diese Reverse-Recovery-Verluste (P_{rr}) der Diode näherungsweise zu:

$$P_{rr} = \frac{1}{2} v_i \cdot I_{RM} \cdot \frac{1}{2} \cdot t_{rr} \cdot f_{SW} \quad (2.14)$$

In der praktischen Anwendung von Niederspannungsumrichtern wird diese Gleichung jedoch selten angewandt. Obwohl die Ladung Q_{rr} maßgeblich von der Diode verursacht wird, dissipiert die resultierende Verlustleistung nahezu vollständig in Form der bereits erwähnten Einschaltenergie $E_{MOS,on,rr}$ im gegenüberliegenden, aktiven MOSFET. Die eigenen, internen Schaltverluste der Diode können daher für die thermische Dimensionierung vernachlässigt werden [5, S. 10]. Sperrverluste durch Leckströme sowie Vorwärtsverzögerungsverluste (Forward Recovery) sind in Niederspannungsanwendungen technisch irrelevant und fließen nicht in die weitere Auslegung ein.

3 Anforderungen und Systemkonzept

Dieses Kapitel definiert die technischen Spezifikationen und beschreibt das übergeordnete Systemkonzept des Motorcontrollers. Aus den Randbedingungen des Antriebsstrangs werden die elektrischen und thermischen Anforderungen abgeleitet. Diese bilden die verbindliche Grundlage für die in Kapitel 4 folgende Komponentenauswahl und Verlustleistungsberechnung. Abschließend werden die gewählte Hardwarearchitektur sowie das interruptbasierte Softwarekonzept vorgestellt.

3.1 Elektrische und thermische Anforderungen

Das Antriebssystem basiert auf zwei bürstenlosen Gleichstrommotoren mit einer mechanischen Nennleistung von jeweils 400 W. Die Energieversorgung erfolgt über einen Lithium-Ionen-Akkumulator (10S-Konfiguration) mit einer Nominalspannung von 36 V, einer Ladeschlussspannung von 42 V und einer Kapazität von 4,4 Ah. Aus diesen mechanischen und physikalischen Randbedingungen lassen sich die Anforderungen an die Leistungselektronik ableiten.

3.1.1 Spannungs- und Stromdimensionierung

Während des Betriebs können durch induktive Lastwechsel und parasitäre Leitungsinduktivitäten kurzzeitige Überspannungen auftreten. Ein weiterer relevanter Effekt ist der Spannungsanstieg im Zwischenkreis während generatorischer Betriebszustände (rekuperatives Bremsen). Um einen sicheren Betrieb im Vierquadrantenbetrieb zu gewährleisten, müssen alle leistungstragenden Komponenten (MOSFETs, Kondensatoren) für eine Spannungsfestigkeit von mindestens 60 V ausgelegt werden. Aus Gründen der Bauteilzuverlässigkeit wird eine Auslegungsreserve auf 80 V angestrebt. Bei einer Nennleistung von 400 W und 36 V ergibt sich im stationären Betrieb ein mittlerer Strom von etwa 11,1 A pro Motor. Um einen kraftvollen Anlauf aus dem Stillstand zu garantieren, wird die Endstufe für einen transienten, äquivalent sinusförmigen Phasen-Effektivstrom von $30 A_{\text{RMS}}$ dimensioniert, woraus für die verwendete Blockkommutierung konservativ ein zulässiger Block-Spitzenstrom von 42,4 A entspricht. Um das System vor den in Abschnitt 2.2.5 beschriebenen Überströmen zu schützen, ist eine hardwarenahe Strombegrenzung (Cycle-by-Cycle Current Limiting) zwingend erforderlich, welche

den Maximalstrom strikt auf diese 42,4 A limitiert und die Obergrenze für die Safe Operating Area (SOA) bildet.

3.1.2 Thermische Randbedingungen

Die thermische Dimensionierung stellt eine der größten Herausforderungen beim Entwurf kompakter Motorcontroller dar. Das System muss in der Lage sein, die bei 42,4 A entstehenden Halbleiterverluste zuverlässig abzuführen. Als Randbedingung wird ein passives Kühlkonzept (Aluminium-Kühlkörper ohne erzwungene Konvektion) bei einer maximalen Umgebungstemperatur von 40 °C definiert. Obwohl moderne Silizium-Leistungs-MOSFETs Sperrschichttemperaturen von bis zu 175 °C tolerieren, wird die maximale Arbeitstemperatur der Halbleiter (T_J) für die theoretischen Berechnungen konservativ auf 100 °C limitiert. Diese thermische Reserve begrenzt den temperaturbedingten Anstieg des Einschaltwiderstands $R_{DS(on)}$ und schwächt die positive thermische Rückkopplung, wodurch das Risiko eines thermischen Durchgehens (Thermal Runaway) ausgeschlossen wird.

3.1.3 Schaltfrequenz

Zur Vermeidung wahrnehmbarer akustischer Emissionen des Motors sowie zur Reduktion der Stromwelligkeit wird die PWM-Schaltfrequenz knapp oberhalb der menschlichen Hörschwelle auf 20 kHz festgelegt. Eine höhere Frequenz würde zwar den Stromripple in den Motorinduktivitäten weiter glätten, gleichzeitig aber die dynamischen Schaltverluste in der Endstufe massiv erhöhen. Zur besseren Übersicht sind alle abgeleiteten Systemanforderungen in Tabelle 3.1 zusammengefasst.

Tabelle 3.1: Zusammenfassung der elektrischen und thermischen Systemanforderungen.

Parameter	Symbol	Wert	Einheit
Nominale Akkumulatorspannung	$V_{bat,nom}$	36	V
Maximale Ladeschlussspannung	$V_{bat,max}$	42	V
Geforderte Spannungsfestigkeit	$V_{DS,max}$	≥ 60	V
Maximales aktives Stromlimit	$I_{Block,max}$	42,4	A)
PWM-Schaltfrequenz	f_{sw}	20	kHz
Logikpegel des Mikrocontrollers	V_{logic}	3,3	V
Max. zulässige Umgebungstemperatur	T_A	40	°C
Thermische Auslegungsgrenze	$T_{J,design}$	100	°C

3.2 Systemarchitektur und Signalfluss

Um die abgeleiteten Anforderungen umzusetzen, wird der Motorcontroller in eine modulare Hardwarearchitektur gegliedert. Das Gesamtsystem besteht aus drei funktionalen Hauptblöcken: der digitalen Steuerungseinheit, der analogen Treiberstufe und dem Leistungsteil mit integrierter Strommessung. Abbildung 3.1 veranschaulicht das Blockdiagramm sowie den Signalfluss des Motorcontrollers.




Abbildung 3.1: Systemarchitektur und Signalfluss des Motorcontrollers.

Die Steuerungsebene wird durch einen STM32-Mikrocontroller abgebildet. Die Firmware wertet die diskreten Signale der Hall-Sensoren aus und generiert die hochfrequenten PWM-Signale. Gleichzeitig überwacht der integrierte Analog-Digital-Wandler (ADC) den Spannungsabfall an einem Low-Side-Shunt, welcher über einen Operationsverstärker aufbereitet wird, um den Phasenstrom zu regeln. Der Gleichspannungszwischenkreis wird durch Elektrolytkondensatoren realisiert und puffert die hochfrequenten Rippleströme des Inverters, um den Akkumulator vor transienten Stromspitzen zu schützen.

3.3 Softwarearchitektur und Zustandsautomat

Während die Hardware die physikalischen Leistungsgrenzen definiert, bestimmt die Architektur der Firmware die dynamische Reaktionsfähigkeit des Antriebs. Zur echtzeitfähigen Umsetzung der Blockkommutierung und der Systemüberwachung ist die Steuerungssoftware als deterministischer, strikt ereignisgesteuerter Zustandsautomat ausgeführt. Der Fokus liegt dabei auf minimalen Latenzen, hoher zeitlicher Deterministik sowie einem definierten

Fail-Safe-Verhalten. Die Architektur gliedert sich primär in zwei parallel ablaufende, hochpriorisierte Hardware-Interrupts: die asynchrone Rotorlageerfassung (Position Control) und die synchrone Stromüberwachung (Current Control). Beide Routinen sind so ausgelegt, dass sie unabhängig voneinander arbeiten, jedoch über gemeinsam genutzte Zustandsgrößen implizit gekoppelt sind. Die Priorisierung der Interrupts stellt sicher, dass zeitkritische Kommutierungsvorgänge stets deterministisch ausgeführt werden, während die Strombegrenzung als überlagerte Schutzfunktion wirkt. Das funktionale Zusammenspiel dieser beiden Kernprozesse ist im Flussdiagramm in Abbildung 3.2 detailliert dargestellt und wird im Folgenden erläutert.




Abbildung 3.2: Architektur der ISR mit Kommutierungslogik und Strombegrenzung.

3.3.1 Ereignisgesteuerte Kommutierung

Die Erfassung der absoluten Rotorlage sowie die physikalische Umschaltung der Phasen erfolgen ausnahmslos innerhalb der Interrupt-Service-Routine (ISR) der externen Interrupts (Abbildung 3.2a). Die drei Hall-Sensoren sind an dedizierte GPIO-Pins angebunden, die bei jeder detektierten Signalfanke den Mikrocontroller unterbrechen. Dadurch ergibt sich eine strikt ereignisgetriebene Verarbeitung ohne zyklisches Polling, was die Reaktionszeit minimiert und die CPU-Last reduziert. Innerhalb dieser ISR werden die Signalzustände eingelesen und mittels bitweiser Kodierung zu einem Zustandsvektor zusammengefasst. Dieser Vektor korrespondiert

über eine zeiteffiziente Lookup Table (LUT) eindeutig mit dem aktuellen physikalischen Sektor des Motors. Die Verwendung einer LUT ermöglicht einen Zugriff in konstanter Zeit ohne zusätzliche Berechnungen und trägt somit wesentlich zur deterministischen Laufzeit der ISR bei. Unmittelbar im Anschluss aktualisiert die Software die Timer-Capture-Compare-Register (CCR), welche die hardwareseitige PWM-Ausgabe an die Gate-Treiber modulieren. Die gesamte ISR ist auf minimale Ausführungszeit optimiert und bewegt sich typischerweise im Mikrosekundenbereich, wodurch auch bei hohen Drehzahlen und entsprechend hoher Interruptfrequenz eine zuverlässige Kommutierung gewährleistet ist.

3.3.2 Nebenläufigkeit und Interrupt-Priorisierung

Da sowohl die Positions- als auch die Stromregelung interruptbasiert realisiert sind, ist das Verhalten bei konkurrierenden Ereignissen von zentraler Bedeutung. Die EXTI-Interrupts zur Kommutierung sind höher priorisiert als der ADC-Interrupt, um sicherzustellen, dass die korrekte Phasenumschaltung niemals durch die Stromüberwachung verzögert wird. Im Falle simultaner Interrupt-Ereignisse wird die laufende ADC-ISR durch die EXTI-ISR unterbrochen (Preemption). Durch diese Priorisierung wird garantiert, dass keine inkonsistenten Schaltzustände entstehen. Gemeinsame Variablen, insbesondere das PWM-Tastverhältnis, sind so ausgelegt, dass sie atomar aktualisiert werden oder nur in definierten Kontexten beschrieben werden, wodurch Race Conditions vermieden werden.

3.3.3 Sicherheitslogik und Notabschaltung

Wie im Kommutierungspfad ersichtlich, beinhaltet die Softwarearchitektur eine essenzielle Plausibilitätsprüfung. Sollte durch Störeinflüsse (EMV), Sensorfehler oder einen Kabelbruch ein physikalisch unmöglicher Hall-Zustand (wie 0b000 oder 0b111) auftreten, wird unmittelbar der Default-Case aktiviert. In diesem Notfall werden ausnahmslos alle Gate-Treiber deaktiviert (Emergency Stop), um gefährliche Brückenkurzschlüsse im Inverter zu verhindern. Der Fehlerzustand wird dabei persistent gehalten, sodass ein automatischer Wiederanlauf ausgeschlossen ist. Eine Wiederinbetriebnahme erfordert eine explizite Rücksetzung durch die übergeordnete Steuerlogik. Dieses Fail-Safe-Konzept stellt sicher, dass auch bei transienten Fehlern kein unkontrollierter Betrieb möglich ist.

3.3.4 Aktive Strombegrenzung und Rekuperation

Zusätzlich zur reinen Kommutierung regelt ein synchroner Steuerungspfad den Phasenstrom (vgl. Abbildung 3.2b). Um den thermischen Worst-Case abzusichern, ist im Mikrocontroller ein an den Analog Watchdog gekoppelter ADC-Interrupt konfiguriert. Dieser überwacht kontinuierlich den Spannungsabfall über einen Shunt-Widerstand und ermöglicht so eine

indirekte Strommessung. Übersteigt der gemessene Strom den Grenzwert von 42,4 A, erzwingt die Firmware in Echtzeit eine Reduktion des PWM-Tastverhältnisses. Dies führt zu einer unmittelbaren Verringerung der angelegten Phasenspannung und somit zu einer Begrenzung des Stromanstiegs. Das System verhält sich dabei wie ein nichtlinearer Stromregler, der den Phasenstrom dynamisch am Grenzwert stabilisiert. Diese Systemarchitektur bildet gleichzeitig die Grundlage für die Rekuperation. Wird ein negatives Drehmoment gefordert, invertiert die Hauptschleife das Kommutierungsmuster. Der Motor arbeitet in diesem Betriebszustand als Generator, wobei die mechanische Energie in elektrische Energie umgewandelt und in den Zwischenkreis zurückgespeist wird. Der Inverter verhält sich dabei funktional wie ein Boost-Converter, da die induzierte Gegenspannung des Motors über die Schaltzustände angehoben und dem Versorgungssystem zugeführt wird. Die Strombegrenzung bleibt auch im Rekuperationsbetrieb aktiv und stellt sicher, dass der Rückspeisestrom das definierte Hardware-Limit nicht überschreitet. Dadurch wird sowohl die Leistungselektronik als auch die Energiequelle vor Überlast geschützt.

4 Entwurf der Leistungselektronik

Basierend auf den in Kapitel 3 definierten Systemanforderungen erfolgt in diesem Kapitel die konkrete Dimensionierung der leistungselektronischen Komponenten. Der Fokus liegt dabei auf der Auswahl der Leistungshalbleiter, der Berechnung der zugehörigen Verlustleistungen sowie der Auslegung der Treiber- und Zwischenkreisstrukturen. Der vollständige Schaltplan des Gesamtsystems, aus dem die nachfolgend diskutierten Teilschaltungen entnommen sind, ist zur detaillierten Übersicht in Anhang A.3 dokumentiert.

4.1 Auswahl der Leistungshalbleiter

Die Auswahl der Leistungshalbleiter stellt einen zentralen Entwurfsschritt im Motorcontroller dar, da diese Bauelemente den Wirkungsgrad, das Schaltverhalten sowie die thermische Zuverlässigkeit des Gesamtsystems maßgeblich bestimmen. Für die Realisierung der dreiphasigen B6-Brückentopologie wurde der N-Kanal-Leistungs-MOSFET IPP034N08N5 aus der OptiMOS™-5-Serie von Infineon Technologies ausgewählt [6]. Die nachfolgend diskutierten elektrischen und thermischen Kennwerte basieren auf den im Datenblatt spezifizierten Parametern. Ein wesentliches Auswahlkriterium ist die Spannungsfestigkeit des Transistors. Bei einer maximalen Ladeschlussspannung des verwendeten Akkumulators von 42 V muss der MOSFET sowohl diese Gleichspannung sicher sperren als auch transiente Überspannungen tolerieren, die infolge schneller Schaltvorgänge an den induktiven Motorwicklungen sowie durch parasitäre Streuinduktivitäten entstehen. Der gewählte MOSFET besitzt eine spezifizierte Drain-Source-Durchbruchspannung von $V_{DS} = 80 \text{ V}$. Gegenüber der maximalen Zwischenkreisspannung ergibt sich somit eine großzügige Sicherheitsreserve. Neben der Spannungsfestigkeit stellt die Stromtragfähigkeit ein weiteres kritisches Kriterium dar. Der Motorcontroller ist für einen äquivalent sinusförmigen Phasenstrom von $30 \text{ A}_{\text{RMS}}$ ausgelegt. Der ausgewählte MOSFET ist für einen maximalen kontinuierlichen Drainstrom von $I_D = 120 \text{ A}$ (bei einer Gehäusetemperatur von $T_C = 25^\circ\text{C}$) spezifiziert und erlaubt Pulsströme bis zu 480 A. Damit liegt der anvisierte Worst-Case-Betriebspunkt thermisch und elektrisch sicher innerhalb der Betriebsgrenzen (SOA) des Bauelements. Zur Minimierung der statischen Leitverluste ist ein möglichst geringer Durchlasswiderstand erforderlich. Der IPP034N08N5 weist bei einer Gate-Source-Spannung von $V_{GS} = 10 \text{ V}$ einen maximalen Einschaltwiderstand von $R_{DS(\text{on}),\text{max}} = 3,4 \text{ m}\Omega$ auf. Dieser

niedrige ohmsche Widerstand reduziert die im Silizium dissipierte Verlustleistung signifikant. Für den dynamischen Betrieb mit einer PWM-Schaltfrequenz von $f_{\text{sw}} = 20 \text{ kHz}$ sind zusätzlich die parasitären Kapazitäten relevant. Eine Reduktion des $R_{\text{DS(on)}}$ geht physikalisch bedingt häufig mit einer Vergrößerung der Chipfläche und folglich mit erhöhten Kapazitäten einher. Der gewählte MOSFET bietet hier ein sehr günstiges Verhältnis. Die typische Gesamtgateladung beträgt $Q_{\text{G}} = 69 \text{ nC}$ (max. 87 nC), und die für die Schaltverluste maßgebliche Umschaltladung liegt bei lediglich $Q_{\text{sw}} = 26 \text{ nC}$. Dies ermöglicht eine schnelle Umladung durch den Gate-Treiber. Ein weiterer relevanter Parameter für die Brückentopologie ist die Reverse-Recovery-Ladung der integrierten Body-Diode, welche beim Umschalten der Halbbrücke abgebaut werden muss. Diese ist mit $Q_{\text{rr}} = 166 \text{ nC}$ (typisch) bzw. 332 nC (maximal) spezifiziert. Hinsichtlich der mechanischen Integration wird der MOSFET im standardisierten TO-220-3-Gehäuse eingesetzt. Dieses verfügt über eine metallische Kühlfahne mit einem geringen thermischen Übergangswiderstand von maximal $R_{\text{th,JC}} = 0,9 \text{ K/W}$ zwischen Sperrschicht (Junction) und Gehäuse (Case). Die maximal zulässige Sperrschichttemperatur beträgt $T_{\text{J,max}} = 175^\circ\text{C}$. Da die Kühlfahne des Gehäuses elektrisch mit dem Drain-Anschluss verbunden ist, im Inverterbetrieb jedoch unterschiedliche Drain-Potenziale auftreten, muss eine elektrische Isolation der Bauelemente gegenüber einem gemeinsamen Kühlkörper durch wärmeleitfähige Silikonpads sichergestellt werden. Tabelle 4.1 fasst die wesentlichen Datenblattparameter zusammen.

Tabelle 4.1: Datenblattparameter des ausgewählten Leistungs-MOSFETs [6]

Parameter	Symbol	Wert	Einheit
Drain-Source-Durchbruchspannung	V_{DS}	80	V
Maximaler Dauerstrom ($T_{\text{C}} = 25^\circ\text{C}$)	I_{D}	120	A
Maximaler Einschaltwiderstand ($V_{\text{GS}} = 10 \text{ V}$)	$R_{\text{DS(on),max}}$	3,4	m Ω
Typische Umschaltladung	Q_{sw}	26	nC
Maximale Gesamtgateladung	$Q_{\text{G,max}}$	87	nC
Maximale Reverse-Recovery-Ladung	$Q_{\text{rr,max}}$	332	nC
Thermischer Widerstand (Junction-to-Case)	$R_{\text{th,JC,max}}$	0,9	K/W
Maximale Sperrschichttemperatur	$T_{\text{J,max}}$	175	$^\circ\text{C}$

4.2 Phasenstromerfassung und Signalaufbereitung

Wie in den theoretischen Grundlagen (vgl. Kapitel 2.2.5) hergeleitet, ist für die Implementierung einer aktiven Strombegrenzung eine hochauflösende Erfassung des Stroms erforderlich. Diese Messung wird topologisch als Low-Side-Single-Shunt-Messung ausgeführt. Hierbei wird ein niederohmiger Messwiderstand zwischen die zusammengeführten Source-Anschlüsse der drei Low-Side-MOSFETs und das Massepotenzial (GND) geschaltet.

4.2.1 Dimensionierung des Shunt-Widerstands

Die Dimensionierung des Shunts erfordert einen Kompromiss. Ein hoher Widerstandswert maximiert das zu messende Spannungssignal und verbessert das Signal-Rausch-Verhältnis (SNR), führt jedoch quadratisch zu höheren ohmschen Verlustleistungen ($P = I^2 \cdot R$), die abgeführt werden müssen. Für den vorliegenden Motorcontroller wurde der WSLP25121L000FEA von Vishay [7] verwendet. Dieser besitzt einen Widerstandswert von $R_{\text{shunt}} = 1 \text{ m}\Omega$ bei einer Toleranz von 1 %. Die WSLP-Serie zeichnet sich durch eine sehr geringe Induktivität und einen niedrigen Temperaturkoeffizienten aus, was parasitäre Spannungsspitzen bei den steilen PWM-Schaltflanken minimiert. Bei dem definierten Worst-Case-Blockstrom von $I_{\text{Block}} = 42,4 \text{ A}$ fällt über dem Widerstand eine proportionale Messspannung ab:

$$V_{\text{shunt}} = I_{\text{Block}} \cdot R_{\text{shunt}} = 42,4 \text{ A} \cdot 0,001 \Omega = 42,4 \text{ mV} \quad (4.1)$$

Die dabei im Bauteil dissipierte Verlustleistung berechnet sich zu:

$$P_{\text{shunt}} = I_{\text{Block}}^2 \cdot R_{\text{shunt}} = (42,4 \text{ A})^2 \cdot 0,001 \Omega \approx 1,80 \text{ W} \quad (4.2)$$

Da der ausgewählte Widerstand in der Bauform 2512 für eine maximale Dauerleistung von 3,0 W spezifiziert ist, wird das thermische Derating auch im Volllastbetrieb zuverlässig eingehalten [7].

4.2.2 Signalverstärkung für den Mikrocontroller

Die anliegende Messspannung von maximal 42,4 mV ist zu gering, um vom Analog-Digital-Wandler (ADC) des STM32-Mikrocontrollers mit ausreichender Auflösung quantisiert zu werden. Eine Vorverstärkung des Signals ist daher zwingend erforderlich. Zur Umsetzung wird der dedizierte Current-Sense-Amplifier INA181A2IDBVR von Texas Instruments eingesetzt [8]. Im Gegensatz zu standardmäßigen Operationsverstärkern verfügt diese Baureihe über ein werkseitig integriertes und hochpräzise gelasertes Widerstandsnetzwerk, welches eine exakte Verstärkung garantiert und externe Bauteiltoleranzen eliminiert. Die verwendete Variante besitzt einen festen Verstärkungsfaktor von $G = 50 \text{ V/V}$. Die aufbereitete Ausgangsspannung V_{ADC} , welche direkt an den Mikrocontroller geführt wird, ergibt sich zu:

$$V_{\text{ADC}} = V_{\text{shunt}} \cdot G = 42,4 \text{ mV} \cdot 50 = 2,12 \text{ V} \quad (4.3)$$

Der STM32-Mikrocontroller arbeitet mit einer Logik- und Referenzspannung von 3,3 V. Die maximale Messspannung von 2,12 V liegt somit im optimalen linearen Erfassungsbereich des 12-Bit-ADCs. Es verbleibt eine dynamische Messreserve von rund 1,18 V, wodurch auch transi-

ente Stromspitzen (bis ca. 66 A) sicher detektiert werden können, bevor Schutzmechanismen eingreifen und das Tastverhältnis reduzieren. Zur zusätzlichen Signalaufbereitung ist am Ausgang des Verstärkers ein RC-Tiefpass mit $R = 1\text{ k}\Omega$ und $C = 10\text{ nF}$ vorgesehen. Dieser dient der Unterdrückung hochfrequenter Störanteile, insbesondere von Schaltflanken des Leistungsteils, und verhindert gleichzeitig Aliasing-Effekte im ADC. Der vollständige Signalpfad von der Strommessung über den Shunt bis hin zur ADC ist in Abbildung 4.1 dargestellt. Dies ermöglicht der Software eine hochauflösende Auswertung des Motorstroms, welche die zwingende Voraussetzung für das in Kapitel 4.3 vorausgesetzte Cycle-by-Cycle Current Limiting bildet.




Abbildung 4.1: Schaltplan der Strommessung mit Shunt, INA181 und RC-Tiefpass.

4.3 Verlustanalyse

Die Dimensionierung des thermischen Managements erfordert eine präzise Quantifizierung der Halbleiterverluste. Die nachfolgenden Berechnungen basieren auf dem geforderten Phasen- Effektivstrom von $I_{\text{phase,RMS}} = 30\text{ A}$. Die Zwischenkreisspannung wird mit $v_i = 42\text{ V}$ angesetzt, die Schaltfrequenz beträgt $f_{\text{sw}} = 20\text{ kHz}$. Wie in der Systemarchitektur (vgl. Kapitel 3.1) definiert, greift bei höheren transienten Strömen die aktive Cycle-by-Cycle-Strombegrenzung ein. Eine thermische Überdimensionierung für theoretische Kurzschluss- oder Blockierfälle ist daher nicht erforderlich, da der gemessene Motorstrom von der Firmware exakt auf diese 42,4 A limitiert wird. Da diese Begrenzung symmetrisch für den motorischen und den rekupe- rativen Betrieb gilt, stellt dieser Arbeitspunkt den globalen thermischen Worst-Case für das Gesamtsystem dar. Die analytische Herleitung folgt einem strukturierten Vorgehen. Zunächst wird die physikalische Stromaufteilung in der Topologie analysiert, woraufhin die in Kapitel 2 definierten Verlustmodelle mit den Spezifikationen der ausgewählten Bauteile verknüpft werden. Alle ausführlichen mathematischen Zwischenschritte sind in Anhang A.1 hinterlegt.

4.3.1 Statische Leitverluste der MOSFETs

Bei der sensorbasierten Blockkommutierung durchläuft jede Motorphase pro elektrischer 360°-Periode kontinuierlich drei Zustände: Sie leitet für 120° einen positiven Strom, ist für 120° hochohmig und dient für weitere 120° als Rückleiter für den negativen Strom. In der vorliegenden Brückentopologie wird der Freilaufstrom während der PWM-Ausschaltphasen jedoch nicht passiv der verlustbehafteten Body-Diode überlassen. Der gewählte Gate-Treiber IR2104 verfügt über eine komplementäre Ansteuerlogik. Wird der High-Side-MOSFET (HS) in der PWM-Logik abgeschaltet, steuert der Treiber nach einer kurzen Totzeit automatisch den korrespondierenden Low-Side-MOSFET (LS) durch. Diese aktive Synchrongleichrichtung führt zusammen mit der Blockkommutierung zu stark asymmetrischen Belastungsprofilen der Transistoren. Im positiven 120°-Sektor taktet der HS-MOSFET mit dem Tastverhältnis d und treibt die Energie in den Motor, während der komplementäre LS-MOSFET in der Ausschaltphase für die Zeit $(1 - d)$ den Freilaufstrom übernimmt. Im negativen 120°-Sektor ist der HS-MOSFET hingegen permanent gesperrt, während der LS-MOSFET statisch zu 100 % durchgeschaltet bleibt und den vollen Blockstrom als Rückleiter führt. Daraus lassen sich die effektiven Quadratströme für den Dauerbetrieb ableiten:

$$I_{\text{HS,RMS}}^2 = I_{\text{Block}}^2 \cdot \frac{1}{3} \cdot d \quad (4.4)$$

$$I_{\text{LS,RMS}}^2 = I_{\text{Block}}^2 \cdot \frac{1}{3} \cdot (1 - d) + I_{\text{Block}}^2 \cdot \frac{1}{3} \cdot 1 = I_{\text{Block}}^2 \cdot \frac{1}{3} \cdot (2 - d) \quad (4.5)$$

Es wird ersichtlich, dass der LS-MOSFET thermisch deutlich stärker belastet wird als der HS-MOSFET, da er sowohl Rückleiter- als auch Freilauffunktionen übernimmt. Dies gilt insbesondere bei minimalen Tastverhältnissen unter Hochlast, beispielsweise bei einem schweren Motoranlauf. Zur Bestimmung der Verlustleistung gemäß Gleichung 2.3 muss der temperaturabhängige Einschaltwiderstand $R_{\text{DS(on)}}$ ermittelt werden. Für eine konservative Auslegung wird eine Worst-Case-Sperrschichttemperatur von $T_{\text{J,design}} = 100^\circ\text{C}$ angenommen. Da der Gate-Treiber eine Steuerspannung von $v_{\text{dr}} = 12\text{ V}$ bereitstellt, operieren die Transistoren sicher im tiefen Sättigungsbereich. Zur Ermittlung des exakten Widerstandswertes wurde die Datenblattkennlinie grafisch ausgewertet. Wie in Abbildung 4.2 ersichtlich, beläuft sich der Widerstand bei der Zieltemperatur auf $R_{\text{DS(on)}}(100^\circ\text{C}) \approx 4,8\text{ m}\Omega$. Werden diese Werte in die entsprechende Verlustgleichung (vgl. Kapitel 2.3.1) eingesetzt, ergibt sich für den HS-MOSFET bei maximaler Aussteuerung ($d = 1$) eine statische Verlustleistung von $P_{\text{HS,c}} \approx 2,88\text{ W}$. Der thermische Worst-Case des LS-MOSFETs tritt hingegen bei geringer Aussteuerung ($d = 0$) und gleichzeitigem Anlauf-Blockstrom auf, was zu einer Verlustleistung von $P_{\text{LS,c}} \approx 5,75\text{ W}$ führt. Diese Analyse belegt analytisch, dass das thermische Design zwingend auf die signifikant höhere Abwärme der LS-MOSFETs dimensioniert werden muss.




Abbildung 4.2: Temperaturabhängigkeit des maximalen Einschaltwiderstands. Digitalisierte Kennlinie nach [6, Diagramm 9].

4.3.2 Dynamische Schaltverluste der MOSFETs

Infolge der implementierten Kommutierungslogik entstehen signifikante Umschaltverluste ausschließlich im HS-MOSFET. Der LS-MOSFET schaltet den Phasenstrom lediglich mit der sehr niedrigen elektrischen Grundfrequenz des Motors, weshalb seine dynamischen Verluste energetisch zu vernachlässigen sind. Der HS-MOSFET taktet hingegen mit der PWM-Frequenz von $f_{sw} = 20\text{ kHz}$, dies jedoch periodisch nur während seines aktiven 120° -Sektors. Im zeitlichen Mittel fallen folglich effektiv $1/3 \cdot f_{sw}$ harte Schaltvorgänge an. Die Berechnung der Schaltverluste erfolgt über das in den theoretischen Grundlagen hergeleitete ladungsbasierte Modell. Die Parameter zur Ermittlung der Schaltzeiten können dem Datenblatt [6] entnommen werden. Die Millerspannung beträgt $v_{GS,Mi} = 5,0\text{ V}$ und die für die Schaltflanke maßgebliche Umschaltladung liegt bei $Q_{sw} = 26\text{ nC}$. Bei einer Treiberspannung von $v_{dr} = 12\text{ V}$ und einem gewählten Gate-Vorwiderstand von $R_G = 10\text{ }\Omega$ resultieren aus den Gleichungen 2.6 und 2.10 eine reine Einschaltenergie des MOSFETs von $E_{MOS,on} \approx 33,1\text{ }\mu\text{J}$ sowie eine Ausschaltenergie von $E_{MOS,off} \approx 46,3\text{ }\mu\text{J}$. Zusätzlich muss die Sperrverzögerungsladung der gegenüberliegenden Body-Diode berücksichtigt werden. Die in der LS-Diode gespeicherte Ladung verursacht beim Einschalten der Halbbrücke einen transienten Strompuls, der physikalisch im aktiven HS-MOSFET dissipiert wird. Mit der maximalen Reverse-Recovery-Ladung von $Q_{rr,max} = 332\text{ nC}$ addiert sich gemäß Gleichung 2.7 eine zusätzliche Einschaltenergie von $E_{on,rr} \approx 13,9\text{ }\mu\text{J}$. Die gesamte transiente Einschaltenergie summiert sich somit auf $E_{on,total} \approx 47,0\text{ }\mu\text{J}$. Die gemittelten dynamischen Schaltverluste pro HS-MOSFET berechnen sich folglich zu:

$$P_{MOS,sw} = (E_{on,total} + E_{MOS,off}) \cdot f_{sw} \cdot \frac{1}{3} \approx 0,62\text{ W} \quad (4.6)$$

Es ist anzumerken, dass die eigenen, internen Abschaltverluste der Diode (P_{rr}), die häufig auf $1/4 \cdot Q_{rr} \cdot v_i \cdot f_{sw}$ geschätzt werden [5, S. 10], in dieser Auslegung im zeitlichen Mittel bei lediglich rund 23 mW liegen. Verglichen mit den Leitverlusten fällt dieser Wert nicht ins Gewicht und wird in der thermischen Dimensionierung vernachlässigt.

4.3.3 Leitverluste der Freilaufdiode

Dank der hardwareseitigen Synchrongleichrichtung übernimmt der niederohmige Kanal des LS-MOSFETs nahezu den gesamten Freilaufstrom. Die intrinsische Body-Diode wird ausschließlich während der vom Gate-Treiber zwingend vorgegebenen Totzeit t_{dt} leitend. Dieser Mechanismus ist essenziell, um einen gleichzeitigen Leitzustand beider Transistoren und damit einen Brückenkurzschluss (Shoot-Through) zu verhindern. Der Treiber IR2104 spezifiziert eine interne Totzeit von $t_{dt} = 520$ ns. Da dieser transiente Dioden-Stromfluss bei jedem PWM-Umschaltvorgang auftritt, durchläuft die Diode exakt zwei Totzeit-Intervalle pro PWM-Periode. Das effektive Tastverhältnis d_D der Diode beträgt folglich lediglich $d_D \approx 0,0208$. Da der Strom zudem nur im aktiven 120° -Sektor fließt, reduzieren sich der arithmetische Mittelwert auf $\bar{i}_D \approx 0,294$ A und der quadratische Effektivstrom auf $i_{D,RMS}^2 \approx 12,47$ A². Zur Bestimmung der in Gleichung 2.13 definierten Verlustleistung müssen die linearisierten Diodenparameter $v_{D,0}$ und r_D hergeleitet werden. Da die Durchlassspannung einen negativen Temperaturkoeffizienten aufweist, wird die Datenblattkennlinie zur Worst-Case-Betrachtung bei 175°C grafisch ausgewertet. Um den realen Arbeitsbereich abzubilden, wird eine Sekante durch die typische Knickspannung ($v_{D,0} = 0,58$ V) und den Nenn-Arbeitspunkt des Blockstroms (42,4 A bei $v_D \approx 0,92$ V) gelegt.




Abbildung 4.3: Analytische Auswertung der Body-Dioden-Kennlinie. Digitalisierte Kennlinie nach [6, Diagramm 12].

Die grafische Herleitung in Abbildung 4.3 liefert über das Steigungsdreieck einen differentiellen Widerstand von $r_D \approx 8,0 \text{ m}\Omega$. Werden diese Kennwerte eingesetzt, berechnen sich die statischen Durchlassverluste der Body-Diode $P_{D,c}$ pro Halbbrücke zu:

$$P_{D,c} = v_{D,0} \cdot \bar{i}_D + r_D \cdot i_{D,RMS}^2 = 0,58 \text{ V} \cdot 0,294 \text{ A} + 0,008 \Omega \cdot 12,47 \text{ A}^2 \approx 0,27 \text{ W} \quad (4.7)$$

Dieses Ergebnis zeigt, dass die Synchrongleichrichtung die thermische Belastung erheblich reduziert. Die Verluste der Body-Diode fallen auf lediglich ca. 0,27 W und haben daher nur einen geringen Einfluss auf die thermische Auslegung.

4.3.4 Zusammenfassung und thermische Anforderungen

Wie in Abschnitt 4.2 dargelegt, basiert die gesamte thermische Auslegung auf einem abgeregelten, maximalen Phasenstrom von 42,4 A. Um dieses Limit in der Praxis zu garantieren, ist die dort beschriebene Signalaufbereitung in Kombination mit einem softwareseitigen Cycle-by-Cycle Current Limiting zwingend erforderlich. Diese aktive Regelung schützt die MOSFETs vor thermischer Zerstörung, indem sie das Tastverhältnis rechtzeitig reduziert. Tabelle 4.2 fasst die unter diesen Worst-Case-Bedingungen ermittelten Verlustleistungen für eine einzelne Halbbrücke zusammen.

Tabelle 4.2: Zusammenfassung der Verlustleistungen pro Halbbrücke

Verlustart	Komponente	Leistung [W]
Statische Leitverluste	HS MOSFET ($P_{HS,c}$)	2,88
Dynamische Schaltverluste	HS MOSFET ($P_{MOS,sw}$)	0,62
Statische Leitverluste	LS MOSFET ($P_{LS,c}$)	5,75
Totzeit-Leitverluste	LS Body-Diode ($P_{D,c}$)	0,27
Gesamtverlustleistung	Pro Halbbrücke ($P_{HB,total}$)	9,52

Da der Motorcontroller aus drei identisch belasteten Halbbrücken besteht, resultiert bei anhaltender Vollast (z. B. Schweranlauf oder Dauerblockade) eine kumulierte transiente Gesamtabwärme von annähernd 28,56 W. Die Abführung einer derart hohen Verlustleistung auf einer stark begrenzten Leiterplattenfläche stellt höchste physikalische Anforderungen an das Hardware-Design. Eine rein passive Entwärmung über Kupferflächen der Platine reicht hierbei nicht mehr aus. Diese physikalischen Grenzen motivieren die in Kapitel 5 folgende Dimensionierung eines dedizierten Kühlkörpers, welcher die Wärme zuverlässig aus dem kompakten System abführt.

4.4 Gate-Treiber

Zur Ansteuerung der N-Kanal-MOSFETs in der B6-Brücke wird der Halbbrücken-Treiber IR2104 eingesetzt [9]. Seine primäre Aufgabe besteht darin, die 3,3 V-Logiksignale des STM32-Mikrocontrollers auf das benötigte Spannungsniveau von 12 V anzuheben, um die Transistoren sicher in den tiefen Sättigungsbereich zu steuern. Der IR2104 zeichnet sich durch eine komplementäre Ansteuerlogik aus [9]. Mit nur einem einzigen PWM-Eingangssignal (IN) steuert der Baustein sowohl den HS- als auch den inversen LS-Ausgang (HO und LO). Diese interne Logik erzwingt hardwareseitig die Umsetzung der aktiven Synchrongleichrichtung, bei der der LS-MOSFET während der PWM-Ausschaltphase den Freilaufstrom übernimmt und so die thermische Belastung der Systemarchitektur im Vergleich zur passiven Freilaufdiode maßgeblich reduziert. Ein kritischer Aspekt bei der Verwendung einer komplementären Ansteuerung ist die Vermeidung eines gleichzeitigen Leitzustands beider Transistoren einer Halbbrücke, was unweigerlich zu einem zerstörerischen Kurzschluss (Shoot-Through) im Zwischenkreis führen würde. Um dies abzusichern, verfügt der IR2104 über eine fest integrierte Totzeit (Deadtime) von typischerweise $t_{dt} = 520 \text{ ns}$ [9]. Während dieses transienten Intervalls bei jedem Umschaltvorgang bleiben zwingend beide Gate-Ausgänge auf einem niedrigen Pegel, sodass der Phasenstrom in dieser Zeitspanne sicher über die Body-Diode des LS-MOSFETs abfließt. Darüber hinaus integriert der Treiber wesentliche Schutzfunktionen für den zuverlässigen Betrieb der Leistungsendstufe. Eine Unterspannungsabschaltung überwacht kontinuierlich die Versorgungs- und Bootstrap-Spannung. Fällt das Potenzial unter einen definierten Schwellenwert, sperrt der Treiber die Ausgänge [9]. Dies verhindert, dass die MOSFETs mit unzureichender Gate-Spannung betrieben werden, was andernfalls zu einem drastischen Anstieg des Einschaltwiderstands und folglich zur thermischen Zerstörung durch erhöhte Leitverluste führen würde. Zusätzlich verfügt der IR2104 über einen invertierten Shutdown-Eingang ($\overline{SD}$), der direkt an die Hardware-Enable-Logik des STM32 angebunden ist [9]. Diese Schnittstelle ermöglicht es der Firmware, im Falle eines erkannten Systemfehlers, wie beispielsweise einem physikalisch unplausiblen Hall-Sensor-Zustand, alle Gate-Treiber verzögerungsfrei zu deaktivieren und die vorgesehene Notabschaltung (Emergency Stop) durchzusetzen.

4.5 Bootstrap-Schaltung

Für die Ansteuerung der HS-MOSFETs in der Halbbrücke wird ein Bootstrap-Konzept verwendet, bei dem ein Kondensator als kurzzeitige, schwimmende Spannungsquelle fungiert. Dieser Bootstrap-Kondensator wird während der Leitphase des LS-MOSFETs aufgeladen und liefert die notwendige Energie, um das Gate des HS-MOSFETs vollständig durchzusteuern. Ist die Bootstrap-Schaltung unzureichend dimensioniert, fällt die Gate-Spannung während der Einschaltzeit des HS-MOSFETs unter den Schwellenwert. Dies würde zu einem drastischen

Anstieg der Leitverluste oder zum Auslösen der Unterspannungsabschaltung des Treibers führen. Die Dimensionierung des Bootstrap-Kondensators basiert auf der Gesamtladung, die während einer Schaltperiode bereitgestellt werden muss. Diese setzt sich aus der Gate-Ladung des MOSFETs, dem Energiebedarf des Level-Shifters im Treiber sowie den Verlusten durch transiente Leckströme zusammen. Für die vorliegende Schaltung mit dem MOSFET und dem Treiber wurde die Berechnung auf Basis der Datenblätter sowie der Applikationsschrift AN-6076 [3] durchgeführt. Hierbei wurden alle relevanten Parameter, wie extrapoliertem Q_{Gate} , parasitäre Leckströme und die maximale Einschaltdauer im Worst-Case berücksichtigt. Die detaillierte Berechnung des Bootstrap-Netzwerks inklusive aller Zwischenwerte ist in Anhang A.2 dokumentiert. In Tabelle 4.3 sind die Größen der Dimensionierung zusammengefasst:

Tabelle 4.3: Parameter zur Dimensionierung des Bootstrap-Kondensators

Größe	Symbol	Wert
Gesamt-Gateladung (extrapoliert auf 15 V)	Q_{Gate}	111 nC
Level-Shifter-Ladung (Treiber)	Q_{LS}	3 nC
Leckstromladung während $t_{\text{on,max}}$	Q_{Leak}	5,8 nC
Benötigte Gesamtladung	Q_{Total}	$\approx 120 \text{ nC}$
Zulässiger Spannungsabfall am Kondensator	ΔV_{BOOT}	1,0 V
Errechnete Minimalkapazität	$C_{\text{BOOT,min}}$	120 nF

Auf Basis dieser Analyse wurde für die praktische Umsetzung ein Keramik kondensator mit 220 nF gewählt. Die Überdimensionierung kompensiert Fertigungstoleranzen und thermische Alterung. Abbildung 4.4 veranschaulicht die resultierende Beschaltung am Beispiel des IR2104.




Abbildung 4.4: Beschaltung des IR2104 mit der dimensionierten Bootstrap-Schaltung.

4.6 Auslegung des Zwischenkreises

Der Gleichspannungszwischenkreis verbindet die Akkumulator-Stromversorgung mit der B6-Brücke, die hochfrequent getaktet wird. Da die parasitären Leitungsinduktivitäten des 36 V-Akkumulators eine verzögerungsfreie Bereitstellung der steilflankigen Motorströme physikalisch verhindern, muss die Energie lokal auf der Leiterplatte gepuffert werden. Andernfalls käme es zu massiven Spannungseinbrüchen im Takt der Schaltfrequenz. Die Dimensionierung des Zwischenkreises gliedert sich primär in die Auslegung der Kapazitäten zur Ripple-Strom-Pufferung sowie die hochfrequente Entkopplung der Leistungstransistoren.

4.6.1 Spannungsreserve und Kapazität

Wie in den Systemanforderungen (vgl. Abschnitt 3.1) definiert, beträgt die maximale Ladeschlussspannung des Akkumulators 42 V. Zur Gewährleistung eines sicheren Betriebs auch im rekuperativen Modus, in dem die Spannung im Zwischenkreis dynamisch ansteigen kann, werden ausnahmslos Elektrolytkondensatoren (Elkos) mit einer Nennspannungsfestigkeit von 63 V eingesetzt. Dies erfüllt die geforderte Spannungsreserve von mindestens 60 V. Bei der Auslegung der Elkos für Motorinverter ist weniger der absolute Kapazitätswert entscheidend als vielmehr die zulässige Ripple-Strom-Belastbarkeit (Ripple Current Rating) sowie ein minimaler äquivalenter Serienwiderstand (ESR). Die taktenden Halbbrücken generieren bei einem Blockstrom von $I_{\text{Block}} = 42,4 \text{ A}$ erhebliche Wechselstromanteile im Zwischenkreis. Ein zu hoher ESR würde quadratisch ($P_{\text{ESR}} = I_{\text{Ripple}}^2 \cdot R_{\text{ESR}}$) zu einer massiven Eigenerwärmung und langfristig zur Austrocknung oder Zerstörung der Kondensatoren führen. Um den geforderten Effektivstrom aufzuteilen und den parasitären Gesamtwiderstand der Anordnung zu minimieren, wird statt eines einzelnen großen Kondensators eine Parallelschaltung mehrerer impedanzarmer Aluminium-Elektrolytkondensatoren realisiert.

4.6.2 Kapazitive Entkopplung und Transientenbegrenzung

Trotz eines niedrigen ESR weisen Elkos bauartbedingt eine parasitäre Serieninduktivität (ESL) auf, weshalb sie hochfrequente Schalttransienten im Megahertz-Bereich nur unzureichend filtern. Bei der Kommutierung der hohen Phasenströme (di/dt) erzeugen bereits kleinste Streuinduktivitäten im Leiterplattenlayout signifikante Überspannungsspitzen. Um die MOSFETs vor dem Überschreiten ihrer 80 V-Durchbruchspannung zu schützen, ist eine konsequente kapazitive Entkopplung unerlässlich. Hierfür werden X7R-Keramikkondensatoren mit typischen Werten von $1 \mu\text{F}$ und 100 nF möglichst nahe an den Drain- und Source-Anschlüssen der jeweiligen Halbbrücken platziert. Durch ihre extrem geringe Impedanz bei hohen Frequenzen schließen sie die transienten Spannungsspitzen lokal kurz, stabilisieren das Schaltverhalten

der MOSFETs und reduzieren parallel leitungsgebundene EMV-Störaussendungen des Gesamtsystems. Darüber hinaus ist auch die Versorgungsspannung der Gate-Treiber (IR2104) direkt am VCC-Pin mit Keramikcondensatoren von 100 nF und 1 μ F zu entkoppeln. Dies reduziert die VCC-Impedanz bei schnellen Schaltflanken und gewährleistet ein sauberes und störungsfreies Umschaltverhalten der Treiber, was wiederum den Gesamtwirkungsgrad und die Zuverlässigkeit der Halbbrücken verbessert. Die praktische Umsetzung der hochfrequenten Entkopplung auf der Leiterplatte ist in Abbildung 4.5 zusammengefasst.




Abbildung 4.5: Hochfrequente Entkopplung der Logik- und Treiberspannungen.

5 Thermische Auslegung

Um die Betriebssicherheit der Endstufe zu gewährleisten, ist es notwendig, die thermische Auslegung systematisch zu betrachten. Dies beinhaltet die Abschätzung der maximalen Sperrschichttemperatur der Halbleiter und die Dimensionierung des Kühlkörpers, sodass die Verlustleistung zuverlässig abgeführt wird.

5.1 Wärmewiderstandsmodell

Um die Betriebssicherheit der Endstufe zu gewährleisten, muss sichergestellt werden, dass die maximal zulässige Sperrschichttemperatur $T_{J,max}$ der Halbleiter unter keinen Umständen überschritten wird. Hierzu wird ein stationäres thermisches Widerstandsmodell herangezogen. Es wird angenommen, dass die in der Sperrschicht entstehende Verlustleistung P_{tot} als Wärmestrom von der innersten Wärmequelle (Junction) über verschiedene thermische Widerstände R_{th} bis zur Umgebungsluft (Ambient) abgeführt wird. Im eingeschwungenen, stationären Zustand lässt sich die resultierende Sperrschichttemperatur nach folgender Gleichung berechnen:

$$T_J = T_A + P_{tot} \cdot (R_{th,JC} + R_{th,CS} + R_{th,SA}) \quad (5.1)$$

Die partiellen Wärmewiderstände beschreiben dabei folgende physikalische Übergänge:

- $R_{th,JC}$ (Junction-to-Case): Innerer Wärmewiderstand des MOSFET-Gehäuses (zwischen Sperrschicht und Gehäuse), im Datenblatt des IPP034N08N5 mit maximal $R_{th,JC} = 0,9 \text{ K/W}$ angegeben.
- $R_{th,CS}$ (Case-to-Sink): Thermischer Übergangswiderstand zwischen Gehäuse und Kühlkörper, bestimmt durch das Montagematerial. Für die verwendeten Silikon-Isolierpads ist ein Wert von $R_{th,CS} = 0,45 \text{ K/W}$ angegeben.
- $R_{th,SA}$ (Sink-to-Ambient): Thermischer Widerstand des Kühlkörpers zur umgebenden Luft, abhängig von Oberfläche, Geometrie und Luftstrom.

Dieses thermische System kann analog zu einem elektrischen Netzwerk in einem thermischen ESB abgebildet werden (siehe Abbildung 5.1). Die Temperaturdifferenzen ergeben sich dabei analog zur Ohmschen Beziehung als Produkt aus Wärmestrom und Wärmewiderstand.




Abbildung 5.1: Stationäres thermisches ESB eines gekühlten MOSFETs.

5.2 Bestimmung des thermischen Anforderungsprofils

Auf Basis der Verlustanalyse aus Abschnitt 4.3 wird für die thermische Dimensionierung die kumulierte Verlustleistung der drei Halbbrücken im Worst-Case-Betriebspunkt herangezogen. Die Gesamtabwärme des Inverters beträgt $P_{\text{tot}} = 28,56 \text{ W}$. Ziel der Auslegung ist es, die Sperrschichttemperatur des thermisch kritischsten LS-MOSFETs ($P_{\text{LS}} = 6,02 \text{ W}$) bei einer maximalen Umgebungstemperatur von $T_{\text{A,max}} = 40^\circ\text{C}$ unterhalb der Designgrenze von $T_{\text{J,design}} = 100^\circ\text{C}$ zu halten. Durch Umformung von Gleichung (5.1) ergibt sich der maximal zulässige Wärmewiderstand des Kühlkörpers $R_{\text{th,SA,max}}$ zu:

$$R_{\text{th,SA,max}} = \frac{T_{\text{J,design}} - T_{\text{A,max}} - P_{\text{LS}} \cdot (R_{\text{th,JC}} + R_{\text{th,CS}})}{P_{\text{tot}}} \quad (5.2)$$

Eingesetzt ergibt sich:

$$R_{\text{th,SA,max}} = \frac{100^\circ\text{C} - 40^\circ\text{C} - 6,02 \text{ W} \cdot (0,9 \text{ K/W} + 0,45 \text{ K/W})}{28,56 \text{ W}} \approx 1,82 \text{ K/W} \quad (5.3)$$

Diese Berechnung belegt, dass für einen dauerhaften Betrieb unter theoretischen Volllast-Bedingungen ein leistungsfähiger Kühlkörper mit einem Wärmewiderstand von $\leq 1,82 \text{ K/W}$ erforderlich ist.

5.3 Kritische Bewertung des Hardwareaufbaus

Die Gegenüberstellung der theoretischen Anforderungen mit der physischen Umsetzung des Prototyps zeigt, dass die angestrebte rein passive Kühlung nicht ausreicht. Für einen sicheren Dauerbetrieb im Worst-Case-Betriebspunkt ist ein maximal zulässiger Wärmewiderstand des Kühlkörpers von $R_{\text{th,SA,max}} \approx 1,82 \text{ K/W}$ erforderlich, wie in Abschnitt 5.2 berechnet. Der eingesetzte Aluminium-Rippenkühlkörper, dessen Konstruktion in Abbildung 5.2 maßstäblich dargestellt ist, erreicht bei seinen kompakten Abmessungen von $78 \times 20 \times 10 \text{ mm}$ unter rein passiver Konvektion jedoch nur einen geschätzten Wert von $R_{\text{th,SA,passiv}} \approx 12 \text{ K/W}$.

Daraus folgt unmittelbar, dass die in Kapitel 3 als Ziel gesetzte rein passive Entwärmung bei einer dauerhaften Verlustleistung von 28,56 W physikalisch nicht in der Lage ist, die Sperrschichttemperaturen unterhalb der Designgrenze von 100 °C zu stabilisieren. Ohne zusätzliche Maßnahmen würde die Gehäusetemperatur im Volllastbetrieb rechnerisch Werte erreichen, die weit über der Schmelztemperatur der verwendeten Isoliermaterialien liegen.




Abbildung 5.2: Technische Darstellung des Aluminium-Rippenkühlkörpers.

Dass sich das Gesamtsystem unter realen Betriebsbedingungen dennoch stabil betreiben lässt, ist primär auf zwei wesentliche Faktoren zurückzuführen. Zum einen tritt die berechnete maximale Verlustleistung ausschließlich bei Erreichen des aktiven Stromlimits von 42,4 A auf, beispielsweise während eines Schweranlaufs oder im Falle einer mechanischen Blockade. In diesen zeitlich begrenzten Intervallen wirkt die thermische Zeitkonstante des massiven Aluminiumblocks als Puffer, der den Temperaturanstieg über mehrere Sekunden verzögert. Zum anderen erfährt der Motorcontroller eine signifikante thermische Entlastung durch parasitäre Kühlpfade, die in der konservativen Rechnung unberücksichtigt blieben. So verteilt die großflächige Anbindung der MOSFETs an die internen Masseflächen (GND-Planes) der Leiterplatte die Abwärme effektiv, während die massiven Kupferquerschnitte der Motor- und Batteriezuleitungen als zusätzliche Kühlkörper fungieren. Um die Betriebssicherheit jedoch auch bei länger anhaltenden Hochlastphasen zweifelsfrei zu garantieren, wurde im Rahmen dieser Evaluation die Entscheidung getroffen, das Systemkonzept um eine aktive Belüftung mittels eines Axiallüfters zu ergänzen. Durch die erzwungene Konvektion sinkt der effektive Wärmewiderstand des Kühlkörpers in Abhängigkeit von Lüfterleistung und Luftgeschwindigkeit auf den Zielwert $R_{th,SA,aktiv} \approx 1,5 \text{ K/W}$, sodass die Sperrschichttemperaturen der Leistungshalbleiter sicher in den geforderten Zielbereich geführt werden.

5.4 Zusammenfassung der thermischen Analyse

Die thermische Analyse verdeutlicht, dass eine rein passive Kühlung für den theoretischen Worst-Case-Betrieb bei der vorliegenden Baugröße physikalisch nicht haltbar ist. Die Realisierbarkeit des Projekts wird stattdessen durch ein mehrstufiges Sicherheitskonzept ermöglicht, welches erst durch die hier durchgeführte Evaluation finalisiert wurde. Die softwareseitige Cycle-by-Cycle-Strombegrenzung limitiert die maximale elektrische Belastung primär, die thermische Trägheit der Komponenten überbrückt transiente Lastspitzen, und die im Designprozess ergänzte aktive Belüftung stellt die notwendige Wärmeabfuhr für den stationären Betrieb sicher. Damit verbleiben die Leistungshalbleiter auch unter ungünstigen thermischen Randbedingungen sicher innerhalb ihrer spezifizierten SOA.

6 Aufbau und Messungen

Dieses Kapitel dokumentiert die praktische Umsetzung und Verifikation des in den vorherigen Kapiteln theoretisch ausgelegten Motorcontrollers.

6.1 Hardwareaufbau und iterative Prototypentwicklung

Die Entwicklung der Hardware erfolgte in zwei Phasen, um das Risiko von Beschädigungen durch Softwarefehler zu minimieren.

6.1.1 Proof of Concept (Steckbrett-Aufbau)

Aufgrund von Verzögerungen im internen Beschaffungsprozess wurde der erste Prototyp mit Komponenten aus einer alten Hoverboard-Endstufe realisiert, um den Zeitplan nicht zu gefährden. Hierfür kamen N-Kanal-MOSFETs des Typs K4145 sowie Halbbrückentreiber vom Typ FD2103S zum Einsatz, welche für den experimentellen Aufbau auf SMD-Adapterplatten gelötet wurden. Die Verdrahtung auf dem Steckbrett erfolgte strikt nach der in Kapitel 4 dimensionierten Topologie. Für die erste funktionale Validierung der Kommutierungslogik wurde initial ein Arduino DUE als Mikrocontroller verwendet, bevor das System auf die finale Architektur des STM32 (NUCLEO-G431RB) migriert wurde. Abbildung 6.1 zeigt diesen Laboraufbau mit dem angeschlossenen BLDC-Motor.




Abbildung 6.1: Steckbrett-Prototyp zur softwareseitigen Validierung des BLDC-Controllers.

Zur Vermeidung thermischer Überlastungen der limitierten Steckbrett-Kontakte erfolgten sämtliche Tests zwingend an einem strombegrenzten Labornetzteil. Dies ermöglichte eine gefahrlose Charakterisierung des Motorleerlaufstroms sowie die sichere Verifikation durch die Strombegrenzung. Nachdem die finalen IR2104-Gate-Treiber zur Verfügung standen, wurde die Hardware aktualisiert. Aufgrund anhaltender Lieferverzögerungen der IPP034N08N5-MOSFETs wurden die ausgiebigen Softwaretests der Steuerlogik (vgl. Kapitel 3.3) jedoch weiterhin mit den Bestandshalbleitern abgeschlossen. Der finale Code des STM32 ist zur vollständigen Nachvollziehbarkeit in Anhang A.4 dokumentiert. Die erfolgreiche Inbetriebnahme dieses Aufbaus bestätigte das theoretische Softwarekonzept in der Praxis. Eine strikte softwareseitige Begrenzung des Tastverhältnisses auf 5 % bis 95 % stellte die kontinuierliche Umladung der Bootstrap-Kondensatoren sicher und verhinderte Stottern beim Anlauf. Ein kritischer Fokus lag auf der Überprüfung der internen Deadtime von 520 ns. Selbst bei hochdynamischen Last- und Sollwertsprüngen traten keine unzulässigen Brückenkurzschlüsse auf. Bei einer Strombegrenzung des Labornetzteils auf 5 A zeigte das System ein robustes Kommutierungsverhalten, ohne dass die Schutzmechanismen ungewollt auslösten. Nach der erfolgreichen Validierung der Gate-Signale und der Phasenströme am Steckbrett mit dem Oszilloskop wurde die Topologie für den Hochstrombetrieb in einen verlöteten Lochrasterprototypen überführt, welcher im nachfolgenden Abschnitt beschrieben wird.

6.1.2 Leistungsprototyp (Lochraster-Aufbau)

Zur Evaluierung des Systems unter höheren Lastbedingungen wurde die verifizierte Schaltungstopologie im nächsten Entwicklungsschritt auf eine Lochrasterplatine überführt. Aufgrund anhaltender Lieferengpässe der spezifizierten IR2104-Gate-Treiber erfolgte die initiale Bestückung ebenfalls mit den temporären FD2103S-Bausteinen auf SMD-Adaptern. Bei der ersten Inbetriebnahme dieses Aufbaus führte eine fehlerhafte Lötverbindung zu einem parasitären Brückenkurzschluss, was die sofortige thermische Zerstörung von zwei Treiberbausteinen zur Folge hatte und den Testfortschritt mangels Ersatzteilen verzögerte. Nach dem Eintreffen der finalen Komponenten wurde die Leistungsstufe vollständig auf die in Kapitel 4 dimensionierten IR2104-Treiber migriert. Um erneute Defekte auszuschließen, wurde die überarbeitete Platine vor der erneuten Inbetriebnahme einer detaillierten optischen Inspektion sowie einer elektrischen Durchgangsprüfung unterzogen. Da eine konventionelle Lochrasterplatine thermisch und elektrisch nicht für die anvisierten Phasenströme von bis zu 42,4 A ausgelegt ist, wurden sämtliche Hochstrompfade auf der Unterseite mit Kupferdrahteinlagen und großflächigen Lötzinnverbindungen verstärkt. Dies betrifft primär die Zwischenkreisversorgung sowie die Phasenabgänge. Abbildung 6.2 zeigt den vollständigen Aufbau des Leistungsprototyps in der Drauf- und Unteransicht. Die anschließende hardwarenahe Inbetriebnahme erfolgte stufenweise an einem strombegrenzten Labornetzteil, um bei eventuellen Fehlkommutierungen

Folgeschäden abzuwenden, bevor der uneingeschränkte Betrieb am Akkumulator freigegeben wurde. Umfassende Dauerlastversuche bei Nennstrom zur finalen Evaluierung des passiven Kühlkonzepts konnten aus thermischen Gründen sowie im zeitlichen Rahmen des Projektumfangs nicht vollständig am Prüfstand durchgeführt werden. Aus diesem Grund beschränken sich die nachfolgenden thermischen Validierungen auf reduzierte Lastprofile.




Abbildung 6.2: Der finale Leistungsprototyp auf Basis einer Lochrasterplatine.

6.2 Inbetriebnahme und Schutzfunktionen

Die erste Inbetriebnahme des Leistungsteils erfolgte iterativ und unter strikten Sicherheitsvorkehrungen, um Hardwareschäden durch unentdeckte Softwarefehler zu vermeiden. Zunächst wurde der Zwischenkreis nicht mit dem nominellen 36 V-Akkumulator, sondern mit einem auf 12 V und 2 A strombegrenzten Labornetzteil gespeist. In diesem sicheren Arbeitspunkt konnte das grundsätzliche Kommutierungsverhalten der Brücke sowie die ordnungsgemäße Stromaufnahme der Gate-Treiber im Leerlauf verifiziert werden. Ein essenzieller Teil der Inbetriebnahme war die Validierung der in Kapitel 3.3 beschriebenen Schutzfunktionen. Hierbei wurde primär die Emergency-Stop-Routine getestet. Durch das softwareseitige Herabsetzen des Sollwerts (Poti-Eingang $< 5\%$) wurden die Shutdown-Pins ($\overline{SD}$) der IR2104-Treiber durch den Mikrocontroller bestimmungsgemäß auf ein Low-Potenzial gezogen. Dies versetzte alle MOSFETs unverzüglich in den hochohmigen Zustand und bewies die Funktionsfähigkeit des implementierten Fail-Safe-Konzepts vor dem Anlegen hoher Lastströme.

6.3 Elektrische Charakterisierung

Zur Verifikation der Schaltvorgänge wurden Messungen mit einem Digitaloszilloskop im laufenden Betrieb durchgeführt. Um Kurzschlüsse über erdbezogene Oszilloskop-Massen zu vermeiden, erfolgten die Messungen massebezogen direkt am Gate-Ausgang (LO) des IR2104-Treibers der Phase U. Anhand dieses Signals lassen sich sowohl das transiente Flankenverhalten als auch die drei Zustände der Kommutierung präzise analysieren. Die im Gate-Treiber hardwareseitig integrierte Totzeit von 520 ns stellt den Kurzschlusschutz der Halbbrücke hierbei konstruktiv sicher.

6.3.1 Transientes Schaltverhalten und Gate-Widerstand

Um das dynamische Schaltverhalten der MOSFETs und die korrekte Dimensionierung des Gate-Vorwiderstands ($R_G = 10\ \Omega$) zu validieren, wurde die steigende Schaltflanke hochauflösend abgetastet. Um das Messrauschen für die Auswertung zu bereinigen, wurden die Rohdaten exportiert und in Abbildung 6.3 dargestellt. Das entsprechende Oszillogramm ist zur Nachvollziehbarkeit in Anhang A.5.1 dokumentiert.




Abbildung 6.3: Darstellung der steigenden Schaltflanke am LS-Gate.

Das Oszillogramm zeigt den stetigen Spannungsanstieg auf das Niveau der Treiberspannung. Die erreichte Maximalspannung von ca. 11,5 V resultiert aus dem internen Spannungsabfall der Treiber-Endstufe gegenüber der 12 V-Versorgung. Im dynamischen Umschaltbereich zwischen $t \approx -0,3\ \mu\text{s}$ und $0,1\ \mu\text{s}$ wird das charakteristische Miller-Plateau durchlaufen. Wie in der Verlustanalyse (vgl. Abschnitt 4.3.2) dargelegt, beträgt die theoretische Millerspannung gemäß Spezifikation $v_{GS,Mi} = 5,0\ \text{V}$ [6]. Im gemessenen Verlauf flacht der Spannungsanstieg jedoch bereits bei etwa 4,4 V ab. Diese Abweichung lässt sich physikalisch begründen. Der Datenblattwert

bezieht sich auf den vollen Nennstrom der Halbleiter. Da die Messung zur sicheren Inbetriebnahme bei einem wesentlich geringeren Phasenstrom erfolgte, sinkt das Spannungsniveau, bei dem der Transistor den Laststrom übernimmt, entsprechend ab. Zudem erfasst die Oszilloskopmessung gegen die zentrale Masse nicht ausschließlich die reine Gate-Source-Spannung, sondern addiert den transienten induktiven Spannungsabfall der Source-Zuleitungen auf der Lochrasterplatine, was die sichtbaren Schwingungen in der Umschaltphase verursacht. Trotz des induktiven Prototypenaufbaus belegt der Kurvenverlauf die Wirksamkeit des gewählten Gate-Widerstands. Die Flankensteilheit wird ausreichend begrenzt, sodass die auftretenden Schwingungen stark gedämpft bleiben. Kritische Spannungsüberschwinger, die das Gate-Oxid gefährden könnten, werden somit sicher vermieden.

6.3.2 Verifikation der Kommutierungszustände

Die korrekte Umsetzung der in Kapitel 3 definierten Firmware-Architektur lässt sich an den drei zyklischen Betriebszuständen des LS-MOSFETs verifizieren. Um die drei aufeinanderfolgenden 120°-Sektoren eines elektrischen Umlaufs vergleichend zu analysieren, wurden die Oszilloskop-Rohdaten vektorisiert und in Abbildung 6.4 übereinandergelegt. Die zugehörigen originalen Oszillogramme sind zur vollständigen Dokumentation in Anhang A.5.2 hinterlegt.




Abbildung 6.4: Gegenüberstellung der drei Kommutierungszustände am LS-Gate.

Die übereinandergelegten Messreihen belegen das einwandfreie Zusammenspiel zwischen der STM32-Software und dem Gate-Treiber. Befindet sich die Phase im bestromten, positiven Sektor (blaue Kurve), taktet der Mikrocontroller das PWM-Signal mit einer Frequenz von exakt 20 kHz, was sich in der gemessenen Periodendauer von 50 µs widerspiegelt. Aufgrund der komplementären Ansteuerlogik des IR2104-Treibers wird der LS-MOSFET in der PWM-Ausschaltphase der HS aktiv durchgesteuert. Dadurch ist die in Abschnitt 4.3.1 geforderte

verlustarme Synchrongleichrichtung messtechnisch nachgewiesen. Wechselt die Motorphase in den negativen Sektor (rote Kurve), fungiert sie als dedizierter Rückleiter für den Phasenstrom. Die Software erzwingt in diesem Zustand zyklisch ein konstantes Tastverhältnis von 0 %. Demnach steuert der Treiber den LS-MOSFET statisch mit der vollen Treiberspannung von ca. 11,5 V durch, um die ohmschen Leitverluste im Halbleiter zu minimieren. Während der antriebslosen BEMF-Messphase (grüne Kurve) wird die Halbbrücke schließlich vollständig abgeschaltet. Der Mikrocontroller zieht den zugehörigen Shutdown-Pin ($\overline{SD}$) auf ein Low-Potenzial. Das Oszillogramm zeigt in diesem Sektor ein konstantes Massepotenzial (0 V) am Gate, wodurch sichergestellt ist, dass die Phase sicher hochohmig (Floating) verbleibt und keine unerwünschten brückeninternen Querströme fließen können.

6.4 Thermische Evaluation am Prototyp

Wie im thermischen Entwurf in Kapitel 5 berechnet, ist für den Volllastbetrieb zwingend eine aktive Kühlung erforderlich, um die anfallende Verlustleistung von 28,56 W sicher abzuführen. Aus zeitlichen Gründen und mangels eines geeigneten Prüfstands (wie beispielsweise eines Leistungswiderstands) konnte eine vollständige thermische Validierung unter Nennlast nicht physisch vollzogen werden. Um dennoch eine Aussage über die Güte des Kühl designs treffen zu können, wurde ein Leerlauf test durchgeführt. Ziel ist es, die thermische Erwärmung des Systems zu messen und anhand der bestehenden theoretischen Verlustberechnungen auf den Volllastbetrieb zu extrapolieren.

6.4.1 Messaufbau und Leerlauf-Dauertest

Für den Test wurde der BLDC-Motor ohne mechanische Last bei maximaler Drehzahl (Sollwertvorgabe 100 %) betrieben. Die Strommessung ergab hierbei einen konstanten stationären Leerlaufstrom von $I_{\text{RMS}} \approx 450 \text{ mA}$. Zur messtechnischen Erfassung des thermischen Verhaltens wurde ein System auf Basis eines Arduino Nano implementiert. Als Sensor fungierte ein analoger Temperatursensor vom Typ TMP36GT9Z, welcher mithilfe eines Silikonpads direkt auf dem Aluminiumkühlkörper fixiert wurde. Der Mikrocontroller erfasste die Kühlkörpertemperatur über einen Zeitraum von 10 Minuten. Um das Messrauschen zu reduzieren, wurde softwareseitig ein gleitender Mittelwert (Oversampling) über 10 Einzelmessungen angewendet. Der vollständige Quellcode des Messsystems ist in Anhang A.6 dokumentiert. Abbildung 6.5 zeigt den resultierenden Temperaturverlauf des Kühlkörpers. Auf eine mathematische Glättung der Datenpunkte wurde bewusst verzichtet, um die reale Auflösung und das Quantisierungsverhalten des Sensors abzubilden.




Abbildung 6.5: Erwärmung des Kühlkörpers beim stationären Leerlaufstrom von 450 mA.

6.4.2 Hochrechnung auf den Lastbetrieb

Zu Beginn der Messung ($t = 0$ s) betrug die Umgebungstemperatur $T_A = 22,0^\circ\text{C}$. Nach 600 s geht das System bei $T_s \approx 22,5^\circ\text{C}$ in einen quasi-stationären Zustand über. Dies entspricht einer minimalen Erwärmung von $\Delta T = 0,5$ K. Analysiert man die Ursache dieser Erwärmung, zeigt sich, dass die rein ohmschen Leitverluste im Leerlauf physikalisch vernachlässigbar klein sind. Wie in den Gleichungen zur Verlustkalkulation (vgl. Kapitel 4) hergeleitet, betragen die statischen Leitverluste für einen Phasenstrang $P_{\text{MOS},c} = I_{\text{RMS}}^2 \cdot R_{\text{DS(on)}}(T_j)$. Für den gesamten dreiphasigen Umrichter ergibt sich daraus bei dem gemessenen Strom von 450 mA:

$$P_{\text{MOS},c,\text{total}} = 3 \cdot P_{\text{MOS},c} = 3 \cdot I_{\text{RMS}}^2 \cdot R_{\text{DS(on)}}(22,3^\circ\text{C}) = 3 \cdot (0,45 \text{ A})^2 \cdot 0,0034 \Omega \approx 2,1 \text{ mW} \quad (6.1)$$

Die gemessene Temperaturdifferenz resultiert folglich fast ausschließlich aus den Ruhestromen der Steuerlogik sowie minimalen Schaltverlusten. Aus der gemessenen Erwärmung und dem in Kapitel 5 spezifizierten passiven Wärmewiderstand des Kühlkörpers ($R_{\text{th,SA}} = 12 \text{ K/W}$) lässt sich die maximale Verlustleistung der Endstufe wie folgt abschätzen:

$$P_{\text{MOS},\text{max}} = \frac{\Delta T}{R_{\text{th,SA}}} = \frac{0,5 \text{ K}}{12 \text{ K/W}} \approx 41,7 \text{ mW} \quad (6.2)$$

Dieser Wert im Milliwatt-Bereich korreliert exzellent mit der zu erwartenden statischen Verlustleistung der verwendeten aktiven Bauelemente und plausibilisiert somit die korrekte Funktion des thermischen Messaufbaus. Da das grundlegende thermische Koppelverhalten des passiven Kühlkörpers hiermit bestätigt ist, lässt sich die Extrapolation auf den Leistungseinsatz durchführen. Wie im thermischen Entwurf detailliert hergeleitet wurde, resultiert der Nennbetrieb unter Volllast in einer berechneten Gesamtverlustleistung von 28,56 W. Würde diese Leistung stationär in den aktuell rein passiv gekühlten Prototypenaufbau fließen, ergäbe sich über den

statischen thermischen Widerstand des Kühlkörpers ein dramatischer Temperaturanstieg:

$$\Delta T_{SA,max} = 28,56 \text{ W} \cdot 12 \text{ K/W} \approx 342,7 \text{ K} \quad (6.3)$$

Addiert man diese berechnete Erwärmung zur Umgebungstemperatur, würde die Kühlkörpertemperatur rein rechnerisch auf über 360°C ansteigen. Selbst unter Berücksichtigung von thermischen Nichtlinearitäten würde die maximal zulässige Sperrschichttemperatur der MOSFETs ($T_{J,max} = 175^\circ\text{C}$) nach kürzester Betriebszeit drastisch überschritten werden, was einen Totalausfall der Endstufe durch Thermal Runaway zur Folge hätte. Die durchgeführte Messung und die direkte analytische Extrapolation auf den Arbeitspunkt verifizieren somit die theoretische Auslegungsentscheidung aus Kapitel 5. Der passive Prototyp ist mechanisch und thermisch ausschließlich für Leerlaufanalysen und geringe Ströme geeignet. Die Implementierung der aktiven Luftkühlung (Axiallüfter) zur signifikanten Reduktion des thermischen Gesamtwiderstands ist für den sicheren Nennbetrieb physikalisch unumgänglich.

7 Fazit und Ausblick

Die vorliegende Studienarbeit behandelt die methodische Entwicklung und prototypische Umsetzung eines sensorgestützten BLDC-Motorcontrollers. Der Hardwareentwurf, bestehend aus einer B6-Wechselrichterbrücke mit IPP034N08N5-Leistungs-MOSFETs und IR2104-Gate-Treibern, wurde sowohl theoretisch dimensioniert als auch experimentell verifiziert. Die auf einem STM32G431RB-Mikrocontroller implementierte Softwarearchitektur realisiert eine zuverlässige 6-Step-Blockkommutierung, deren Phasensteuerung auf der kontinuierlichen Positionsauswertung von drei integrierten Hall-Sensoren basiert. Oszilloskopische Messungen an einem Lochraster-Prototyp bestätigen die korrekte Taktung der Gate-Signale, die Einhaltung der erforderlichen Totzeit sowie die Funktionalität der Synchrongleichrichtung. Die prinzipielle Funktionsfähigkeit des Systems konnte im Leerlauf- und Niederlastbereich nachgewiesen werden, während die durchgeführten thermischen und elektrischen Analysen die Grenzen des aktuellen Aufbaus für den Vollastbetrieb bei Phasenströmen über 30 A aufzeigen. Die berechnete Verlustleistung von etwa 28,6 W kann durch die vorhandene passive Kühlung nicht ausreichend abgeführt werden, sodass ein sicherer Dauerbetrieb unter diesen Bedingungen nicht gewährleistet ist. Für den Einsatz im Hochstrombereich ist daher eine Weiterentwicklung der Hardware erforderlich, insbesondere durch die Umsetzung auf einer mehrlagigen Leiterplatte mit angepassten Leiterbahnquerschnitten und thermischen Vias zur Reduktion des thermischen Widerstands sowie zur Minimierung parasitärer Induktivitäten. Ergänzend ist der Einsatz einer aktiven Luftkühlung zweckmäßig. Insgesamt stellt die entwickelte Hard- und Softwarebasis eine geeignete Grundlage für die Weiterentwicklung zu einem leistungsfähigen und robusten Motorcontroller dar.

Literatur

- [1] Monolithic Power Systems, *Brushless DC Motor Fundamentals*, AN047, Rev. 1.0, 2014. Adresse: https://media.monolithicpower.com/document/Brushless_DC_Motor_Fundamentals.pdf.
- [2] P. Pillay und R. Krishnan, „Application Characteristics of Permanent Magnet Synchronous and Brushless DC Motors for Servo Drives,“ *IEEE Transactions on Industry Applications*, Jg. 27, Nr. 5, S. 986–996, 1991. doi: 10.1109/28.90357.
- [3] ON Semiconductor, *AN-6076: Design and Application Guide of Bootstrap Circuit for High-Voltage Gate-Drive IC*, Rev. 3, 2021. Adresse: <https://www.onsemi.com/download/application-notes/pdf/and9674-d.pdf>.
- [4] C.-I. Xia, *Permanent Magnet Brushless DC Motor Drives and Controls*. Wiley-IEEE Press, 2012, ISBN: 978-1-118-18833-0.
- [5] D. Graovac, M. Pürschel und A. Kiep, *MOSFET Power Losses Calculation Using the Data-Sheet Parameters*, Application Note, V 1.1, Infineon Technologies, 2006.
- [6] Infineon Technologies, *OptiMOS™ 5 Power-Transistor, 80 V: IPP034N08N5*, Data Sheet, Rev. 2.0, 2014.
- [7] Vishay, *Power Metal Strip Resistors, WSLP25121L000FEA*, Data Sheet No. 30122 - Rev. 09/2024.
- [8] Texas Instruments, *INAx181 Bidirectional, Low- and High-Side Voltage Output, Current-Sense Amplifiers*, Data Sheet No. SBOS793H - Rev. 11/2023.
- [9] International Rectifier, *IR2104(S) & (PbF) Half-Bridge Driver*, Data Sheet No. PD60046-S, 2001.

A Anhang

A.1 Berechnung der Verlustleistungen

Dieser Anhang dokumentiert die mathematischen Zwischenschritte der in Abschnitt 4.3 durchgeführten Verlustleistungsberechnungen. Alle Rechnungen basieren auf den identifizierten Worst-Case-Szenarien ($I_{\text{Block}} = 42,4 \text{ A}$, $v_i = 42 \text{ V}$).

A.1.1 Leitverluste MOSFET (High-Side und Low-Side)

Es wird die Synchrongleichrichtung bei einer Sperrschichttemperatur von $T_{\text{J,design}} = 100^\circ\text{C}$ ($R_{\text{DS(on)}} = 0,0048 \Omega$) abgebildet.

Worst-Case High-Side-Schalter (Maximale Aussteuerung $d = 1$):

$$I_{\text{HS,RMS}}^2 = (42,4 \text{ A})^2 \cdot \frac{1}{3} \cdot 1 = 599,25 \text{ A}^2 \quad (\text{A.1})$$

$$P_{\text{HS,c}} = 599,25 \text{ A}^2 \cdot 0,0048 \Omega \approx 2,88 \text{ W} \quad (\text{A.2})$$

Worst-Case Low-Side-Schalter (Maximaler Freilauf bei Anlauf $d = 0$):

$$I_{\text{LS,RMS}}^2 = (42,4 \text{ A})^2 \cdot \frac{1}{3} \cdot (2 - 0) = 1797,76 \text{ A}^2 \cdot \frac{1}{3} \cdot 2 \approx 1138,58 \text{ A}^2 \quad (\text{A.3})$$

$$P_{\text{LS,c}} = 1138,58 \text{ A}^2 \cdot 0,0048 \Omega \approx 5,75 \text{ W} \quad (\text{A.4})$$

A.1.2 Schaltverluste (High-Side)

Bestimmung der Gateströme in der Miller-Phase ($v_{\text{dr}} = 12 \text{ V}$, $v_{\text{GS,Mi}} = 5,0 \text{ V}$, $R_{\text{G}} = 10 \Omega$):

$$i_{\text{G,on}} = \frac{12 \text{ V} - 5,0 \text{ V}}{10 \Omega} = 0,7 \text{ A} \quad (\text{A.5})$$

$$i_{\text{G,off}} = \frac{5,0 \text{ V} - 0 \text{ V}}{10 \Omega} = 0,5 \text{ A} \quad (\text{A.6})$$

Berechnung der Umschaltdauern mit der Umschaltladung $Q_{sw} = 26 \text{ nC}$:

$$t_{on} = \frac{26 \text{ nC}}{0,7 \text{ A}} \approx 37,14 \text{ ns} \quad (\text{A.7})$$

$$t_{off} = \frac{26 \text{ nC}}{0,5 \text{ A}} = 52,0 \text{ ns} \quad (\text{A.8})$$

Berechnung der Schaltenergien ($v_i = 42 \text{ V}$, $I_{Block} = 42,4 \text{ A}$):

$$E_{MOS,on} = \frac{1}{2} \cdot 42,4 \text{ A} \cdot 42 \text{ V} \cdot 37,14 \text{ ns} \approx 33,07 \mu\text{J} \quad (\text{A.9})$$

$$E_{on,rr} = 332 \text{ nC} \cdot 42 \text{ V} \approx 13,94 \mu\text{J} \quad (\text{Reverse Recovery}) \quad (\text{A.10})$$

$$E_{on,total} = 33,07 \mu\text{J} + 13,94 \mu\text{J} = 47,01 \mu\text{J} \quad (\text{A.11})$$

$$E_{MOS,off} = \frac{1}{2} \cdot 42,4 \text{ A} \cdot 42 \text{ V} \cdot 52,0 \text{ ns} \approx 46,30 \mu\text{J} \quad (\text{A.12})$$

Dynamische Verlustleistung ($f_{sw} = 20 \text{ kHz}$ bei aktiven 120° pro Periode):

$$P_{MOS,sw} = (47,01 \mu\text{J} + 46,30 \mu\text{J}) \cdot 20000 \text{ Hz} \cdot \frac{1}{3} \approx 0,62 \text{ W} \quad (\text{A.13})$$

A.1.3 Leitverluste Freilaufdiode (Totzeitverluste)

Die Diode leitet aus Sicherheitsgründen nur während der Treiber-Totzeit $t_{dt} = 520 \text{ ns}$.

$$d_D = 2 \cdot 520 \text{ ns} \cdot 20 \text{ kHz} = 0,0208 \quad (\text{A.14})$$

$$\bar{i}_D = 42,4 \text{ A} \cdot 0,0208 \cdot \frac{1}{3} \approx 0,294 \text{ A} \quad (\text{A.15})$$

$$i_{D,RMS}^2 = (42,4 \text{ A})^2 \cdot 0,0208 \cdot \frac{1}{3} \approx 12,46 \text{ A}^2 \quad (\text{A.16})$$

Leitverlustleistung mit den grafisch ermittelten Parametern ($v_{D,0} = 0,58 \text{ V}$, $r_D = 0,008 \Omega$):

$$P_{D,c} = 0,58 \text{ V} \cdot 0,294 \text{ A} + 0,008 \Omega \cdot 12,46 \text{ A}^2 = 0,171 \text{ W} + 0,100 \text{ W} \approx 0,27 \text{ W} \quad (\text{A.17})$$

A.2 Berechnung des Bootstrap-Kondensators

Dieser Anhang dokumentiert die schrittweise Berechnung des Bootstrap-Kondensators C_{BOOT} für die HS-Ansteuerung des MOSFETs IPP034N08N5 über den Treiber IR2104. Alle Werte basieren auf den Datenblättern der Bauteile sowie der ON Semiconductor Applikationsschrift AN-6076 [3].

A.2.1 Festlegung der zu liefernden Gesamtladung

Die benötigte Gesamtladung Q_{total} setzt sich primär aus drei Komponenten zusammen. Der Gateladung des Transistors, dem Eigenbedarf des Treibers sowie den Leckstromverlusten:

$$Q_{\text{total}} = Q_{\text{Gate}} + Q_{\text{LS}} + Q_{\text{Leak}} \quad (\text{A.18})$$

Gateladung des MOSFETs

Aus dem Datenblatt des IPP034N08N5 entnehmen wir für eine Gate-Source-Spannung von $V_{\text{GS}} = 10 \text{ V}$ eine Gateladung von $Q_{\text{G}(10\text{V})} = 87 \text{ nC}$ sowie eine Eingangskapazität von $C_{\text{iss}} = 4800 \text{ pF}$. Da der verwendete Gate-Treiber mit einer Versorgungsspannung von $V_{\text{CC}} = 15 \text{ V}$ arbeitet, muss die benötigte Ladung um diese Spannungsdifferenz ($\Delta V = 5 \text{ V}$) extrapoliert werden:

$$Q_{\text{Gate}} = Q_{\text{G}(10\text{V})} + C_{\text{iss}} \cdot \Delta V \quad (\text{A.19})$$

$$Q_{\text{Gate}} = 87 \text{ nC} + (4800 \cdot 10^{-12} \text{ F}) \cdot 5 \text{ V} \quad (\text{A.20})$$

$$Q_{\text{Gate}} = 87 \text{ nC} + 24 \text{ nC} \approx 111 \text{ nC} \quad (\text{A.21})$$

Level-Shifter-Ladung

Der typische Ladungsverbrauch des IR2104-Level-Shifters während einer einzelnen HS-Einschaltphase beträgt:

$$Q_{\text{LS}} \approx 3 \text{ nC} \quad (\text{A.22})$$

Leckströme während der Einschaltzeit

Bei einer PWM-Schaltfrequenz von $f_{\text{sw}} = 20 \text{ kHz}$ ergibt sich bei maximaler Aussteuerung eine Worst-Case-Einschaltdauer von:

$$t_{\text{on,max}} = \frac{1}{f_{\text{sw}}} = 50 \mu\text{s} \quad (\text{A.23})$$

Die Summe der relevanten Leckströme (I_{Driver} , I_{QBS} , I_{GSS} , I_{DIODE}) beläuft sich nach Datenblattangaben auf:

$$I_{\text{Leak}} = 50 \mu\text{A} + 55 \mu\text{A} + 0,1 \mu\text{A} + 10 \mu\text{A} \approx 115,1 \mu\text{A} \quad (\text{A.24})$$

Daraus resultiert ein Ladungsverlust während der Einschaltdauer von:

$$Q_{\text{Leak}} = I_{\text{Leak}} \cdot t_{\text{on,max}} = 115,1 \cdot 10^{-6} \text{ A} \cdot 50 \cdot 10^{-6} \text{ s} \approx 5,8 \text{ nC} \quad (\text{A.25})$$

A.2.2 Gesamtkapazität und Bauteilauswahl

Die während einer Periode bereitzustellende Gesamtladung summiert sich folglich auf:

$$Q_{\text{total}} = 111 \text{ nC} + 3 \text{ nC} + 5,8 \text{ nC} \approx 120 \text{ nC} \quad (\text{A.26})$$

Um sicherzustellen, dass die Bootstrap-Spannung nicht zu stark einbricht, wird ein maximal zulässiger Spannungsabfall von $\Delta V_{\text{BOOT}} = 1,0 \text{ V}$ definiert. Daraus ergibt sich die minimal erforderliche Kapazität zu:

$$C_{\text{BOOT,min}} = \frac{Q_{\text{total}}}{\Delta V_{\text{BOOT}}} = \frac{120 \text{ nC}}{1,0 \text{ V}} = 120 \text{ nF} \quad (\text{A.27})$$

Unter Berücksichtigung von Fertigungstoleranzen, dem typischen Kapazitätsverlust bei anliegender DC-Bias-Spannung sowie thermischen Alterungseffekten wird für die praktische Umsetzung eine großzügige Sicherheitsreserve eingeplant. Gewählt wird ein 220 nF X7R-Keramikkondensator.

A.3 Gesamtschaltplan

Die folgenden Seiten dokumentieren den vollständigen hardwareseitigen Entwurf des BLDC-Motorcontrollers, erstellt in KiCad 9.0.7.




Abbildung A.1: KiCad Schaltplan: Spannungsversorgung und Block-Übersicht





A.4 STM32-Quellcode (Auszug)

Das folgende Listing dokumentiert die implementierte Kernlogik der Motorsteuerung in der Programmiersprache C. Zur Steigerung der Übersichtlichkeit und Fokussierung auf die eigenständig entwickelten Algorithmen wurden die mittels STM32CubeMX generierten Initialisierungssequenzen (System Clock, GPIO-Peripherie) abstrahiert. Die Darstellung konzentriert sich auf die softwareseitige Realisierung der 6-Schritt-Blockkommutierung, die Auswertung der Hall-Sensorik sowie die zeitkritische ISR zur Strombegrenzung.

```

1  /**
2   * @file    main.c
3   * @brief   BLDC 6-Step Commutation with Cycle-by-Cycle Current Limiting
4   * @author  Pascal Lauer
5   */
6
7  #include "main.h"
8
9  /* — Configuration Macros — */
10 #define PWM_MAX_LIMIT      8075 // Max 95% Duty Cycle (sichert Bootstrap-Umladung)
11 #define PWM_MIN_THRESHOLD  425  // Min 5% Duty Cycle (Totzone / Abschaltung)
12 #define PWM_CURRENT_LIMIT_DROP 400 // Aggressives Abregeln bei Ueberstrom
13 #define PWM_RECOVERY_STEP   10   // Sanftes Nachfuehren nach Stromspitzen
14 #define ADC_MAX_RAW_VALUE   4095 // 12-Bit ADC Aufloesung
15
16 /* — Global Variables — */
17 uint32_t pwm_current = 0;
18 uint32_t pwm_target = 0;
19
20 /* — Hardware Handles — */
21 ADC_HandleTypeDef hadc1;
22 TIM_HandleTypeDef htim1;
23
24 /**
25  * @brief Fuehrt die harte Blockkommutierung basierend auf dem Hall-Zustand durch.
26  */
27 void BLDC_UpdateCommutation(void)
28 {
29     // Sicherheitsabschaltung: Bei Sollwert unter Minimum treiben die Endstufen nicht
30     if (pwm_current < PWM_MIN_THRESHOLD) {
31         HAL_GPIO_WritePin(GPIOA, GPIO_PIN_4 | GPIO_PIN_5 | GPIO_PIN_6, GPIO_PIN_RESET);
32         __HAL_TIM_SET_COMPARE(&htim1, TIM_CHANNEL_1, 0);
33         __HAL_TIM_SET_COMPARE(&htim1, TIM_CHANNEL_2, 0);
34         __HAL_TIM_SET_COMPARE(&htim1, TIM_CHANNEL_3, 0);
35         return;
36     }
37
38     // Hall-Sensoren einlesen und Bit-Maske erstellen (PB4, PB5, PB6)
39     uint8_t h1 = HAL_GPIO_ReadPin(GPIOB, GPIO_PIN_4);
40     uint8_t h2 = HAL_GPIO_ReadPin(GPIOB, GPIO_PIN_5);
41     uint8_t h3 = HAL_GPIO_ReadPin(GPIOB, GPIO_PIN_6);
42     uint8_t hall_state = (h3 << 2) | (h2 << 1) | h1;
43
44     // 6-Schritt Kommutierungslogik (SD-Pins aktivieren die Treiber)

```

```

45     switch (hall_state) {
46         case 5: // Phase A: PWM (HS), Phase B: GND (LS), Phase C: Floating
47             HAL_GPIO_WritePin(GPIOA, GPIO_PIN_6, GPIO_PIN_RESET);
48             __HAL_TIM_SET_COMPARE(&htim1, TIM_CHANNEL_1, pwm_current);
49             __HAL_TIM_SET_COMPARE(&htim1, TIM_CHANNEL_2, 0);
50             HAL_GPIO_WritePin(GPIOA, GPIO_PIN_4 | GPIO_PIN_5, GPIO_PIN_SET);
51             break;
52
53         case 1: // Phase A: PWM (HS), Phase C: GND (LS), Phase B: Floating
54             HAL_GPIO_WritePin(GPIOA, GPIO_PIN_5, GPIO_PIN_RESET);
55             __HAL_TIM_SET_COMPARE(&htim1, TIM_CHANNEL_1, pwm_current);
56             __HAL_TIM_SET_COMPARE(&htim1, TIM_CHANNEL_3, 0);
57             HAL_GPIO_WritePin(GPIOA, GPIO_PIN_4 | GPIO_PIN_6, GPIO_PIN_SET);
58             break;
59
60         case 3: // Phase B: PWM (HS), Phase C: GND (LS), Phase A: Floating
61             HAL_GPIO_WritePin(GPIOA, GPIO_PIN_4, GPIO_PIN_RESET);
62             __HAL_TIM_SET_COMPARE(&htim1, TIM_CHANNEL_2, pwm_current);
63             __HAL_TIM_SET_COMPARE(&htim1, TIM_CHANNEL_3, 0);
64             HAL_GPIO_WritePin(GPIOA, GPIO_PIN_5 | GPIO_PIN_6, GPIO_PIN_SET);
65             break;
66
67         case 2: // Phase B: PWM (HS), Phase A: GND (LS), Phase C: Floating
68             HAL_GPIO_WritePin(GPIOA, GPIO_PIN_6, GPIO_PIN_RESET);
69             __HAL_TIM_SET_COMPARE(&htim1, TIM_CHANNEL_2, pwm_current);
70             __HAL_TIM_SET_COMPARE(&htim1, TIM_CHANNEL_1, 0);
71             HAL_GPIO_WritePin(GPIOA, GPIO_PIN_5 | GPIO_PIN_4, GPIO_PIN_SET);
72             break;
73
74         case 6: // Phase C: PWM (HS), Phase A: GND (LS), Phase B: Floating
75             HAL_GPIO_WritePin(GPIOA, GPIO_PIN_5, GPIO_PIN_RESET);
76             __HAL_TIM_SET_COMPARE(&htim1, TIM_CHANNEL_3, pwm_current);
77             __HAL_TIM_SET_COMPARE(&htim1, TIM_CHANNEL_1, 0);
78             HAL_GPIO_WritePin(GPIOA, GPIO_PIN_6 | GPIO_PIN_4, GPIO_PIN_SET);
79             break;
80
81         case 4: // Phase C: PWM (HS), Phase B: GND (LS), Phase A: Floating
82             HAL_GPIO_WritePin(GPIOA, GPIO_PIN_4, GPIO_PIN_RESET);
83             __HAL_TIM_SET_COMPARE(&htim1, TIM_CHANNEL_3, pwm_current);
84             __HAL_TIM_SET_COMPARE(&htim1, TIM_CHANNEL_2, 0);
85             HAL_GPIO_WritePin(GPIOA, GPIO_PIN_6 | GPIO_PIN_5, GPIO_PIN_SET);
86             break;
87
88         default:
89             // Fehlerfall (z.B. Leitungsbruch): Emergency Stop erzwingen
90             HAL_GPIO_WritePin(GPIOA, GPIO_PIN_4 | GPIO_PIN_5 | GPIO_PIN_6, GPIO_PIN_RESET);
91             __HAL_TIM_SET_COMPARE(&htim1, TIM_CHANNEL_1, 0);
92             __HAL_TIM_SET_COMPARE(&htim1, TIM_CHANNEL_2, 0);
93             __HAL_TIM_SET_COMPARE(&htim1, TIM_CHANNEL_3, 0);
94             break;
95     }
96 }
97
98 /**
99  * @brief Hardware-Interrupt: Wird bei Flankenwechsel eines Hall-Sensors getriggert.
100  */
101 void HAL_GPIO_EXTI_Callback(uint16_t GPIO_Pin)

```

```

102 {
103     if (GPIO_Pin == GPIO_PIN_4 || GPIO_Pin == GPIO_PIN_5 || GPIO_Pin == GPIO_PIN_6) {
104         BLDC_UpdateCommutation();
105     }
106 }
107
108 /**
109  * @brief Hardware-Interrupt: Analog Watchdog detektiert Überstrom am Shunt.
110  */
111 void HAL_ADC_LevelOutOfWindowCallback(ADC_HandleTypeDef* hadc)
112 {
113     if (hadc->Instance == ADC1) {
114         // Cycle-by-Cycle Current Limiting: Duty Cycle aggressiv drosseln
115         if (pwm_current > PWM_CURRENT_LIMIT_DROP) {
116             pwm_current -= PWM_CURRENT_LIMIT_DROP;
117         } else {
118             pwm_current = 0;
119         }
120         // Direkter Hardware-Update zur Unterdrueckung der Stromspitze
121         BLDC_UpdateCommutation();
122     }
123 }
124
125 /**
126  * @brief Main Control Loop
127  */
128 int main(void)
129 {
130     /* ... STM32 HAL Initialisierung & Clock Config ... */
131
132     // Konfiguration des Analog Watchdogs fuer 42.4A Abschaltgrenze
133     ADC_AnalogWDGConfTypeDef AnalogWDGConfig = {0};
134     AnalogWDGConfig.WatchdogMode = ADC_ANALOGWATCHDOG_SINGLE_REG;
135     AnalogWDGConfig.HighThreshold = 2630; // ADC Wert = 2.12V (am Shunt OPV)
136     AnalogWDGConfig.LowThreshold = 0;
137     AnalogWDGConfig.Channel = ADC_CHANNEL_1;
138     AnalogWDGConfig.ITMode = ENABLE;
139     HAL_ADC_AnalogWDGConfig(&hadc1, &AnalogWDGConfig);
140
141     // Timer und ADC starten
142     HAL_TIM_PWM_Start(&htim1, TIM_CHANNEL_1);
143     HAL_TIM_PWM_Start(&htim1, TIM_CHANNEL_2);
144     HAL_TIM_PWM_Start(&htim1, TIM_CHANNEL_3);
145     __HAL_TIM_MOE_ENABLE(&htim1);
146     HAL_ADC_Start_IT(&hadc1);
147
148     while (1)
149     {
150         // Polling des analogen Throttle-Signals (Gaspedal)
151         if (HAL_ADC_PollForConversion(&hadc1, 10) == HAL_OK) {
152             uint32_t adc_throttle_raw = HAL_ADC_GetValue(&hadc1);
153
154             // Skalierung auf maximal 95% Duty Cycle
155             pwm_target = (adc_throttle_raw * PWM_MAX_LIMIT) / ADC_MAX_RAW_VALUE;
156
157             // Soft-Recovery: PWM sanft an den Zielwert heranfuehren
158             // (Verhindert Schwingen bei aktiver Strombegrenzung)

```

```
159     if (pwm_current < pwm_target) {  
160         pwm_current += PWM_RECOVERY_STEP;  
161     } else {  
162         pwm_current = pwm_target;  
163     }  
164  
165     BLDC_UpdateCommutation();  
166 }  
167 HAL_Delay(2); // ADC Zyklus entlasten  
168 }  
169 }
```

Listing A.1: Kernlogik der 6-Step Blockkommutierung und Strombegrenzung

A.5 Oszillogramme der Inbetriebnahme

Die folgenden Abbildungen dokumentieren die Messdaten des verwendeten Digitaloszilloskops, welche die Datengrundlage für die Auswertungen in Kapitel 6.3 bilden.

A.5.1 Transientes Schaltverhalten




Abbildung A.4: Schaltflanke des LS-Gates (Phase U) zur Validierung des Miller-Plateaus und des Gate-Widerstands.
Zeitbasis: $0,5 \mu\text{s}/\text{div}$.

A.5.2 Zyklische Kommutierungszustände




Abbildung A.5: Aktiver Sektor (PWM mit 20 kHz) mit Synchrongleichrichtung am LS-Gate.
Zeitbasis: 10 μs/div.




Abbildung A.6: Rückleiter-Betrieb mit statisch voll durchgesteuertem LS-Gate.
Zeitbasis: 10 μs/div.




Abbildung A.7: Floating-Betrieb mit hardwareseitig abgeschaltetem Gate.
Zeitbasis: 10 $\mu\text{s}/\text{div}$.

A.6 Arduino Software zur Temperaturerfassung

Das folgende Listing zeigt die in Abschnitt 6.4 verwendete Software zur Aufzeichnung der Kühlkörpertemperatur. Der Code wandelt die analoge Spannung des TMP36GT9Z mittels Oversampling in eine geglättete Temperatur in Grad Celsius um und formatiert die serielle Ausgabe direkt als ‘.csv’ Datenstrom.

```
1  const int sensorPin = A0;
2  unsigned long lastTime = 0;
3  const unsigned long interval = 10000; // 10 Sekunden Intervalle
4
5  void setup() {
6      Serial.begin(9600);
7      // CSV Header
8      Serial.println("Zeit_s,Temperatur_C");
9  }
10
11 void loop() {
12     unsigned long currentTime = millis();
13
14     if (currentTime - lastTime >= interval) {
15         lastTime = currentTime;
16         float time_s = currentTime / 1000.0; // Zeit in Sekunden
17
18         // Oversampling zur Rauschunterdrueckung (10 Samples)
19         int samples = 10;
20         float sum = 0;
21         for (int i = 0; i < samples; i++) {
22             sum += analogRead(sensorPin);
23             delay(5);
24         }
25         float adcValue = sum / samples;
26
27         // ADC zu Spannung (5V Referenz) und Temperaturumrechnung
28         float voltage = adcValue * (5.0 / 1023.0);
29         float temperatureC = (voltage - 0.5) * 100.0;
30
31         // Datenausgabe ueber die serielle Schnittstelle
32         Serial.print(time_s, 0);
33         Serial.print(",");
34         Serial.println(temperatureC, 2);
35     }
36 }
```

Listing A.2: Arduino Nano Firmware für den TMP36-Sensor