

Entwicklung eines BLDC-Motorcontrollers

Studienarbeit II (T3_3200)

des Studienganges Elektrotechnik
an der Duale Hochschule Baden-Württemberg Karlsruhe

von
Pascal Lauer

Abgabedatum:	09.04.2026
Bearbeitungszeitraum:	12 Wochen
Matrikelnummer, Kurs:	5558179, TEL23AT
Dualer Partner:	ARKU Maschinenbau GmbH 76532 Baden-Baden
Betreuer der Dualen Hochschule:	Prof. Dr. Markus Bell

Eidesstattliche Erklärung

Ich versichere hiermit, dass ich meine Studienarbeit mit dem Thema: „Entwicklung eines BLDC-Motorcontrollers“ selbstständig verfasst und keine anderen als die angegebenen Quellen und Hilfsmittel benutzt habe.

Baden-Baden, 7. April 2026

Ort, Datum

Unterschrift

Gender-Disclaimer

Die in der vorliegenden Arbeit verwendeten Personenbezeichnungen beziehen sich gleichermaßen auf weibliche, männliche und diverse Personen. Auf eine Doppelnennung und gegenderte Bezeichnung wird zugunsten einer besseren Lesbarkeit verzichtet.¹

KI-Disclaimer

Zur sprachlichen Überarbeitung einzelner Abschnitte wurde das Sprachmodell Gemini von Google verwendet. Die inhaltliche Verantwortung liegt vollständig beim Verfasser. Es wurden ausschließlich vorhandene, selbst verfasste Inhalte überarbeitet, nicht generiert.

Inhaltsverzeichnis

1	Einleitung	1
1.1	Motivation	1
1.2	Zielsetzung	2
1.3	Abgrenzung	2
1.4	Aufbau der Arbeit	3
2	Theoretische Grundlagen	4
2.1	Der BLDC-Motor	4
2.1.1	Aufbau und physikalisches Wirkprinzip	4
2.1.2	Elektrisches Ersatzmodell und BEMF	5
2.2	Kommutierung und Ansteuerung	7
2.2.1	Brückentopologie und Bootstrap-Prinzip	7
2.2.2	Sensorbasierte Blockkommutierung	7
2.2.3	Begründung der Verfahrenswahl	8
2.2.4	Vierquadrantenbetrieb und Rekuperation	9
2.2.5	Prinzip der Phasenstromerfassung	9
2.3	Verlustmechanismen in Leistungshalbleitern	10
2.3.1	Verluste im MOSFET	10
2.3.2	Verluste in der Freilaufdiode	14
3	Anforderungen und Systemkonzept	16
3.1	Elektrische und thermische Anforderungen	16
3.1.1	Spannungs- und Stromdimensionierung	16
3.1.2	Thermische Randbedingungen	17
3.1.3	Schaltfrequenz	17
3.2	Systemarchitektur und Signalfluss	18
3.3	Softwarekonzept und Zustandsautomat	18
3.3.1	Ereignisgesteuerte Kommutierung (Position Control)	19
3.3.2	Sicherheitslogik und Notabschaltung	20
3.3.3	Aktive Strombegrenzung und Rekuperation (Current Control)	20

4	Entwurf der Leistungselektronik	21
4.1	Auswahl der Leistungshalbleiter	21
4.2	Phasenstromerfassung und Signalaufbereitung	22
4.2.1	Dimensionierung des Shunt-Widerstands	23
4.2.2	Signalverstärkung für den Mikrocontroller	23
4.3	Verlustanalyse	24
4.3.1	Statische Leitverluste der MOSFETs	24
4.3.2	Dynamische Schaltverluste der MOSFETs	26
4.3.3	Leitverluste der Freilaufdiode	26
4.3.4	Zusammenfassung und thermische Anforderungen	27
4.4	Gate-Treiber	28
4.5	Bootstrap	29
4.6	Zwischenkreis	30
4.6.1	Spannungsreserve und Bulk-Kapazität	30
4.6.2	Kapazitive Entkopplung und Transientenbegrenzung	31
5	Thermische Auslegung	32
5.1	Wärmewiderstandsmodell	32
5.2	Temperaturberechnung	33
5.3	Kühlkörperdimensionierung	33
5.4	Worst-Case-Betrachtung	33
6	Aufbau und Messungen	34
6.1	Hardwareaufbau	34
6.2	Inbetriebnahme	34
6.3	Messungen	34
6.4	Vergleich Rechnung und Messung	34
6.5	Bewertung des thermischen Konzepts	34
7	Fazit und Ausblick	36
	Literatur	37
A	Anhang	38
A.1	Berechnung der Verlustleistungen	38
A.1.1	Leitverluste MOSFET (High-Side und Low-Side)	38
A.1.2	Schaltverluste (High-Side)	38
A.1.3	Leitverluste Freilaufdiode (Totzeitverluste)	39

A.2	Berechnung des Bootstrap-Kondensators	40
A.2.1	Festlegung der zu liefernden Gesamtladung	40
A.2.2	Gesamtkapazität und Bauteilauswahl	41

Abbildungsverzeichnis

1.1	Zeitplan der Studienarbeit.	3
2.1	Querschnitt und prinzipieller Aufbau eines BLDC-Motors. Nach [1, Abb. 5b]. .	5
2.2	Einphasiges ESB des BLDC-Motors.	5
2.3	Verlauf der BEMF und der korrespondierenden Blockströme [1, Abb. 15]. . . .	6
2.4	Prinzipschaltbild einer B6-Brücke zur Ansteuerung des Motors.	7
2.5	Spannungs- und Stromverlauf in einer induktiv belasteten Halbbrücke. . . .	10
2.6	Interne parasitäre Kapazitäten eines MOSFETs.	11
2.7	Einschaltvorgang eines MOSFETs in einer induktiv belasteten Halbbrücke. . .	12
2.8	Ausschaltvorgang eines MOSFETs in einer induktiv belasteten Halbbrücke. . .	13
2.9	Spannungs- und Stromverlauf in einer induktiv belasteten Halbbrücke. . . .	14
3.1	Systemarchitektur und Signalfluss des Motorcontrollers.	18
3.2	Architektur der Interrupt-Routinen (ISR) auf dem Mikrocontroller.	19
4.1	Temperaturabhängigkeit des maximalen Einschaltwiderstands. Grafisch er- mittelter Arbeitspunkt bei 100°C. Eigene Digitalisierung nach [6, Diagramm 9].	25
4.2	Analytische Auswertung der Body-Dioden-Kennlinie. Digitalisierte Kennlinie nach [6, Diagramm 12].	27
5.1	Stationäres thermisches ESB eines gekühlten MOSFETs.	33

Tabellenverzeichnis

2.1	Zustandstabelle der Blockkommutierungslogik in Abhängigkeit der Hall-Sensoren	8
3.1	Zusammenfassung der elektrischen und thermischen Systemanforderungen. .	17
4.1	Datenblattparameter des ausgewählten Leistungs-MOSFETs [6]	22
4.2	Zusammenfassung der Verlustleistungen pro Halbbrücke	28
4.3	Parameter zur Dimensionierung des Bootstrap-Kondensators	30

1 Einleitung

KAPITEL NOCH NICHT FERTIG! AM ENDE ANPASSEN SONST UNÜBERSICHTLICH

Die vorliegende Studienarbeit behandelt die Entwicklung eines leistungselektronischen Motorcontrollers zur Ansteuerung eines bürstenlosen Gleichstrommotors (BLDC) im Niederspannungsbereich. Ziel ist die hardwareseitige Realisierung einer dreiphasigen Leistungsstufe für eine Betriebsspannung von 36 V und Ströme bis 30 A. Im Mittelpunkt stehen die Auslegung der Leistungshalbleiter, die Dimensionierung der Treiberstufen sowie die Analyse elektrischer Verlustmechanismen und thermischer Randbedingungen. Darüber hinaus werden Aspekte der elektromagnetischen Verträglichkeit und des leiterplattentechnischen Designs berücksichtigt, da diese maßgeblich die Zuverlässigkeit und Funktion des Gesamtsystems beeinflussen.

Die Entwicklung eines diskreten Motorcontrollers erfordert ein fundiertes Verständnis der maschinen- und leistungselektronischen Zusammenhänge. Hohe Stromanstiege, schnelle Schaltvorgänge und dynamische Lastwechsel führen zu elektrischen und thermischen Belastungen, die bei der Auslegung aller Komponenten berücksichtigt werden müssen. Neben der rein elektrischen Dimensionierung spielen parasitäre Effekte, Layoutführung und Wärmeabfuhr eine zentrale Rolle. Ziel ist die Realisierung eines robusten und reproduzierbaren Prototyps, der unter realistischen Betriebsbedingungen zuverlässig arbeitet.

1.1 Motivation

Elektrische Antriebssysteme gewinnen sowohl im industriellen Umfeld als auch in mobilen und privaten Anwendungen zunehmend an Bedeutung. Bürstenlose Gleichstrommotoren zeichnen sich durch hohe Leistungsdichte, geringe Wartungsanforderungen und gute Regelbarkeit aus und werden daher in einer Vielzahl moderner Systeme eingesetzt. Mit steigenden Leistungsanforderungen wachsen jedoch auch die Anforderungen an die zugehörige Leistungselektronik. Die Auslegung eines Motorcontrollers ist mit mehreren technischen Herausforderungen verbunden. Steile Schaltflanken und hohe Transienten führen zu elektromagnetischen Störungen und zusätzlichen Verlusten. Gleichzeitig entstehen in den Leistungshalbleitern sowohl Leit- als auch Schaltverluste, die eine sorgfältige thermische Auslegung erfordern. Unzureichend dimensionierte Bauteile oder eine ungünstige Leiterplattenführung können zu Instabilitäten, erhöhter Bauteilbelastung oder im Extremfall zu Bauteilversagen führen.

Zwar sind kommerzielle Motorcontroller verfügbar, diese bieten jedoch häufig nur eingeschränkte Transparenz hinsichtlich ihrer Auslegung oder sind für spezifische Anwendungen optimiert. Eine eigenständige Entwicklung ermöglicht es, die leistungselektronischen Zusammenhänge systematisch zu analysieren und alle relevanten Parameter gezielt auf die vorgegebenen Betriebsbedingungen abzustimmen. Insbesondere hohe Anlaufströme und schnelle Lastwechsel machen eine robuste und nachvollziehbare Dimensionierung erforderlich.

1.2 Zielsetzung

Ziel dieser Arbeit ist die Entwicklung eines BLDC-Motorcontrollers für eine Gleichspannungsversorgung von 36 V und einen Dauerstrom von bis zu 30 A. Der Schwerpunkt liegt auf einem diskreten Aufbau der Leistungselektronik unter Verwendung einzelner MOSFETs, Gate-Treiber und passiver Komponenten. Dabei soll eine dreiphasige Brückentopologie ausgelegt und hinsichtlich elektrischer Belastbarkeit, Verlustleistung und thermischer Stabilität dimensioniert werden.

Im Rahmen der Entwicklung werden geeignete Leistungshalbleiter ausgewählt und deren Betriebsverhalten unter Berücksichtigung von Leit- und Schaltverlusten analysiert. Darüber hinaus erfolgt die Auslegung eines stromtragfähigen und EMV-gerechten Leiterplattenlayouts. Die thermische Bewertung der Baugruppe erfolgt auf Basis berechneter Verlustleistungen und relevanter Wärmewiderstände. Ziel ist ein funktionsfähiger Prototyp, der auch unter erhöhten Anlaufströmen und dynamischen Betriebsbedingungen einen sicheren und stabilen Betrieb gewährleistet.

1.3 Abgrenzung

Der Schwerpunkt dieser Studienarbeit liegt vollumfänglich auf der hardwareseitigen Auslegung und der thermischen Beherrschung des Motorcontrollers. Die Ansteuerung des BLDC-Motors erfolgt im Open-Loop-Betrieb auf Basis einer robusten, sensorbasierten Blockkommutierung (Six-Step-Commutation). Auf algorithmisch komplexe Modulationsverfahren wie die Raumzeitmodulation (SVPWM) oder eine geschlossene feldorientierte Regelung (FOC) wird bewusst verzichtet, da bei der Verwendung diskreter 60°-Hall-Sensoren die Aufrechterhaltung der Systemstabilität bei hochdynamischen Lastwechseln im Vordergrund steht.

Softwareseitige Implementierungen und komplexe Regelkreise zur Drehmoment- oder Drehzahlregelung werden dementsprechend nur insoweit behandelt, wie sie für das grundlegende elektrotechnische Systemverständnis zwingend erforderlich sind. Der wissenschaftliche Fokus ruht stattdessen auf der leistungselektronischen Netzwerktopologie, der physikalischen Auslegung der Halbleiterschalter, der analytischen Verlustleistungsbilanzierung sowie der

elektromagnetisch verträglichen (EMV) und thermischen Konzeption des Leiterplattendesigns.

1.4 Aufbau der Arbeit

HIER FEHLT
NOCH ALLES!

Abbildung 1.1: Zeitplan der Studienarbeit.

2 Theoretische Grundlagen

Dieses Kapitel legt das theoretische Fundament für die Dimensionierung des Motorcontrollers. Im Fokus stehen das elektromechanische Modell des BLDC-Motors, die sensorbasierte Kommutierung sowie die leistungselektronischen Verlust- und Temperaturmodelle, welche die hardwareseitigen Grenzen des Systems definieren. Die hier hergeleiteten Zusammenhänge bilden die Basis für die Bauteilauswahl in Kapitel 4.

2.1 Der BLDC-Motor

Der BLDC-Motor stellt eine technologische Weiterentwicklung der konventionellen Gleichstrommaschine dar, bei der die mechanische Kommutierung durch eine elektronische Steuerung ersetzt wird. Im Gegensatz zu bürstenbehafteten Motoren, bei denen Kohlebürsten und ein Kollektor für die Stromwendung sorgen, erfolgt die Ansteuerung der Statorwicklungen hier in Abhängigkeit von der Rotorlage. Dies eliminiert den mechanischen Verschleiß und die Funkenbildung, was zu einer höheren Zuverlässigkeit, geringerem Wartungsaufwand und einer verbesserten thermischen Charakteristik führt, da die Verlustwärme primär im außenliegenden Stator entsteht und effektiv abgeführt werden kann [1, S. 9].

2.1.1 Aufbau und physikalisches Wirkprinzip

Der mechanische Aufbau gliedert sich primär in den feststehenden Stator und den rotierenden Rotor, wie der Querschnitt in Abbildung 2.1 schematisch veranschaulicht.

Stator

Der Stator besteht aus geschichteten Stahlblechen (Lamellen), um Wirbelstromverluste zu minimieren. In den Nuten des Stators sind die Wicklungen untergebracht, die meist in drei Phasen (U , V , W) angeordnet sind. Diese Wicklungen sind im Stern verschaltet, wobei der Sternpunkt im Motor isoliert ist und nicht nach außen herausgeführt wird.

Rotor

Der Rotor trägt die Permanentmagnete. Je nach Anordnung unterscheidet man zwischen Innenläufern, bei denen der Rotor innerhalb des Stators dreht, und Außenläufern. Die Anzahl der magnetischen Pole (N und S) variiert je nach Applikation, ist jedoch stets geradzahlig. Eine höhere Polpaarzahl führt bei gleicher elektrischer Frequenz zu einer geringeren mechanischen Drehzahl, erhöht jedoch gleichzeitig das verfügbare Drehmoment.

Das Drehmoment entsteht durch die Lorentzkraft, die auf die bestromten Leiter im Magnetfeld wirkt. Damit eine kontinuierliche Rotation gewährleistet ist, muss das magnetische Feld des Stators dem des Rotors stets um 90° vorauslaufen.




Abbildung 2.1: Querschnitt und prinzipieller Aufbau eines BLDC-Motors. Nach [1, Abb. 5b].

2.1.2 Elektrisches Ersatzmodell und BEMF

Für die steuerungstechnische Betrachtung und die Dimensionierung der Endstufe wird jede Phase des Motors durch ein elektrisches Ersatzschaltbild (ESB) modelliert (siehe Abbildung 2.2). Dieses besteht aus einer Reihenschaltung des ohmschen Wicklungswiderstands R , der Wicklungsinduktivität L und einer induzierten Spannungsquelle, der sogenannten Gegen-Elektromotorischen Kraft (Back Electromotive Force, BEMF).




Abbildung 2.2: Einphasiges ESB des BLDC-Motors.

Unter Anwendung des Maschensatzes ergibt sich die Spannungsgleichung für eine einzelne Phase (z. B. Phase U) gemäß Gleichung 2.1:

$$v_U(t) = R \cdot i_U(t) + L \cdot \frac{di_U(t)}{dt} + e_U(t) \quad (2.1)$$

Hierbei ist v_U die anliegende Klemmenspannung, i_U der Phasenstrom und e_U die induzierte Gegenspannung. Die motor-spezifischen Parameter definieren dabei maßgeblich das elektrische Verhalten: Der Wicklungswiderstand R determiniert die ohmschen Verluste, während die Induktivität L die Stromanstiegsgeschwindigkeit begrenzt und den hochfrequenten PWM-Ripple glättet. Die BEMF e_U begrenzt hingegen die erreichbare Maximaldrehzahl, da bei einem Erreichen der Versorgungsspannung kein Strom mehr in den Motor eingeprägt werden kann. Die BEMF entsteht durch die Rotation des magnetischen Rotorfeldes relativ zu den Statorwicklungen (Induktionsgesetz). In Anlehnung an [2] kann die Gegenspannung allgemein beschrieben werden durch:

$$e_U(t) = k_e \cdot \omega_m \cdot f(\theta_e) \quad (2.2)$$

Dabei ist k_e die spezifische BEMF-Konstante des Motors. Charakteristisch für BLDC-Motoren ist der trapezförmige Verlauf der Funktion $f(\theta_e)$, resultierend aus der Form des magnetischen Flusses im Luftspalt. Um ein konstantes Drehmoment zu erzeugen, sollte der Phasenstrom idealerweise als 120°-Block eingeprägt werden, sodass er exakt mit dem flachen Dach der trapezförmigen BEMF korrespondiert (vgl. Abbildung 2.3).




Abbildung 2.3: Verlauf der BEMF und der korrespondierenden Blockströme [1, Abb. 15].

2.2 Kommutierung und Ansteuerung

Damit der Motor ein kontinuierliches Drehmoment erzeugt, müssen die Statorwicklungen synchron zur aktuellen Rotorposition bestromt werden. Ziel der Kommutierung ist es, den Winkel zwischen dem Erregerfeld des Rotors und dem Statorfeld im Bereich von 90° elektrisch zu halten, da hierbei die maximale Lorentzkraft wirkt.

2.2.1 Brückentopologie und Bootstrap-Prinzip

Die leistungselektronische Umsetzung der Kommutierung erfolgt über eine dreiphasige Wechselrichterbrücke (B6-Brücke). Das Prinzipschaltbild ist in Abbildung 2.4 dargestellt. Die Schaltung besteht aus drei parallel am Gleichspannungszwischenkreis (V_{DC}) liegenden Halbbrücken, welche die Phasen an die Versorgungsspannung (High-Side) oder an das Bezugspotential (Low-Side) schalten können.




Abbildung 2.4: Prinzipschaltbild einer B6-Brücke zur Ansteuerung des Motors.

In der vorliegenden Niederspannungsanwendung werden aus Effizienzgründen ausschließlich N-Kanal-MOSFETs eingesetzt. Da der High-Side-Transistor zum vollständigen Durchsteuern jedoch eine Gate-Spannung oberhalb der Zwischenkreisspannung benötigt, wird eine Bootstrap-Schaltung implementiert. Ein Kondensator lädt sich dabei während der Leitphase des Low-Side-Schalters auf. Schaltet die Halbbrücke um, „schwimmt“ das Potential des Kondensators mit der Source-Spannung nach oben und stellt dem Treiber die notwendige Überspannung bereit [3, S. 1].

2.2.2 Sensorbasierte Blockkommutierung

Zur Erfassung der absoluten Rotorlage verfügt der Motor über drei im Stator integrierte Hall-Sensoren, welche räumlich um 120° elektrisch versetzt angeordnet sind. Dieser Versatz teilt eine elektrische Umdrehung in sechs eindeutig identifizierbare, 60° breite Sektoren.

Die hardwarenahe und robusteste Methode zur Ansteuerung ist die sogenannte Blockkommutierung (Six-Step-Commutation). Hierbei werden dem jeweiligen Hall-Zustand feste Schalt-

muster zugeordnet. Zu jedem Zeitpunkt sind exakt zwei Phasen aktiv bestromt, während die dritte Phase hochohmig verbleibt. Die Zustandslogik für das Invertersystem ist in Tabelle 2.1 zusammengefasst.

Tabelle 2.1: Zustandstabelle der Blockkommutierungslogik in Abhängigkeit der Hall-Sensoren

Hall-Sensoren			Phasenzustand			Sektor
H ₁	H ₂	H ₃	U	V	W	
1	0	1	V _{DC}	GND	NC	I
1	0	0	V _{DC}	NC	GND	II
1	1	0	NC	V _{DC}	GND	III
0	1	0	GND	V _{DC}	NC	IV
0	1	1	GND	NC	V _{DC}	V
0	0	1	NC	GND	V _{DC}	VI

In der hier verwendeten Blockkommutierung sind die Phasenströme nicht sinusförmig, sondern werden idealerweise als 120° breite Stromblöcke eingepreßt, die mit den flachen Dächern der trapezförmigen BEMF überlappen. Der Effektivwert I_{RMS} eines Stroms ist allgemein über eine elektrische Periode als quadratischer Mittelwert definiert und gilt unabhängig von der Stromform. Für einen idealen 120°-Blockstrom ergibt sich daraus $I_{\text{RMS}} = \sqrt{2/3}$. In dieser Arbeit wird der Nennstrom des Motors jedoch zunächst als äquivalenter sinusförmiger Phasenstrom angegeben und anschließend in einen zugehörigen Block-Spitzenstrom umgerechnet, der für die elektrische und thermische Auslegung maßgeblich ist. Um das erzeugte Drehmoment regeln zu können, werden die MOSFETs der aktiven Phasen mit einem pulsweitenmodulierten Signal (PWM) hochfrequent getaktet. Das sich ergebende Tastverhältnis d moduliert die anliegende effektive Phasenspannung gemäß der Relation $\bar{v}_{\text{ph}} = d \cdot V_{\text{DC}}$ und bestimmt somit den mittleren Motorstrom.

2.2.3 Begründung der Verfahrenswahl

In der modernen Antriebstechnik hat sich neben der Blockkommutierung die Raumzeigermodulation (SVPWM) als Standard etabliert. Dabei wird ein kontinuierlich rotierender Spannungsraumzeiger durch eine präzise Überlagerung aller drei Halbbrücken generiert. Theoretisch bietet die SVPWM eine um den Faktor $2/\sqrt{3} \approx 1,15$ bessere Ausnutzung der Zwischenkreisspannung sowie eine Reduktion der Drehmomentwelligkeit wie in [4] beschrieben.

Für den im Rahmen dieser Arbeit konzipierten Motorcontroller wird jedoch bewusst auf eine SVPWM zugunsten der robusten Blockkommutierung verzichtet. Die Ursache liegt in den systembedingten Einschränkungen der Rotorlageerfassung. Die SVPWM erfordert zur exakten Vektorsynthese einen kontinuierlichen und hochaufgelösten Rotorwinkel. Da die vorhandenen

Hall-Sensoren jedoch lediglich eine diskrete Auflösung von 60° aufweisen, müsste der Winkel zwischen zwei Schaltflanken vom Mikrocontroller zeitbasiert interpoliert werden.

Während diese lineare Interpolation bei stationären Drehzahlen zufriedenstellend funktioniert, führt sie bei hochdynamischen Lastwechseln unweigerlich zu massiven Schätzfehlern. Die fehlerhaft interpolierte Rotorlage erzwingt das Anlegen falscher Raumzeigervektoren, was im Verlust der Synchronität oder sogar in der Zerstörung der Leistungsendstufe durch parasitäre Fehlströme resultieren kann. Da kein hochauflösender optischer oder magnetischer Encoder vorgesehen ist, stellt die strikt zustandsbasierte Blockkommutierung die deutlich betriebssicherere und technisch überlegene Lösung für dynamische Traktionsantriebe dar.

2.2.4 Vierquadrantenbetrieb und Rekuperation

Ein Traktionsantrieb muss neben dem motorischen Betrieb auch das aktive Bremsen beherrschen. Da der BLDC-Motor bei Rotation eine Spannung in den Statorwicklungen induziert, kann er kinetische Energie in elektrische Energie umwandeln. Da die induzierte Gegenspannung bei niedrigen Drehzahlen oft geringer ist als die Zwischenkreisspannung, wird die B6-Brücke in diesem Zustand leistungselektronisch als aktiver Aufwärtswandler betrieben. Durch geeignetes Takten der Low-Side-Transistoren wird magnetische Energie in den Motorinduktivitäten zwischengespeichert und anschließend auf das höhere Spannungsniveau des Zwischenkreises gepumpt. Qualitativ vertauschen sich beim Übergang vom motorischen in den generatorischen Betrieb lediglich die Rollen der taktenden und freilaufenden Schalter.

2.2.5 Prinzip der Phasenstromerfassung

Für einen sicheren Betrieb ist die Kenntnis des Phasenstroms unerlässlich. Bei hochdynamischen Lastwechseln oder einer mechanischen Blockade des Rotors verschwindet die induzierte Gegenspannung ($e_U \approx 0$). Gemäß der Spannungsgleichung 2.1 würde die anliegende Spannung in diesem Moment nur durch den sehr geringen ohmschen Wicklungswiderstand begrenzt werden, was physikalisch zu zerstörerischen Kurzschlussströmen führt. Um diesen Strom in einer B6-Brücke mit Blockkommutierung messtechnisch zu erfassen, hat sich die Single-Shunt-Topologie etabliert. Hierbei wird ein einzelner, niederohmiger Messwiderstand (Shunt) in den gemeinsamen Rückleiterpfad (GND) der drei Low-Side-Halbbrücken platziert. Da bei der Blockkommutierung stets exakt eine Phase den Hin- und eine Phase den Rückstrom führt, entspricht der im Gleichspannungszwischenkreis gemessene Stromwert betragsmäßig dem aktuell fließenden Phasenstrom.

2.3 Verlustmechanismen in Leistungshalbleitern

Ein idealer Halbleiter würde verlustfrei arbeiten und Zustandswechsel in unendlich kurzer Zeit vollziehen. Reale Transistoren und Dioden weisen jedoch parasitäre Eigenschaften auf, die unvermeidlich zu einer Verlustleistung führen. Diese elektrische Leistung wird in Wärmeenergie umgewandelt und muss über das thermische Management abgeführt werden, um eine Zerstörung des Bauteils zu verhindern. Die Gesamtverluste in einer leistungselektronischen Halbbrücke setzen sich primär aus Leit- und Schaltverlusten der Schalter sowie der zugehörigen Freilaufdioden zusammen. Sperrverluste (Leakage Losses), die durch Leckströme im blockierenden Zustand entstehen, liegen bei Niederspannungsanwendungen im Mikrowatt-Bereich und können für die thermische Dimensionierung vernachlässigt werden [5, S. 3].

2.3.1 Verluste im MOSFET

Die Verluste im MOSFET dominieren die thermische Belastung des Motorcontrollers. Abbildung 2.5 verdeutlicht den Unterschied zwischen dem idealen und dem realen Schaltverhalten am Beispiel einer induktiv belasteten Halbbrücke, wie sie im Motorinverter vorliegt.




Abbildung 2.5: Spannungs- und Stromverlauf in einer induktiv belasteten Halbbrücke.

Leitverluste

Im statisch eingeschalteten Zustand verhält sich der Drain-Source-Kanal des MOSFETs näherungsweise wie ein ohmscher Widerstand $R_{DS(on)}$. Die daraus resultierenden Leitverluste lassen sich in Abhängigkeit des Effektivstroms I_{RMS} berechnen:

$$P_{MOS,c} = I_{RMS}^2 \cdot R_{DS(on)}(T_J) \quad (2.3)$$

Kritisch für die Systemstabilität ist hierbei die Temperaturabhängigkeit. Der Kanalwiderstand steigt mit zunehmender Sperrschichttemperatur T_J signifikant an. Dies führt zu einem positiven

thermischen Rückkopplungseffekt, der bei der Auslegung zwingend berücksichtigt werden muss. Der entsprechende Wert für $R_{DS(on)}$ kann aus der Datenblattkennlinie des Herstellers bestimmt werden.

Schaltverluste

Da MOSFETs bauartbedingt nicht unendlich schnell umschalten können, treten beim Übergang zwischen dem leitenden und sperrenden Zustand Transienten auf. In diesen Phasen überlappen sich Spannung und Strom (vgl. Abb. 2.5 rechts), wodurch Momentanleistung in Wärme umgesetzt wird.

Für die Berechnung der Schaltverluste ist es dabei ausreichend, den Schaltvorgang näherungsweise linear zu betrachten, was zugleich eine konservative Worst-Case-Abschätzung darstellt [5, S. 6]. Der idealisierte Verlauf umfasst insbesondere den zeitlichen Anstieg der Gate-Spannung, die Stromübernahme durch den MOSFET sowie die Umladevorgänge der parasitären Kapazitäten und die Effekte der Diodenrückwärtserholung (Reverse Recovery). Maßgeblich für die Schaltdynamik sind die internen parasitären Kapazitäten des Halbleiters (siehe Abbildung 2.6). Von besonderer Bedeutung ist die Gate-Drain-Kapazität C_{GD} (Miller-Kapazität). Während des Schaltvorgangs führt das Umladen dieser Kapazität zum sogenannten Miller-Plateau, einem Zustand, in dem die Gate-Spannung konstant verharnt, bis die Drain-Source-Spannung vollständig kommutiert ist.




Abbildung 2.6: Interne parasitäre Kapazitäten eines MOSFETs.

Die Schaltverluste setzen sich maßgeblich aus der Summe der Einschalt- ($P_{MOS,on}$) und Ausschaltverluste ($P_{MOS,off}$) zusammen, die im Folgenden hergeleitet werden.

Einschaltvorgang ($P_{MOS,on}$)

Beim Einschalten wird der MOSFET durch die Treiberstufe von 0 V auf die Treiberspannung v_{dr} angesteuert. Zunächst steigt die Gate-Source-Spannung mit einer durch R_G und die Eingangskapazität C_{iss} bestimmten Zeitkonstante an, ohne dass sich der Laststrom ändert. Erst beim Erreichen der Schwellspannung $v_{GS,th}$ beginnt der Drainstrom anzusteigen und übernimmt

den Laststrom. Während dieser Stromanstiegsphase liegt weiterhin nahezu die volle Drain-Source-Spannung an, sodass eine Überlappung von Strom und Spannung entsteht. Zusätzlich muss beim Einschalten die Rückwärtserholung der Freilaufdiode berücksichtigt werden. Die im Halbleiter gespeicherten Ladungsträger führen zu einem zusätzlichen Stromanteil (Reverse-Recovery-Strom), der vom MOSFET aufgenommen werden muss und die Einschaltverluste erhöht [5, S. 6]. Die entsprechenden Werte können wiederum aus dem Datenblatt des MOSFETs bestimmt werden. Der Einschaltvorgang ist in Abbildung 2.7 dargestellt.




Abbildung 2.7: Einschaltvorgang eines MOSFETs in einer induktiv belasteten Halbbrücke.

Der v_{GS} -Verlauf zwischen $t_2 \leq t \leq t_3$ wird als Millerplateau bezeichnet. Aus dem Datenblatt lässt sich anhand von $v_{GS,th}$ und der Miller-Spannung $v_{GS,Mi}$ die benötigte Umschaltladung Q_{sw} ablesen. Diese charakterisiert das für die verlustbehaftete Strom-Spannungs-Überlappung relevante Zeitintervall $t_1 \leq t \leq t_3$. Der sich in dieser Phase einstellende Gatestrom i_G lässt sich mittels der Maschenregel ermitteln:

$$i_G = \frac{v_{dr} - v_{GS,Mi}}{R_G} \quad (2.4)$$

Unter Anwendung des physikalischen Zusammenhangs von Ladung und Strom ($Q = I \cdot \Delta t$) kann die Dauer der relevanten Einschaltflanke ($t_3 - t_1$) berechnet werden. Durch Einsetzen von Gleichung 2.4 in diese Beziehung ergibt sich:

$$(t_3 - t_1) = \frac{Q_{sw} \cdot R_G}{v_{dr} - v_{GS,Mi}} \quad (2.5)$$

Mit Kenntnis dieses kritischen Zeitintervalls lässt sich die während eines einzelnen Einschaltvorgangs im MOSFET dissipierte Gesamtenergie berechnen:

$$E_{MOS,on} = \frac{1}{2} i_{L,0} \cdot v_i \cdot (t_3 - t_1) + E_{MOS,on,rr} \quad (2.6)$$

Der zusätzliche Energieanteil $E_{\text{MOS,on,rr}}$ resultiert aus der im pn-Übergang der gegenüberliegenden Freilaufdiode gespeicherten Sperrverzögerungsladung Q_{rr} . Da der Halbleiterschalter diesen transienten Strompuls bei nahezu voller Zwischenkreisspannung v_i aufnehmen muss, berechnet sich der entsprechende Verlustanteil im MOSFET gemäß [5, S. 10] zu:

$$E_{\text{MOS,on,rr}} = Q_{\text{rr}} \cdot v_i \quad (2.7)$$

Ausschaltvorgang ($P_{\text{MOS,off}}$)

Der Ausschaltvorgang verhält sich prinzipiell invers zum Einschaltvorgang. Abbildung 2.8 visualisiert den idealisierten zeitlichen Verlauf der maßgeblichen Größen.




Abbildung 2.8: Ausschaltvorgang eines MOSFETs in einer induktiv belasteten Halbbrücke.

Analog zum Einschaltvorgang bestimmt sich der Gatestrom während der Entladung der Miller-Kapazität. Bei einer treiberseitigen Abschaltschwellenspannung von $v_{\text{dr,off}}$ lautet die entsprechende Maschengleichung:

$$i_G = \frac{v_{\text{GS,Mi}} - v_{\text{dr,off}}}{R_G} \quad (2.8)$$

Mithilfe der Umschaltladung Q_{sw} lässt sich die Gleichung nach dem zeitlichen Ausräumintervall der Ladungsträger ($t_3 - t_1$) umstellen. Eingesetzt ergibt sich die Dauer der Schaltflanke zu:

$$(t_3 - t_1) = \frac{Q_{\text{sw}} \cdot R_G}{v_{\text{GS,Mi}} - v_{\text{dr,off}}} \quad (2.9)$$

Die während dieser Zeitspanne im MOSFET dissipierte Energie $E_{\text{MOS,off}}$ berechnet sich zu:

$$E_{\text{MOS,off}} = \frac{1}{2} i_{\text{L},\delta T} \cdot v_i \cdot (t_3 - t_1) \quad (2.10)$$

Die dynamischen Umschaltverluste des Transistors hängen folglich maßgeblich von der gewählten Umschaltfrequenz f_{sw} ab. Die Gesamtschaltverlustleistung resultiert aus den berechneten Schaltenergien $E_{MOS,on}$ und $E_{MOS,off}$:

$$P_{MOS,sw} = P_{MOS,on} + P_{MOS,off} = f_{sw} \cdot (E_{MOS,on} + E_{MOS,off}) \quad (2.11)$$

2.3.2 Verluste in der Freilaufdiode

In einer B6-Brückentopologie wird die Funktion der Freilaufdiode durch die intrinsische Body-Diode der MOSFETs übernommen (vgl. Abb. 2.4). Da der Strom in der Totzeit des Gate-Treibers über diese Diode fließen muss, trägt sie zur Erwärmung bei. Abbildung 2.9 stellt das Schaltverhalten einer idealen Diode dem einer realen Body-Diode in einer induktiv belasteten Halbbrücke gegenüber.




Abbildung 2.9: Spannungs- und Stromverlauf in einer induktiv belasteten Halbbrücke.

Durchlassverluste ($P_{D,c}$)

Während der Leitphase fällt an der Diode eine nichtlineare Durchlassspannung v_D ab. Die mittleren Leitverluste berechnen sich über das Integral der Momentanleistung:

$$P_{D,c} = \frac{1}{T} \int_0^T i_D(t) \cdot v_D(t) dt \quad (2.12)$$

Zur analytischen Berechnung wird die Diodenkennlinie durch eine Reihenschaltung aus einer Schwellenspannung $v_{D,0}$ und einem differentiellen Widerstand r_D approximiert (vgl. [5, Abb. 2]). Durch diese Annäherung lassen sich die resultierenden Verluste in einen spannungs- und einen widerstandsabhängigen Anteil (P_U und P_R) unterteilen. Mithilfe dieser Näherung ergibt sich:

$$P_{D,c} = P_U + P_R = v_{D,0} \bar{i}_D + r_D i_{D,RMS}^2 \quad (2.13)$$

Sperrverzögerungsverluste (Reverse Recovery)

Beim Übergang der Diode vom leitenden in den sperrenden Zustand (Abschalten) kann der Stromfluss nicht augenblicklich stoppen. Um die im pn-Übergang gespeicherte Ladung Q_{rr} abzubauen, fließt für kurze Zeit ein negativer Sperrverzögerungsstrom.

Da in diesem Moment die gegenüberliegende Halbrücke bereits einschaltet und die volle Zwischenkreisspannung v_i anliegt, entsteht eine ausgeprägte Verlustleistungsspitze. Theoretisch berechnen sich diese Reverse-Recovery-Verluste (P_{rr}) der Diode näherungsweise zu:

$$P_{rr} = \frac{1}{2} v_i \cdot I_{RM} \cdot \frac{1}{2} \cdot t_{rr} \cdot f_{SW} \quad (2.14)$$

In der praktischen Anwendung von Niederspannungsumrichtern wird diese Gleichung jedoch selten angewandt. Obwohl die Ladung Q_{rr} maßgeblich von der Diode verursacht wird, dissipiert die resultierende Verlustleistung nahezu vollständig in Form der bereits erwähnten Einschaltenergie $E_{MOS,on,rr}$ im gegenüberliegenden, aktiven MOSFET. Die eigenen, internen Schaltverluste der Diode können daher für die thermische Dimensionierung vernachlässigt werden [5, S. 10]. Sperrverluste durch Leckströme sowie Vorwärtsverzögerungsverluste (Forward Recovery) sind in Niederspannungsanwendungen technisch irrelevant und fließen nicht in die weitere Auslegung ein.

3 Anforderungen und Systemkonzept

Dieses Kapitel definiert die technischen Spezifikationen und beschreibt das übergeordnete Systemkonzept des Motorcontrollers. Aus den Randbedingungen des Antriebsstrangs werden die elektrischen und thermischen Anforderungen abgeleitet. Diese bilden die verbindliche Grundlage für die in Kapitel 4 folgende Komponentenauswahl und Verlustleistungsberechnung. Abschließend werden die gewählte Hardwarearchitektur sowie das interruptbasierte Softwarekonzept vorgestellt.

3.1 Elektrische und thermische Anforderungen

Das Antriebssystem basiert auf zwei bürstenlosen Gleichstrommotoren mit einer mechanischen Nennleistung von jeweils 400 W. Die Energieversorgung erfolgt über einen Lithium-Ionen-Akkumulator (10S-Konfiguration) mit einer Nominalspannung von 36 V, einer Ladeschlussspannung von 42 V und einer Kapazität von 4,4 Ah. Aus diesen mechanischen und physikalischen Randbedingungen lassen sich die Anforderungen an die Leistungselektronik ableiten.

3.1.1 Spannungs- und Stromdimensionierung

Während des Betriebs können durch induktive Lastwechsel und parasitäre Leitungsinduktivitäten kurzzeitige Überspannungen auftreten. Ein weiterer relevanter Effekt ist der Spannungsanstieg im Zwischenkreis während generatorischer Betriebszustände (rekuperatives Bremsen). Um einen sicheren Betrieb im Vierquadrantenbetrieb zu gewährleisten, müssen alle leistungstragenden Komponenten (MOSFETs, Kondensatoren) für eine Spannungsfestigkeit von mindestens 60 V ausgelegt werden. Aus Gründen der Bauteilzuverlässigkeit wird eine Auslegungsreserve auf 80 V angestrebt. Bei einer Nennleistung von 400 W und 36 V ergibt sich im stationären Betrieb ein mittlerer Strom von etwa 11,1 A pro Motor. Um einen kraftvollen Anlauf aus dem Stillstand zu garantieren, wird die Endstufe für einen transienten, äquivalent sinusförmigen Phasen-Effektivstrom von $30 A_{\text{RMS}}$ dimensioniert, woraus für die verwendete Blockkommutierung konservativ ein zulässiger Block-Spitzenstrom von 42,4 A entspricht. Um das System vor den in Abschnitt 2.2.5 beschriebenen Überströmen zu schützen, ist eine hardwarenahe Strombegrenzung (Cycle-by-Cycle Current Limiting) zwingend erforderlich, welche

den Maximalstrom strikt auf diese 42,4 A limitiert und die Obergrenze für die Safe Operating Area (SOA) bildet.

Um zu garantieren, dass dieser Strom im Fehlerfall nicht überschritten und die Endstufe thermisch zerstört wird, ist eine hardwarenahe aktive Strombegrenzung (Cycle-by-Cycle Current Limiting) zwingend erforderlich. Diese muss den Maximalstrom strikt auf 42,4 A limitieren und bildet die Obergrenze für die Safe Operating Area (SOA) der Transistoren.

3.1.2 Thermische Randbedingungen

Die thermische Dimensionierung stellt eine der größten Herausforderungen beim Entwurf kompakter Motorcontroller dar. Das System muss in der Lage sein, die bei 42,4 A entstehenden Halbleiterverluste zuverlässig abzuführen. Als Randbedingung wird ein passives Kühlkonzept (Aluminium-Kühlkörper ohne erzwungene Konvektion) bei einer maximalen Umgebungstemperatur von 40 °C definiert. Obwohl moderne Silizium-Leistungs-MOSFETs Sperrschichttemperaturen von bis zu 175 °C tolerieren, wird die maximale Arbeitstemperatur der Halbleiter (T_J) für die theoretischen Berechnungen konservativ auf 100 °C limitiert. Diese thermische Reserve begrenzt den temperaturbedingten Anstieg des Einschaltwiderstands $R_{DS(on)}$ und schwächt die positive thermische Rückkopplung, wodurch das Risiko eines thermischen Durchgehens (Thermal Runaway) ausgeschlossen wird.

3.1.3 Schaltfrequenz

Zur Vermeidung wahrnehmbarer akustischer Emissionen des Motors sowie zur Reduktion der Stromwelligkeit wird die PWM-Schaltfrequenz knapp oberhalb der menschlichen Hörschwelle auf 20 kHz festgelegt. Eine höhere Frequenz würde zwar den Stromripple in den Motorinduktivitäten weiter glätten, gleichzeitig aber die dynamischen Schaltverluste in der Endstufe massiv erhöhen. Zur besseren Übersicht sind alle abgeleiteten Systemanforderungen in Tabelle 3.1 zusammengefasst.

Tabelle 3.1: Zusammenfassung der elektrischen und thermischen Systemanforderungen.

Parameter	Symbol	Wert	Einheit
Nominale Akkumulatorspannung	$V_{bat,nom}$	36	V
Maximale Ladeschlussspannung	$V_{bat,max}$	42	V
Geforderte Spannungsfestigkeit	$V_{DS,max}$	≥ 60	V
Maximales aktives Stromlimit	$I_{Block,max}$	42,4	A (Peak)
PWM-Schaltfrequenz	f_{sw}	20	kHz
Logikpegel des Mikrocontrollers	V_{logic}	3,3	V
Max. zulässige Umgebungstemperatur	T_A	40	°C
Thermische Auslegungsgrenze	$T_{J,max}$	100	°C

3.2 Systemarchitektur und Signalfluss

Um die abgeleiteten Anforderungen umzusetzen, wird der Motorcontroller in eine modulare Hardwarearchitektur gegliedert. Das Gesamtsystem besteht aus drei funktionalen Hauptblöcken: der digitalen Steuerungseinheit, der analogen Treiberstufe und dem Leistungsteil mit integrierter Strommessung. Abbildung 3.1 veranschaulicht das Blockdiagramm sowie den Signalfluss des Motorcontrollers.




Abbildung 3.1: Systemarchitektur und Signalfluss des Motorcontrollers.

Die Steuerungsebene wird durch einen STM32-Mikrocontroller abgebildet. Die Firmware wertet die diskreten Signale der Hall-Sensoren aus und generiert die hochfrequenten PWM-Signale. Gleichzeitig überwacht der integrierte Analog-Digital-Wandler (ADC) den Spannungsabfall an einem Low-Side-Shunt, welcher über einen Operationsverstärker aufbereitet wird, um den Phasenstrom zu regeln. Der Gleichspannungszwischenkreis wird durch Elektrolytkondensatoren realisiert und puffert die hochfrequenten Rippleströme des Inverters, um den Akkumulator vor transienten Stromspitzen zu schützen.

3.3 Softwarekonzept und Zustandsautomat

Während die Hardware die physikalischen Leistungsgrenzen definiert, bestimmt die Architektur der Firmware die dynamische Reaktionsfähigkeit des Antriebs. Zur echtzeitfähigen Umsetzung der Blockkommutierung und der Systemüberwachung ist die Steuerungssoftware als deterministischer, strikt ereignisgesteuerter Zustandsautomat ausgeführt.

Die Architektur gliedert sich primär in zwei parallel ablaufende, hochpriorisierte Hardware-Interrupts. Die asynchrone Rotorlageerfassung (Position Control) und die synchrone Stromüberwachung (Current Control). Das funktionale Zusammenspiel dieser beiden Kernprozesse ist im Flussdiagramm in Abbildung 3.2 detailliert dargestellt und wird im Folgenden erläutert.




Abbildung 3.2: Architektur der Interrupt-Routinen (ISR) auf dem Mikrocontroller.

3.3.1 Ereignisgesteuerte Kommutierung (Position Control)

Die Erfassung der absoluten Rotorlage sowie die physikalische Umschaltung der Phasen erfolgen ausnahmslos innerhalb der Interrupt-Service-Routine der externen Interrupts (Abbildung 3.2a). Die drei Hall-Sensoren sind an dedizierte GPIO-Pins angebunden, die bei jeder detektierten Signalfanke den Mikrocontroller unterbrechen.

Innerhalb dieser ISR werden die Signalzustände eingelesen und mittels bitweiser Kodierung zu einem Zustandsvektor zusammengefasst. Dieser Vektor korrespondiert über eine zeiteffiziente Lookup Table (LUT) eindeutig mit dem aktuellen physikalischen Sektor des Motors. Unmittelbar im Anschluss aktualisiert die Software die Timer-Capture-Compare-Register (CCR), welche die hardwareseitige PWM-Ausgabe an die Gate-Treiber modulieren.

3.3.2 Sicherheitslogik und Notabschaltung

Wie im Kommutierungspfad ersichtlich, beinhaltet die Softwarearchitektur eine essenzielle Plausibilitätsprüfung. Sollte durch Störeinflüsse (EMV) oder einen Kabelbruch ein physikalisch unmöglicher Hall-Zustand (wie 0b000 oder 0b111) auftreten, wird unmittelbar der Default-Case aktiviert. In diesem Notfall werden ausnahmslos alle Gate-Treiber deaktiviert (Emergency Stop), um gefährliche Brückenkurzschlüsse im Inverter zu verhindern.

3.3.3 Aktive Strombegrenzung und Rekuperation (Current Control)

Zusätzlich zur reinen Kommutierung regelt ein synchroner Steuerungspfad den Phasenstrom (vgl. Abbildung 3.2, rechts). Um den thermischen Worst-Case abzusichern, ist im STM32 ein an den Analog Watchdog gekoppelter ADC-Interrupt konfiguriert. Übersteigt der gemessene Strom den Grenzwert von 42,4 A, erzwingt die Firmware in Echtzeit eine Reduktion des PWM-Tastverhältnisses, wodurch sich der Phasenstrom dynamisch am Limit einpendelt.

Diese Systemarchitektur bildet zeitgleich die Basis für die Steuerung der Rekuperation. Wird ein negatives Drehmoment gefordert, invertiert die Hauptschleife das Kommutierungsmuster. Der Inverter arbeitet daraufhin als Boost-Converter und speist Energie zurück, während die Strombegrenzung parallel sicherstellt, dass auch der Bremsstrom das festgelegte Hardware-Limit nicht verletzt.

4 Entwurf der Leistungselektronik

Basierend auf den in Kapitel 3 definierten Systemanforderungen erfolgt in diesem Kapitel die konkrete Dimensionierung der leistungselektronischen Komponenten. Der Fokus liegt dabei auf der Auswahl der Leistungshalbleiter, der Berechnung der zugehörigen Verlustleistungen sowie der Auslegung der Treiber- und Zwischenkreisstrukturen.

4.1 Auswahl der Leistungshalbleiter

Die Auswahl der Leistungshalbleiter stellt einen zentralen Entwurfsschritt im Motorcontroller dar, da diese Bauelemente den Wirkungsgrad, das Schaltverhalten sowie die thermische Zuverlässigkeit des Gesamtsystems maßgeblich bestimmen. Für die Realisierung der dreiphasigen B6-Brückentopologie wurde der N-Kanal-Leistungs-MOSFET IPP034N08N5 aus der OptiMOS™-5-Serie von Infineon Technologies ausgewählt [6]. Die nachfolgend diskutierten elektrischen und thermischen Kennwerte basieren auf den im Datenblatt spezifizierten Parametern. Ein wesentliches Auswahlkriterium ist die Spannungsfestigkeit des Transistors. Bei einer maximalen Ladeschlussspannung des verwendeten Akkumulators von 42 V muss der MOSFET sowohl diese Gleichspannung sicher sperren als auch transiente Überspannungen tolerieren, die infolge schneller Schaltvorgänge an den induktiven Motorwicklungen sowie durch parasitäre Streuinduktivitäten entstehen. Der gewählte MOSFET besitzt eine spezifizierte Drain-Source-Durchbruchspannung von $V_{DS} = 80 \text{ V}$. Gegenüber der maximalen Zwischenkreisspannung ergibt sich somit eine großzügige Sicherheitsreserve von nahezu 100 %. Neben der Spannungsfestigkeit stellt die Stromtragfähigkeit ein weiteres kritisches Kriterium dar. Der Motorcontroller ist für einen äquivalent sinusförmigen Phasenstrom von $30 \text{ A}_{\text{RMS}}$ ausgelegt. Der ausgewählte MOSFET ist für einen maximalen kontinuierlichen Drainstrom von $I_D = 120 \text{ A}$ (bei einer Gehäusetemperatur von $T_C = 25^\circ\text{C}$) spezifiziert und erlaubt Pulsströme bis zu 480 A. Damit liegt der anvisierte Worst-Case-Betriebspunkt thermisch und elektrisch sicher innerhalb der Betriebsgrenzen (Safe Operating Area) des Bauelements. Zur Minimierung der statischen Leitverluste ist ein möglichst geringer Durchlasswiderstand erforderlich. Der IPP034N08N5 weist bei einer Gate-Source-Spannung von $V_{GS} = 10 \text{ V}$ einen maximalen Einschaltwiderstand von $R_{DS(\text{on}),\text{max}} = 3,4 \text{ m}\Omega$ auf. Dieser niedrige ohmsche Widerstand reduziert die im Silizium dissipierte Verlustleistung signifikant. Für den dynamischen Betrieb

mit einer PWM-Schaltfrequenz von $f_{sw} = 20 \text{ kHz}$ sind zusätzlich die parasitären Kapazitäten relevant. Eine Reduktion des $R_{DS(on)}$ geht physikalisch bedingt häufig mit einer Vergrößerung der Chipfläche und folglich mit erhöhten Kapazitäten einher. Der gewählte MOSFET bietet hier ein sehr günstiges Verhältnis. Die typische Gesamtgateladung beträgt $Q_G = 69 \text{ nC}$ (max. 87 nC), und die für die Schaltverluste maßgebliche Umschaltladung liegt bei lediglich $Q_{sw} = 26 \text{ nC}$. Dies ermöglicht eine schnelle Umladung durch den Gate-Treiber. Ein weiterer relevanter Parameter für die Brückentopologie ist die Reverse-Recovery-Ladung der integrierten Body-Diode, welche beim Umschalten der Halbbrücke abgebaut werden muss. Diese ist mit $Q_{rr} = 166 \text{ nC}$ (typisch) bzw. 332 nC (maximal) spezifiziert. Hinsichtlich der mechanischen Integration wird der MOSFET im standardisierten TO-220-3-Gehäuse eingesetzt. Dieses verfügt über eine metallische Kühlfahne mit einem geringen thermischen Übergangswiderstand von maximal $R_{thJC} = 0,9 \text{ K/W}$ zwischen Sperrschicht (Junction) und Gehäuse (Case). Die maximal zulässige Sperrschichttemperatur beträgt $T_{J,max} = 175^\circ\text{C}$. Da die Kühlfahne des Gehäuses elektrisch mit dem Drain-Anschluss verbunden ist, im Inverterbetrieb jedoch unterschiedliche Drain-Potenziale auftreten, muss eine elektrische Isolation der Bauelemente gegenüber einem gemeinsamen Kühlkörper durch wärmeleitfähige Silikonpads sichergestellt werden. Tabelle 4.1 fasst die wesentlichen Datenblattparameter zusammen.

Tabelle 4.1: Datenblattparameter des ausgewählten Leistungs-MOSFETs [6]

Parameter	Symbol	Wert	Einheit
Drain-Source-Durchbruchspannung	V_{DS}	80	V
Maximaler Dauerstrom ($T_C = 25^\circ\text{C}$)	I_D	120	A
Maximaler Einschaltwiderstand ($V_{GS} = 10 \text{ V}$)	$R_{DS(on),max}$	3,4	m Ω
Typische Umschaltladung	Q_{sw}	26	nC
Maximale Gesamtgateladung	$Q_{G,max}$	87	nC
Maximale Reverse-Recovery-Ladung	$Q_{rr,max}$	332	nC
Thermischer Widerstand (Junction-to-Case)	$R_{thJC,max}$	0,9	K/W
Maximale Sperrschichttemperatur	$T_{J,max}$	175	$^\circ\text{C}$

4.2 Phasenstromerfassung und Signalaufbereitung

Wie in den theoretischen Grundlagen (vgl. Kapitel 2.2.5) hergeleitet, ist für die Implementierung einer aktiven Strombegrenzung eine hochauflösende Erfassung des Stroms erforderlich. Diese Messung wird topologisch als Low-Side-Single-Shunt-Messung ausgeführt. Hierbei wird ein niederohmiger Messwiderstand zwischen die zusammengeführten Source-Anschlüsse der drei Low-Side-MOSFETs und das Massepotenzial (GND) geschaltet.

4.2.1 Dimensionierung des Shunt-Widerstands

Die Dimensionierung des Shunts erfordert einen Kompromiss. Ein hoher Widerstandswert maximiert das zu messende Spannungssignal und verbessert das Signal-Rausch-Verhältnis (SNR), führt jedoch quadratisch zu höheren ohmschen Verlustleistungen ($P = I^2 \cdot R$), die abgeführt werden müssen. Für den vorliegenden Motorcontroller wurde der WSLP25121L000FEA von Vishay ausgewählt. Dieser besitzt einen Widerstandswert von $R_{\text{shunt}} = 1 \text{ m}\Omega$ bei einer Toleranz von 1 %. Die WSLP-Serie zeichnet sich durch eine sehr geringe Induktivität und einen niedrigen Temperaturkoeffizienten aus, was parasitäre Spannungsspitzen bei den steilen PWM-Schaltflanken minimiert. Bei dem definierten Worst-Case-Blockstrom von $I_{\text{Block}} = 42,4 \text{ A}$ fällt über dem Widerstand eine proportionale Messspannung ab:

$$V_{\text{shunt}} = I_{\text{Block}} \cdot R_{\text{shunt}} = 42,4 \text{ A} \cdot 0,001 \Omega = 42,4 \text{ mV} \quad (4.1)$$

Die dabei im Bauteil dissipierte Verlustleistung berechnet sich zu:

$$P_{\text{shunt}} = I_{\text{Block}}^2 \cdot R_{\text{shunt}} = (42,4 \text{ A})^2 \cdot 0,001 \Omega \approx 1,80 \text{ W} \quad (4.2)$$

Da der ausgewählte Widerstand in der Bauform 2512 für eine maximale Dauerleistung von 3,0 W spezifiziert ist, wird das thermische Derating auch im Volllastbetrieb zuverlässig eingehalten.

4.2.2 Signalverstärkung für den Mikrocontroller

Die anliegende Messspannung von maximal 42,4 mV ist zu gering, um vom Analog-Digital-Wandler (ADC) des STM32-Mikrocontrollers mit ausreichender Auflösung quantisiert zu werden. Eine Vorverstärkung des Signals ist daher zwingend erforderlich.

Hierfür wird der dedizierte Current-Sense-Amplifier INA181A2IDBVR von Texas Instruments eingesetzt. Im Gegensatz zu standardmäßigen Operationsverstärkern verfügt diese Baureihe über ein werksseitig integriertes und hochpräzise gelasertes Widerstandsnetzwerk, welches eine exakte Verstärkung (Gain) garantiert und externe Bauteiltoleranzen eliminiert. Die Variante liefert einen festen Verstärkungsfaktor von $G = 50 \text{ V/V}$. Die aufbereitete Ausgangsspannung V_{ADC} , welche direkt an den Mikrocontroller geleitet wird, berechnet sich folglich als:

$$V_{\text{ADC}} = V_{\text{shunt}} \cdot G = 42,4 \text{ mV} \cdot 50 = 2,12 \text{ V} \quad (4.3)$$

Der STM32-Mikrocontroller arbeitet mit einer Logik- und Referenzspannung von 3,3 V. Die maximale Messspannung von 2,12 V liegt somit ideal im linearen Erfassungsbereich des 12-Bit-ADCs. Es verbleibt eine dynamische Messreserve von rund 1,18 V, wodurch auch transiente

Überschwinger des Stroms (bis ca. 66 A) vom Mikrocontroller sicher detektiert werden können, bevor die Schutzmechanismen das Tastverhältnis abregeln. Dies ermöglicht der Software eine hochauflösende Auswertung des Motorstroms, welche die zwingende Voraussetzung für das in Kapitel 4.3 vorausgesetzte Cycle-by-Cycle Current Limiting bildet.

4.3 Verlustanalyse

Die Dimensionierung des thermischen Managements erfordert eine präzise Quantifizierung der Halbleiterverluste. Die nachfolgenden Berechnungen basieren auf dem geforderten Phasen- Effektivstrom von $I_{\text{phase,RMS}} = 30 \text{ A}$. Die Zwischenkreisspannung wird mit $v_i = 42 \text{ V}$ angesetzt, die Schaltfrequenz beträgt $f_{\text{sw}} = 20 \text{ kHz}$. Wie in der Systemarchitektur (vgl. Kapitel 3.1) definiert, greift bei höheren transienten Strömen die aktive Cycle-by-Cycle-Strombegrenzung ein. Eine thermische Überdimensionierung für theoretische Kurzschluss- oder Blockierfälle ist daher nicht erforderlich, da der gemessene Motorstrom von der Firmware exakt auf diese 42,4 A limitiert wird. Da diese Begrenzung symmetrisch für den motorischen und den rekupe- rativen Betrieb gilt, stellt dieser Arbeitspunkt den globalen thermischen Worst-Case für das Gesamtsystem dar. Die analytische Herleitung folgt einem strukturierten Vorgehen. Zunächst wird die physikalische Stromaufteilung in der Topologie analysiert, woraufhin die in Kapitel 2 definierten Verlustmodelle mit den Spezifikationen der ausgewählten Bauteile verknüpft werden. Alle ausführlichen mathematischen Zwischenschritte sind in Anhang A.1 hinterlegt.

4.3.1 Statische Leitverluste der MOSFETs

Bei der sensorbasierten Blockkommutierung durchläuft jede Motorphase pro elektrischer 360°-Periode kontinuierlich drei Zustände: Sie leitet für 120° einen positiven Strom, ist für 120° hochohmig und dient für weitere 120° als Rückleiter für den negativen Strom. In der vorliegenden Brückentopologie wird der Freilaufstrom während der PWM-Ausschaltphasen jedoch nicht passiv der verlustbehafteten Body-Diode überlassen. Der gewählte Gate-Treiber IR2104 verfügt über eine komplementäre Ansteuerlogik. Wird der High-Side-Schalter (HS) in der PWM-Logik abgeschaltet, steuert der Treiber nach einer kurzen Totzeit automatisch den korrespondierenden Low-Side-MOSFET (LS) durch. Diese aktive Synchrongleichrichtung führt zusammen mit der Blockkommutierung zu stark asymmetrischen Belastungsprofilen der Transistoren. Im positiven 120°-Sektor taktet der HS-MOSFET mit dem Tastverhältnis d und treibt die Energie in den Motor, während der komplementäre LS-MOSFET in der Ausschaltphase für die Zeit $(1 - d)$ den Freilaufstrom übernimmt. Im negativen 120°-Sektor ist der HS-Schalter hingegen permanent gesperrt, während der LS-Schalter statisch zu 100 % durchgeschaltet bleibt und den vollen Blockstrom als Rückleiter führt.

Daraus lassen sich die effektiven Quadratströme für den Dauerbetrieb ableiten:

$$I_{\text{HS,RMS}}^2 = I_{\text{Block}}^2 \cdot \frac{1}{3} \cdot d \quad (4.4)$$

$$I_{\text{LS,RMS}}^2 = I_{\text{Block}}^2 \cdot \frac{1}{3} \cdot (1 - d) + I_{\text{Block}}^2 \cdot \frac{1}{3} \cdot 1 = I_{\text{Block}}^2 \cdot \frac{1}{3} \cdot (2 - d) \quad (4.5)$$

Es wird ersichtlich, dass der LS-MOSFET thermisch deutlich stärker belastet wird als der HS-MOSFET, da er sowohl Rückleiter- als auch Freilauffunktionen übernimmt. Dies gilt insbesondere bei minimalen Tastverhältnissen unter Hochlast, beispielsweise bei einem schweren Motoranlauf. Zur Bestimmung der Verlustleistung gemäß Gleichung 2.3 muss der temperaturabhängige Einschaltwiderstand $R_{\text{DS(on)}}$ ermittelt werden. Für eine konservative Auslegung wird eine Worst-Case-Sperrschichttemperatur von $T_J = 100^\circ\text{C}$ angenommen. Da der Gate-Treiber eine Steuerspannung von $v_{\text{dr}} = 12\text{ V}$ bereitstellt, operieren die Transistoren sicher im tiefen Sättigungsbereich. Zur Ermittlung des exakten Widerstandswertes wurde die Datenblattkennlinie grafisch ausgewertet.




Abbildung 4.1: Temperaturabhängigkeit des maximalen Einschaltwiderstands. Grafisch ermittelter Arbeitspunkt bei 100°C . Eigene Digitalisierung nach [6, Diagramm 9].

Wie in Abbildung 4.1 ersichtlich, beläuft sich der Widerstand bei der Zieltemperatur auf $R_{\text{DS(on)}}(100^\circ\text{C}) \approx 4,8\text{ m}\Omega$. Werden diese Werte in die Verlustgleichung eingesetzt, ergibt sich für den HS-MOSFET bei maximaler Aussteuerung ($d = 1$) eine statische Verlustleistung von $P_{\text{HS,c}} \approx 2,88\text{ W}$. Der thermische Worst-Case des LS-MOSFETs tritt hingegen bei geringer Aussteuerung ($d = 0,1$) und gleichzeitigem Anlauf-Blockstrom auf, was zu einer Verlustleistung von $P_{\text{LS,c}} \approx 5,47\text{ W}$ führt. Diese Analyse belegt analytisch, dass das thermische Design zwingend auf die signifikant höhere Abwärme der Low-Side-Transistoren dimensioniert werden muss.

4.3.2 Dynamische Schaltverluste der MOSFETs

Infolge der implementierten Kommutierungslogik entstehen signifikante Umschaltverluste ausschließlich im HS-MOSFET. Der LS-MOSFET schaltet den Phasenstrom lediglich mit der sehr niedrigen elektrischen Grundfrequenz des Motors, weshalb seine dynamischen Verluste energetisch zu vernachlässigen sind. Der HS-Transistor taktet hingegen mit der PWM-Frequenz von $f_{\text{sw}} = 20 \text{ kHz}$, dies jedoch periodisch nur während seines aktiven 120° -Sektors. Im zeitlichen Mittel fallen folglich effektiv $\frac{1}{3} \cdot f_{\text{sw}}$ harte Schaltvorgänge an. Die Berechnung der Schaltverluste erfolgt über das in den theoretischen Grundlagen hergeleitete ladungsbasierte Modell. Die Parameter zur Ermittlung der Schaltzeiten können dem Datenblatt entnommen werden: Die Millerspannung beträgt $v_{\text{GS,Mi}} = 5,0 \text{ V}$ und die für die Schaltflanke maßgebliche Umschaltladung liegt bei $Q_{\text{sw}} = 26 \text{ nC}$. Bei einer Treiberspannung von $v_{\text{dr}} = 12 \text{ V}$ und einem gewählten Gate-Vorwiderstand von $R_{\text{G}} = 10 \Omega$ resultieren aus den Gleichungen 2.6 und 2.10 eine reine Einschaltenergie des MOSFETs von $E_{\text{MOS,on}} \approx 33,1 \mu\text{J}$ sowie eine Ausschaltenergie von $E_{\text{MOS,off}} \approx 46,3 \mu\text{J}$. Zusätzlich muss die Sperrverzögerungsladung der gegenüberliegenden Body-Diode berücksichtigt werden. Die in der LS-Diode gespeicherte Ladung verursacht beim Einschalten der Halbbrücke einen transienten Strompuls, der physikalisch im aktiven HS-MOSFET dissipiert wird. Mit der maximalen Reverse-Recovery-Ladung von $Q_{\text{rr,max}} = 332 \text{ nC}$ addiert sich gemäß Gleichung 2.7 eine zusätzliche Einschaltenergie von $E_{\text{on,rr}} \approx 13,9 \mu\text{J}$. Die gesamte transiente Einschaltenergie summiert sich somit auf $E_{\text{on,total}} \approx 47,0 \mu\text{J}$. Die gemittelten dynamischen Schaltverluste pro High-Side-MOSFET berechnen sich folglich zu:

$$P_{\text{MOS,sw}} = (E_{\text{on,total}} + E_{\text{MOS,off}}) \cdot f_{\text{sw}} \cdot \frac{1}{3} \approx 0,62 \text{ W} \quad (4.6)$$

Es ist anzumerken, dass die eigenen, internen Abschaltverluste der Diode (P_{rr}), die häufig auf $\frac{1}{4} \cdot Q_{\text{rr}} \cdot v_i \cdot f_{\text{sw}}$ geschätzt werden [5, S. 10], in dieser Auslegung im zeitlichen Mittel bei lediglich rund 23 mW liegen. Verglichen mit den Leitverlusten fällt dieser Wert nicht ins Gewicht und wird in der thermischen Dimensionierung vernachlässigt.

4.3.3 Leitverluste der Freilaufdiode

Dank der hardwareseitigen Synchrongleichrichtung übernimmt der niederohmige Kanal des LS-MOSFETs nahezu den gesamten Freilaufstrom. Die intrinsische Body-Diode wird ausschließlich während der vom Gate-Treiber zwingend vorgegebenen Totzeit t_{dt} leitend. Dieser Mechanismus ist essenziell, um einen gleichzeitigen Leitzustand beider Transistoren und damit einen Brückenkurzschluss (Shoot-Through) zu verhindern. Der Treiber IR2104 spezifiziert eine interne Totzeit von $t_{\text{dt}} = 520 \text{ ns}$. Da dieser transiente Dioden-Stromfluss bei jedem PWM-Umschaltvorgang auftritt, durchläuft die Diode exakt zwei Totzeit-Intervalle pro PWM-Periode. Das effektive Tastverhältnis d_{D} der Diode beträgt folglich lediglich $d_{\text{D}} \approx 0,0208$. Da der Strom

zudem nur im aktiven 120°-Sektor fließt, reduzieren sich der arithmetische Mittelwert auf $\bar{i}_D \approx 0,294 \text{ A}$ und der quadratische Effektivstrom auf $i_{D,\text{RMS}}^2 \approx 12,47 \text{ A}^2$. Zur Bestimmung der in Gleichung 2.13 definierten Verlustleistung müssen die linearisierten Diodenparameter $v_{D,0}$ und r_D hergeleitet werden. Da die Durchlassspannung einen negativen Temperaturkoeffizienten aufweist, wird die Datenblattkennlinie zur Worst-Case-Betrachtung bei 175°C grafisch ausgewertet. Um den realen Arbeitsbereich abzubilden, wird eine Sekante durch die typische Knickspannung ($v_{D,0} = 0,58 \text{ V}$) und den Nenn-Arbeitspunkt des Blockstroms (42,4 A bei $v_D \approx 0,92 \text{ V}$) gelegt.




Abbildung 4.2: Analytische Auswertung der Body-Dioden-Kennlinie. Digitalisierte Kennlinie nach [6, Diagramm 12].

Die grafische Herleitung in Abbildung 4.2 liefert über das Steigungsdreieck einen differentiellen Widerstand von $r_D \approx 8,0 \text{ m}\Omega$. Werden diese Kennwerte eingesetzt, berechnen sich die statischen Durchlassverluste der Body-Diode $P_{D,c}$ pro Halbbrücke zu:

$$P_{D,c} = v_{D,0} \cdot \bar{i}_D + r_D \cdot i_{D,\text{RMS}}^2 = 0,58 \text{ V} \cdot 0,294 \text{ A} + 0,008 \Omega \cdot 12,47 \text{ A}^2 \approx 0,27 \text{ W} \quad (4.7)$$

Dieses Resultat beweist quantitativ die signifikante thermische Entlastung durch die implementierte Synchrongleichrichtung. Die Verluste der Body-Diode beschränken sich auf die Totzeitintervalle und betragen lediglich etwa 0,27 W, womit sie keine kritische Hürde für die thermische Dimensionierung darstellen.

4.3.4 Zusammenfassung und thermische Anforderungen

Wie in Abschnitt 4.2 dargelegt, basiert die gesamte thermische Auslegung auf einem abgeregelten, maximalen Phasenstrom von 42,4 A. Um dieses Limit in der Praxis zu garantieren, ist

die dort beschriebene Signalaufbereitung in Kombination mit einem softwareseitigen Cycle-by-Cycle Current Limiting zwingend erforderlich. Diese aktive Regelung schützt die MOSFETs vor thermischer Zerstörung, indem sie das Tastverhältnis rechtzeitig reduziert.

Tabelle 4.2 fasst die unter diesen Worst-Case-Bedingungen ermittelten Verlustleistungen für eine einzelne Halbbrücke zusammen.

Tabelle 4.2: Zusammenfassung der Verlustleistungen pro Halbbrücke

Verlustart	Komponente	Leistung [W]
Statische Leitverluste	High-Side MOSFET ($P_{HS,c}$)	2,88
Dynamische Schaltverluste	High-Side MOSFET ($P_{MOS,sw}$)	0,62
Statische Leitverluste	Low-Side MOSFET ($P_{LS,c}$)	5,47
Totzeit-Leitverluste	Low-Side Body-Diode ($P_{D,c}$)	0,27
Gesamtverlustleistung	Pro Halbbrücke ($P_{HB,total}$)	9,24

Da der Motorcontroller aus drei identisch belasteten Halbbrücken besteht, resultiert bei anhaltender Vollast (z. B. Schweranlauf oder Dauerblockade) eine kumulierte transiente Gesamtabwärme von annähernd 27,7 W. Die Abführung einer derart hohen Verlustleistung auf einer stark begrenzten Leiterplattenfläche stellt höchste physikalische Anforderungen an das Hardware-Design. Eine rein passive Entwärmung über Kupferflächen der Platine reicht hierbei nicht mehr aus. Diese physikalischen Grenzen motivieren die in Kapitel 5 folgende Dimensionierung eines dedizierten Kühlkörpers, welcher die Wärme zuverlässig aus dem kompakten System abführt.

4.4 Gate-Treiber

Zur Ansteuerung der N-Kanal-MOSFETs in der B6-Brücke wird der Halbbrücken-Treiber IR2104 eingesetzt [7]. Seine primäre Aufgabe besteht darin, die 3,3 V-Logiksignale des STM32-Mikrocontrollers auf das benötigte Spannungsniveau von 12 V anzuheben, um die Transistoren sicher in den tiefen Sättigungsbereich zu steuern.

Der IR2104 zeichnet sich durch eine komplementäre Ansteuerlogik aus [7]. Mit nur einem einzigen PWM-Eingangssignal (IN) steuert der Baustein sowohl den High-Side- als auch den inversen Low-Side-Ausgang (HO und LO). Diese interne Logik erzwingt hardwareseitig die Umsetzung der aktiven Synchrongleichrichtung, bei der der Low-Side-MOSFET während der PWM-Ausschaltphase den Freilaufstrom übernimmt und so die thermische Belastung der Systemarchitektur im Vergleich zur passiven Freilaufdiode maßgeblich reduziert. Ein kritischer Aspekt bei der Verwendung einer komplementären Ansteuerung ist die Vermeidung eines gleichzeitigen Leitzustands beider Transistoren einer Halbbrücke, was unweigerlich zu einem

zerstörerischen Kurzschluss (Shoot-Through) im Zwischenkreis führen würde. Um dies abzusichern, verfügt der IR2104 über eine fest integrierte Totzeit (Deadtime) von typischerweise $t_{dt} = 520 \text{ ns}$ [7]. Während dieses transienten Intervalls bei jedem Umschaltvorgang bleiben zwingend beide Gate-Ausgänge auf einem niedrigen Pegel, sodass der Phasenstrom in dieser Zeitspanne sicher über die Body-Diode des Low-Side-MOSFETs abfließt. Darüber hinaus integriert der Treiber wesentliche Schutzfunktionen für den zuverlässigen Betrieb der Leistungsstufe. Eine Unterspannungsabschaltung überwacht kontinuierlich die Versorgungs- und Bootstrap-Spannung. Fällt das Potenzial unter einen definierten Schwellenwert, sperrt der Treiber die Ausgänge [7]. Dies verhindert, dass die MOSFETs mit unzureichender Gate-Spannung betrieben werden, was andernfalls zu einem drastischen Anstieg des Einschaltwiderstands und folglich zur thermischen Zerstörung durch erhöhte Leitverluste führen würde.

Zusätzlich verfügt der IR2104 über einen invertierten Shutdown-Eingang ($\overline{SD}$), der direkt an die Hardware-Enable-Logik des STM32 angebunden ist [7]. Diese Schnittstelle ermöglicht es der Firmware, im Falle eines erkannten Systemfehlers, wie beispielsweise einem physikalisch unplausiblen Hall-Sensor-Zustand, alle Gate-Treiber verzögerungsfrei zu deaktivieren und die vorgesehene Notabschaltung (Emergency Stop) durchzusetzen.

4.5 Bootstrap

Für die Ansteuerung der High-Side-MOSFETs in der Halbbrücke wird ein Bootstrap-Konzept verwendet, bei dem ein Kondensator als kurzzeitige, schwimmende Spannungsquelle dient. Dieser *Bootstrap-Kondensator* wird während der Leitphase des Low-Side-MOSFETs aufgeladen und liefert die notwendige Energie, um das Gate des High-Side-Schalters vollständig durchzusteuern. Ist die Bootstrap-Schaltung unzureichend dimensioniert, fällt die Gate-Spannung während der Einschaltzeit des High-Side-MOSFETs unter den Schwellenwert. Dies würde zu einem drastischen Anstieg der Leitverluste oder zum Auslösen der Unterspannungsabschaltung des Treibers führen. Die Dimensionierung des Bootstrap-Kondensators basiert auf der Gesamtladung, die während einer Schaltperiode bereitgestellt werden muss. Diese setzt sich aus der Gate-Ladung des MOSFETs, dem Energiebedarf des Level-Shifters im Treiber sowie den Verlusten durch transiente Leckströme zusammen. Für die vorliegende Schaltung mit dem MOSFET IPP034N08N5 und dem Treiber IR2104 wurde die Berechnung auf Basis der Hersteller-Datenblätter sowie der Applikationsschrift AN-6076 [3] durchgeführt. Hierbei wurden alle relevanten Parameter wie extrapoliertem Q_{Gate} , parasitäre Leckströme und die maximale Einschaltdauer im Worst-Case berücksichtigt. Die detaillierte, schrittweise Berechnung des Bootstrap-Netzwerks inklusive aller Zwischenwerte ist in Anhang A.2 dokumentiert.

In Tabelle 4.3 sind die wesentlichen Größen der Dimensionierung zusammengefasst:

Auf Basis dieser Analyse wurde für die praktische Umsetzung ein Keramikkondensator mit

Tabelle 4.3: Parameter zur Dimensionierung des Bootstrap-Kondensators

Größe	Symbol	Wert
Gesamt-Gateladung (extrapoliert auf 15 V)	Q_{Gate}	111 nC
Level-Shifter-Ladung (Treiber)	Q_{LS}	3 nC
Leckstromladung während $t_{\text{on,max}}$	Q_{Leak}	5,8 nC
Benötigte Gesamtladung	Q_{Total}	$\approx 120 \text{ nC}$
Zulässiger Spannungsabfall am Kondensator	ΔV_{BOOT}	1,0 V
Errechnete Minimalkapazität	$C_{\text{BOOT,min}}$	120 nF

220 nF gewählt. Die Überdimensionierung kompensiert Fertigungstoleranzen, thermische Alterungseffekte sowie den unvermeidlichen Kapazitätsverlust von Keramik Kondensatoren unter DC-Bias-Spannung.

4.6 Zwischenkreis

Der Gleichspannungszwischenkreis (DC-Link) stellt das energetische Bindeglied zwischen der Akkumulator-Stromversorgung und der hochfrequent taktenden B6-Brücke dar [7]. Da die parasitären Leitungsinduktivitäten des 36 V-Akkumulators eine verzögerungsfreie Bereitstellung der steilflankigen Motorströme physikalisch verhindern, muss die Energie lokal auf der Leiterplatte gepuffert werden [7]. Andernfalls käme es zu massiven Spannungseinbrüchen im Takt der Schaltfrequenz. Die Dimensionierung des Zwischenkreises gliedert sich primär in die Auslegung der Bulk-Kapazitäten zur Ripple-Strom-Pufferung sowie die hochfrequente Entkopplung der Leistungsschalter.

4.6.1 Spannungsreserve und Bulk-Kapazität

Wie in den Systemanforderungen (vgl. Abschnitt 3.1) definiert, beträgt die maximale Ladeschlussspannung des Akkumulators 42 V. Zur Gewährleistung eines sicheren Betriebs auch im rekuperativen Modus, in dem die Spannung im Zwischenkreis dynamisch ansteigen kann, werden ausnahmslos Elektrolytkondensatoren (Elkos) mit einer Nennspannungsfestigkeit von 63 V eingesetzt. Dies erfüllt die geforderte Spannungsreserve von mindestens 60 V.

Bei der Auslegung der Elkos für Motorinverter ist weniger der absolute Kapazitätswert entscheidend als vielmehr die zulässige Ripple-Strom-Belastbarkeit (Ripple Current Rating) sowie ein minimaler äquivalenter Serienwiderstand (ESR). Die taktenden Halbbrücken generieren bei einem Blockstrom von $I_{\text{Block}} = 42,4 \text{ A}$ erhebliche Wechselstromanteile im Zwischenkreis. Ein zu hoher ESR würde quadratisch ($P_{\text{ESR}} = I_{\text{Ripple}}^2 \cdot R_{\text{ESR}}$) zu einer massiven Eigenerwärmung und langfristig zur Austrocknung oder Zerstörung der Kondensatoren führen. Um den gefor-

dernten Effektivstrom aufzuteilen und den parasitären Gesamtwiderstand der Anordnung zu minimieren, wird statt eines einzelnen großen Kondensators eine Parallelschaltung mehrerer impedanzarmer (Low-ESR) Aluminium-Elektrolytkondensatoren realisiert.

4.6.2 Kapazitive Entkopplung und Transientenbegrenzung

Trotz eines niedrigen ESR weisen Elektrolytkondensatoren bauartbedingt eine parasitäre Serieninduktivität (ESL) auf, weshalb sie hochfrequente Schalttransienten im Megahertz-Bereich nicht filtern können. Bei der Kommutierung der hohen Phasenströme (di/dt) rufen jedoch bereits geringste Streuinduktivitäten im Leiterplattenlayout (Kommutierungskreis) signifikante Überspannungsspitzen hervor.

Um die MOSFETs vor einem Überschreiten der 80 V-Durchbruchspannung zu schützen, ist eine konsequente kapazitive Entkopplung zwingend erforderlich. Hierfür werden X7R-Keramikkondensatoren (MLCCs) mit Werten von typischerweise $1\ \mu\text{F}$ und $100\ \text{nF}$ physisch so nah wie möglich an den Drain- und Source-Anschlüssen der jeweiligen Halbbrücken platziert. Durch ihre extrem geringe Impedanz bei hohen Frequenzen schließen sie die transienten Spannungsspitzen lokal kurz, stabilisieren das Schaltverhalten der MOSFETs und reduzieren parallel die leitungsgebundenen EMV-Störaussendungen des Gesamtsystems.

5 Thermische Auslegung

5.1 Wärmewiderstandsmodell

Um die Betriebssicherheit der Endstufe zu gewährleisten, muss sichergestellt werden, dass die maximal zulässige Sperrschichttemperatur $T_{J,max}$ der Halbleiter unter keinen Umständen überschritten wird. Hierzu bedient man sich eines thermischen Modells. Dabei wird angenommen, dass der entstandene Wärmestrom (P_{tot}) von der innersten Wärmequelle (Junction) über verschiedene thermische Widerstände (R_{th}) bis zur Umgebungsluft (Ambient) abfließt. Im eingeschwungenen, stationären Zustand lässt sich die resultierende Sperrschichttemperatur nach Gleichung 5.1 berechnen:

$$T_J = T_A + P_{tot} \cdot (R_{th,JC} + R_{th,CS} + R_{th,SA}) \quad (5.1)$$

Die partiellen Wärmewiderstände beschreiben dabei folgende physikalische Übergänge:

- $R_{th,JC}$ (Junction-to-Case): Der innere Wärmewiderstand des MOSFET-Gehäuses, spezifiziert im Datenblatt.
- $R_{th,CS}$ (Case-to-Sink): Der thermische Übergangswiderstand des Montagematerials, beispielsweise einer Wärmeleitfolie oder Wärmeleitpaste.
- $R_{th,SA}$ (Sink-to-Ambient): Der thermische Widerstand des Kühlkörpers zur umgebenden Luft, abhängig von Oberfläche und Luftstrom.

Dieses thermische System kann analog zu einem elektrischen Netzwerk in einer thermischen Ersatzschaltung abgebildet werden, wie Abbildung 5.1 verdeutlicht. Es ermöglicht die einfache Berechnung der Temperaturabfälle mittels der Kirchhoffschen Maschengleichungen.

Die Aufstellung dieser Wärmekette verdeutlicht, dass eine rein elektrische Betrachtung für die Auslegung von Leistungselektronik nicht ausreichend ist. Erst die Verknüpfung des elektrischen Verlustmodells mit der thermischen Analyse validiert die ausgewählten Komponenten für den Nennbetrieb.




Abbildung 5.1: Stationäres thermisches ESB eines gekühlten MOSFETs.

5.2 Temperaturberechnung

Berechnung der MOSFET- und Treiber-Temperaturen unter Nennlast.

5.3 Kühlkörperdimensionierung

Ermittlung der notwendigen Kühlfläche und ggf. Lüfterunterstützung.

5.4 Worst-Case-Betrachtung

Analyse extremer Bedingungen: maximale Umgebungstemperatur, Dauerlast, kurzzeitige Lastspitzen.

6 Aufbau und Messungen

6.1 Hardwareaufbau

Text: Aufbau des Prototyps beschreiben (THT-Aufbau oder Lochraster).

Text: Stromführung, Leiterquerschnitte und Bauteilplatzierung erläutern.

Text: Besonderheiten im Layout, z.B. Kühlkörper, EMV-relevante Punkte.

Optional: Foto oder Schema des Prototyps einfügen.

6.2 Inbetriebnahme

Text: Erste Tests ohne Last (Smoke-Test, Funktionskontrolle).

Text: Beschreibung des Testaufbaus (Versorgungsspannung, Messpunkte, Signalzugänge).

Text: Sicherheitsmaßnahmen und Schutzschaltungen erläutern.

6.3 Messungen

Text: Temperaturmessungen beschreiben (Thermofühler, IR-Kamera, Messpunkte).

Text: Elektrische Messungen (Strom, Spannung, ggf. PWM-Signale) dokumentieren.

Text: Messbedingungen und Lastprofile angeben.

Optional: Diagramme der gemessenen Größen einfügen.

6.4 Vergleich Rechnung und Messung

Tabelle: berechnete vs. gemessene Temperaturen / Verlustleistungen erstellen.

Text: Abweichungsanalyse (mögliche Ursachen für Unterschiede).

6.5 Bewertung des thermischen Konzepts

Text: Grenztemperaturen eingehalten?

Text: Bewertung Kühlkörper / Wärmeabfuhr.

Text: Verbesserungspotential aufzeigen.

7 Fazit und Ausblick

Zusammenfassung der Ergebnisse.

Erreichte Ziele.

Verbesserungsmöglichkeiten (z.B. PCB, bessere Kühlung, FOC).

Literatur

- [1] Monolithic Power Systems, *Brushless DC Motor Fundamentals*, AN047, Rev. 1.0, 2014. Adresse: https://media.monolithicpower.com/document/Brushless_DC_Motor_Fundamentals.pdf.
- [2] P. Pillay und R. Krishnan, „Application Characteristics of Permanent Magnet Synchronous and Brushless DC Motors for Servo Drives,“ *IEEE Transactions on Industry Applications*, Jg. 27, Nr. 5, S. 986–996, 1991. doi: 10.1109/28.90357.
- [3] ON Semiconductor, *AN-6076: Design and Application Guide of Bootstrap Circuit for High-Voltage Gate-Drive IC*, Rev. 3, 2021. Adresse: <https://www.onsemi.com/download/application-notes/pdf/and9674-d.pdf>.
- [4] C.-I. Xia, *Permanent Magnet Brushless DC Motor Drives and Controls*. Wiley-IEEE Press, 2012, ISBN: 978-1-118-18833-0.
- [5] D. Graovac, M. Pürschel und A. Kiep, *MOSFET Power Losses Calculation Using the Data-Sheet Parameters*, Application Note, V 1.1, Infineon Technologies, 2006.
- [6] Infineon Technologies, *OptiMOS™ 5 Power-Transistor, 80 V: IPP034N08N5*, Data Sheet, Rev. 2.0, 2014.
- [7] International Rectifier, *IR2104(S) & (PbF) Half-Bridge Driver*, Data Sheet No. PD60046-S, 2001.

A Anhang

A.1 Berechnung der Verlustleistungen

Dieser Anhang dokumentiert die mathematischen Zwischenschritte der in Abschnitt 4.3 durchgeführten Verlustleistungsberechnungen. Alle Rechnungen basieren auf den identifizierten Worst-Case-Szenarien ($I_{\text{Block}} = 42,4 \text{ A}$, $v_i = 42 \text{ V}$).

A.1.1 Leitverluste MOSFET (High-Side und Low-Side)

Es wird die Synchrongleichrichtung (IR2104) bei einer Sperrschichttemperatur von $T_j = 100^\circ\text{C}$ ($R_{\text{DS(on)}} = 0,0048 \Omega$) abgebildet.

Worst-Case High-Side-Schalter (Maximale Aussteuerung $d = 1$):

$$I_{\text{HS,RMS}}^2 = (42,4 \text{ A})^2 \cdot \frac{1}{3} \cdot 1 = 599,25 \text{ A}^2 \quad (\text{A.1})$$

$$P_{\text{HS,c}} = 599,25 \text{ A}^2 \cdot 0,0048 \Omega \approx 2,88 \text{ W} \quad (\text{A.2})$$

Worst-Case Low-Side-Schalter (Maximaler Freilauf bei Anlauf $d = 0,1$):

$$I_{\text{LS,RMS}}^2 = (42,4 \text{ A})^2 \cdot \frac{1}{3} \cdot (2 - 0,1) = 1797,76 \text{ A}^2 \cdot \frac{1}{3} \cdot 1,9 \approx 1138,58 \text{ A}^2 \quad (\text{A.3})$$

$$P_{\text{LS,c}} = 1138,58 \text{ A}^2 \cdot 0,0048 \Omega \approx 5,47 \text{ W} \quad (\text{A.4})$$

A.1.2 Schaltverluste (High-Side)

Bestimmung der Gateströme in der Miller-Phase ($v_{\text{dr}} = 12 \text{ V}$, $v_{\text{GS,Mi}} = 5,0 \text{ V}$, $R_{\text{G}} = 10 \Omega$):

$$i_{\text{G,on}} = \frac{12 \text{ V} - 5,0 \text{ V}}{10 \Omega} = 0,7 \text{ A} \quad (\text{A.5})$$

$$i_{\text{G,off}} = \frac{5,0 \text{ V} - 0 \text{ V}}{10 \Omega} = 0,5 \text{ A} \quad (\text{A.6})$$

Berechnung der Umschaltdauern mit der Umschaltladung $Q_{sw} = 26 \text{ nC}$:

$$t_{on} = \frac{26 \text{ nC}}{0,7 \text{ A}} \approx 37,14 \text{ ns} \quad (\text{A.7})$$

$$t_{off} = \frac{26 \text{ nC}}{0,5 \text{ A}} = 52,0 \text{ ns} \quad (\text{A.8})$$

Berechnung der Schaltenergien ($v_i = 42 \text{ V}$, $I_{Block} = 42,4 \text{ A}$):

$$E_{MOS,on} = \frac{1}{2} \cdot 42,4 \text{ A} \cdot 42 \text{ V} \cdot 37,14 \text{ ns} \approx 33,07 \mu\text{J} \quad (\text{A.9})$$

$$E_{on,rr} = 332 \text{ nC} \cdot 42 \text{ V} \approx 13,94 \mu\text{J} \quad (\text{Reverse Recovery}) \quad (\text{A.10})$$

$$E_{on,total} = 33,07 \mu\text{J} + 13,94 \mu\text{J} = 47,01 \mu\text{J} \quad (\text{A.11})$$

$$E_{MOS,off} = \frac{1}{2} \cdot 42,4 \text{ A} \cdot 42 \text{ V} \cdot 52,0 \text{ ns} \approx 46,30 \mu\text{J} \quad (\text{A.12})$$

Dynamische Verlustleistung ($f_{sw} = 20 \text{ kHz}$ bei aktiven 120° pro Periode):

$$P_{MOS,sw} = (47,01 \mu\text{J} + 46,30 \mu\text{J}) \cdot 20000 \text{ Hz} \cdot \frac{1}{3} \approx 0,62 \text{ W} \quad (\text{A.13})$$

A.1.3 Leitverluste Freilaufdiode (Totzeitverluste)

Die Diode leitet aus Sicherheitsgründen nur während der Treiber-Totzeit $t_{dt} = 520 \text{ ns}$.

$$d_D = 2 \cdot 520 \text{ ns} \cdot 20 \text{ kHz} = 0,0208 \quad (\text{A.14})$$

$$\bar{i}_D = 42,4 \text{ A} \cdot 0,0208 \cdot \frac{1}{3} \approx 0,294 \text{ A} \quad (\text{A.15})$$

$$i_{D,RMS}^2 = (42,4 \text{ A})^2 \cdot 0,0208 \cdot \frac{1}{3} \approx 12,46 \text{ A}^2 \quad (\text{A.16})$$

Leitverlustleistung mit den grafisch ermittelten Parametern ($v_{D,0} = 0,58 \text{ V}$, $r_D = 0,008 \Omega$):

$$P_{D,c} = 0,58 \text{ V} \cdot 0,294 \text{ A} + 0,008 \Omega \cdot 12,46 \text{ A}^2 = 0,171 \text{ W} + 0,100 \text{ W} \approx 0,27 \text{ W} \quad (\text{A.17})$$

A.2 Berechnung des Bootstrap-Kondensators

Dieser Anhang dokumentiert die vollständige, schrittweise Berechnung des Bootstrap-Kondensators C_{BOOT} für die High-Side-Ansteuerung des MOSFETs IPP034N08N5 über den Treiber IR2104. Alle Werte basieren auf den Datenblättern der Bauteile sowie der ON Semiconductor Applikationsnote AN-6076 [3].

A.2.1 Festlegung der zu liefernden Gesamtladung

Die benötigte Gesamtladung Q_{total} setzt sich primär aus drei Komponenten zusammen: der Gateladung des Transistors, dem Eigenbedarf des Treibers sowie den Leckstromverlusten:

$$Q_{\text{total}} = Q_{\text{Gate}} + Q_{\text{LS}} + Q_{\text{Leak}} \quad (\text{A.18})$$

Gateladung des MOSFETs

Aus dem Datenblatt des IPP034N08N5 entnehmen wir für eine Gate-Source-Spannung von $V_{\text{GS}} = 10 \text{ V}$ eine Gateladung von $Q_{\text{G}(10\text{V})} = 87 \text{ nC}$ sowie eine Eingangskapazität von $C_{\text{iss}} = 4800 \text{ pF}$. Da der verwendete Gate-Treiber mit einer Versorgungsspannung von $V_{\text{CC}} = 15 \text{ V}$ arbeitet, muss die benötigte Ladung um diese Spannungsdifferenz ($\Delta V = 5 \text{ V}$) extrapoliert werden:

$$Q_{\text{Gate}} = Q_{\text{G}(10\text{V})} + C_{\text{iss}} \cdot \Delta V \quad (\text{A.19})$$

$$Q_{\text{Gate}} = 87 \text{ nC} + (4800 \cdot 10^{-12} \text{ F}) \cdot 5 \text{ V} \quad (\text{A.20})$$

$$Q_{\text{Gate}} = 87 \text{ nC} + 24 \text{ nC} \approx 111 \text{ nC} \quad (\text{A.21})$$

Level-Shifter-Ladung

Der typische Ladungsverbrauch des IR2104-Level-Shifters während einer einzelnen High-Side-Einschaltphase beträgt:

$$Q_{\text{LS}} \approx 3 \text{ nC} \quad (\text{A.22})$$

Leckströme während der Einschaltzeit

Bei einer PWM-Schaltfrequenz von $f_{\text{sw}} = 20 \text{ kHz}$ ergibt sich bei maximaler Aussteuerung eine Worst-Case-Einschaltdauer von:

$$t_{\text{on,max}} = \frac{1}{f_{\text{sw}}} = 50 \mu\text{s} \quad (\text{A.23})$$

Die Summe der relevanten Leckströme (I_{Driver} , I_{QBS} , I_{GSS} , I_{DIODE}) beläuft sich nach Datenblattangaben auf:

$$I_{\text{Leak}} = 50 \mu\text{A} + 55 \mu\text{A} + 0,1 \mu\text{A} + 10 \mu\text{A} \approx 115,1 \mu\text{A} \quad (\text{A.24})$$

Daraus resultiert ein Ladungsverlust während der Einschaltdauer von:

$$Q_{\text{Leak}} = I_{\text{Leak}} \cdot t_{\text{on,max}} = 115,1 \cdot 10^{-6} \text{ A} \cdot 50 \cdot 10^{-6} \text{ s} \approx 5,8 \text{ nC} \quad (\text{A.25})$$

A.2.2 Gesamtkapazität und Bauteilauswahl

Die während einer Periode bereitzustellende Gesamtladung summiert sich folglich auf:

$$Q_{\text{total}} = 111 \text{ nC} + 3 \text{ nC} + 5,8 \text{ nC} \approx 120 \text{ nC} \quad (\text{A.26})$$

Um sicherzustellen, dass die Bootstrap-Spannung nicht zu stark einbricht, wird ein maximal zulässiger Spannungsabfall von $\Delta V_{\text{BOOT}} = 1,0 \text{ V}$ definiert. Daraus ergibt sich die minimal erforderliche Kapazität zu:

$$C_{\text{BOOT,min}} = \frac{Q_{\text{total}}}{\Delta V_{\text{BOOT}}} = \frac{120 \text{ nC}}{1,0 \text{ V}} = 120 \text{ nF} \quad (\text{A.27})$$

Unter Berücksichtigung von Fertigungstoleranzen, dem typischen Kapazitätsverlust bei anliegender DC-Bias-Spannung sowie thermischen Alterungseffekten wird für die praktische Umsetzung eine großzügige Sicherheitsreserve eingeplant. Gewählt wird ein 220 nF X7R-Keramikkondensator.