Unité de transmission/réception série asynchrone – version sans bit de parité

Programmation en VHDL : Informatique et Mathématiques Appliquées – Parcours Logiciel

Plan de la présentation

- 1 Description de l'UART à réaliser (2ème partie)
 - L'unité de réception
 - L'UART : l'assemblage du tout

L'unité de réception

Plan de la présentation

- 1 Description de l'UART à réaliser (2ème partie)
 - L'unité de réception
 - L'UART : l'assemblage du tout

```
- Description de l'UART à réaliser (2ème partie)
```

L'unité de réception

Interface de l'unité de réception


```
cik reset rxd
enable RXUnit
Ferr Derr DRdy
```

```
entity RxUnit is
  port
    clk reset
                  : in std_logic;
    enable
                  : in
                       std_logic:
                  : in
                        std_logic;
                        std_logic:
    rxd
    data
 out std_logic_vector(7 downto 0);
    Ferr, OErr,
                 : out std_logic):
    DRdv
end RxUnit:
```

- Ferr, OErr : Erreurs de réception
- DRdy : Signal qui informe qu'une donnée a été reçue correctement

L'unité de réception

Composition de l'unité de réception




L'unité de réception se compose de :

- un compteur 16 qui fournit, tous les 16 tops de l'horloge de réception enableRX, un signal tmpclk et un signal tmprxd correspondant à la valeur de RxD récupérée à 8 tops de l'horloge de réception
- l'unité de contrôle de la réception récupère un à un les bits reçus via le signal tmprxd et informe s'il y a une erreur ou non

L'unité de réception


Fonctionnement de l'unité de réception

1 on attend la réception du bit de start sur RxD




L'unité de réception

- 1 on attend la réception du bit de start sur RxD
- 2 la réception du bit de start déclenche l'horloge tmpclk qui simule l'horloge d'émission (soit 16x l'horloge de réception enableRX). Le bit de start est transmis par le signal tmprxd sur un front montant de tmpclk




L'unité de réception

- 1 on attend la réception du bit de start sur RxD
- 2 la réception du bit de start déclenche l'horloge tmpclk qui simule l'horloge d'émission (soit 16x l'horloge de réception enableRX). Le bit de start est transmis par le signal tmprxd sur un front montant de tmpclk
- 3 on récupère les 8 bits de données sur tmprxd à chaque top de tmpclk




L'unité de réception

- 1 on attend la réception du bit de start sur RxD
- 2 la réception du bit de start déclenche l'horloge tmpclk qui simule l'horloge d'émission (soit 16x l'horloge de réception enableRX). Le bit de start est transmis par le signal tmprxd sur un front montant de tmpclk
- on récupère les 8 bits de données sur tmprxd à chaque top de tmpclk
- 4 on récupère le bit de stop




L'unité de réception

- 1 on attend la réception du bit de start sur RxD
- 2 la réception du bit de start déclenche l'horloge tmpclk qui simule l'horloge d'émission (soit 16x l'horloge de réception enableRX). Le bit de start est transmis par le signal tmprxd sur un front montant de tmpclk
- 3 on récupère les 8 bits de données sur tmprxd à chaque top de tmpclk
- 4 on récupère le bit de stop
 - si le bit de stop est correct, on positionne le bit DRdy




L'unité de réception

- 1 on attend la réception du bit de start sur RxD
- la réception du bit de start déclenche l'horloge tmpclk qui simule l'horloge d'émission (soit 16x l'horloge de réception enableRX). Le bit de start est transmis par le signal tmprxd sur un front montant de tmpclk
- on récupère les 8 bits de données sur tmprxd à chaque top de tmpclk
- 4 on récupère le bit de stop
 - si le bit de stop est correct, on positionne le bit DRdy et la donnée en sortie
 - sinon on positionne le bit FErr



L'unité de réception

- 1 on attend la réception du bit de start sur RxD
- 2 la réception du bit de start déclenche l'horloge tmpclk qui simule l'horloge d'émission (soit 16x l'horloge de réception enableRX). Le bit de start est transmis par le signal tmprxd sur un front montant de tmpclk
- 3 on récupère les 8 bits de données sur tmprxd à chaque top de tmpclk
- 4 on récupère le bit de stop
 - si le bit de stop est correct, on positionne le bit DRdy et la donnée en sortie
 - sinon on positionne le bit FErr
- 5 au top de enableRX suivant si la donnée n'est pas récupérée, le bit OErr est positionné



L'unité de réception

Test de l'unité de réception

■ Réception correcte du caractère 0x55 :

L'unité de réception

Test de l'unité de réception


■ Réception erronée du caractère 0xAA, erreur bit stop :

```
| Date | C | D | | D00,000,00096 | D000,000,00096 | D000,000,000,000,00096 | D000,000,000,00096 | D000,000,00096 | D000,000,000096 | D000,000,00096 | D000,000,00096 | D000,000,00096 | D000,000,00096 | D000,000,
```

L'unité de réception

Test de l'unité de réception

■ Réception erronée du caractère 0xAA, la donnée n'est pas lue :



L'UART : l'assemblage du tout

L'UART : l'assemblage du tout

- L'UART est composée des 4 unités (clkUnit, ctrlUnit, RxUnit, TxUnit) :
 - utilisation de la vue structurelle
 - instanciation des 4 unités (à faire)
- l'unité d'émission TxUnit nécessite un signal ld de chargement, ce signal contrôle l'écriture dans le buffer d'émission :

```
ecriture <= '1' when cs = '0' and wr = '0' else '0';
```

le processeur lit les données de l'unité de réception ou le registre de contrôle en paramètrant l'adresse de lecture :