System detekcji, monitoringu, lokalizacji i wspomagania eliminacji zakłóceń radiowych w wybranych pasmach częstotliwości (RNSS i telekomunikacyjnych)

współfinansowany ze środków Europejskiego Funduszu Rozwoju Regionalnego realizowanego w ramach Działania 1.1. Projekty B+R przedsiębiorstw Programu Operacyjnego Inteligentny Rozwój 2014-2020

Numer umowy: POIR.01.01.01-00-0894/17

D_TN_hardware_sondy

Sprzętowe wsparcie przetwarzania sygnałów

L.p.	Wersja	Data	Opis
1	0.1	07.01.2019	Struktura dokumentu
2	0.2	24.04.2019	Komplet listy przetworników
3	0.3	13.06.2019	Uzupełnienie o protokół JESD204b
4	1.0	12.12.2019	Ostateczna wersja dokumentu po drobnych korektach

Spis treści

Wstęp 3
AD9690 3
Opis układu 4
Wejścia układu 4
Obliczanie szybkości transmisji tory 4
Synchronizacja wielu układów 5
LTC2122 6
Wejście zegarowe 7
Format danych 7
Protokół JESD204B 9

Wstęp

Niniejszy dokument zawiera opis wybranych przetworników ADC, wykorzystanych w projekcie karty radiowej („Sondy”). Przetworniki ADC są elementem sondy radiowej, które z jednej strony stanowią o ogromnym potencjale trybów pracy sondy, z drugiej mogą ograniczać lub uniemożliwiać pewne funkcje. O zastosowaniu i parametrach przetworników ADC zastosowanych na kartach radiowych systemu lokalizacji zakłócenia decydują w głównej mierze algorytmy DSP uruchomione na procesorze sondy.

Omówione zostaną przetworniki użyte do realizacji sondy:


- AD9690
- LTC2122

AD9690

Kluczowe parametry:

- Protokół JESD204B (Subklasa 1)
- 2 W całkowitej wykorzystywanej mocy dla przetwarzania 1 GSPS
- 1.5 W całkowitej wykorzystywanej mocy dla przetwarzania 500 MSPS (wybrany wariant)
- SFDR = 85 dBFS at 340 MHz, 80 dBFS at 985 MHz
- SNR=65,3 dBFS at 340 MHz
- Noise density = -154 dBFS/Hz at 1 GSPS
- Programowalne terminowanie impedancji :400 Ω, 200 Ω, 100 Ω, 50 Ω
- Wejście analogowe od paśmie 2 GHz
- Różnicowe wejścia zegarowe
- Dzielniki zegarowe (1, 2, 4 lub 8)
- Komunikacja SPI

Rysunek 1 przedstawia diagram funkcyjny z najważniejszymi elementami wykorzystanymi w układzie.



Rys 1. Diagram funkcyjny układu


Opis układu

Układ AD9690 jest to 14 bitowy przetwornik ADC pozwalający osiągnąć próbkowanie 500 MSPS. Przetwornik został wyposażony w buffor pozwalający próbkować i przetrzymywać dane, które po wyzwoleniu sygnałem synchronizującym mogą być przesyłane za pomocą ramek 8B/10B. Urządzenie zostało zaprojektowane do przetwarzania analogowych sygnałów w paśmie do 2 GHz. AD9690 wyposażony został w układ do wykrywania sygnałów wykraczających poza dostępne poziomy mocy. Pozwala to na zasygnalizowanie poprzez linie o niskich opóźnieniach o napotkanym zdarzeniu. Dzięki temu układ może zostać wyłączony w celu uniknięcia próbkowania sygnałów mogących spowodować uszkodzenie układu.

Wejścia układu

Przetwornik AD9690 posiada jedno wejście analogowe opisane jako VIN±. Wysyłanie danych z przetworników realizowane jest za pomocą czterech wyjść SERDOUT0±.

Na rysunku poniżej przedstawiony został proces generowania ramek danych z przetwornika AD9690, wraz z wykorzystaniem dostępnego protokołu JESD204B. Dane przetworzone przez ADC, zostają zakodowane a następnie za pomocą odpowiedniej konstrukcji przygotowane do ramki w postaci kodowania 8B/10B. Dane w ramce zawarte w ramce zostają wysłane w transmisji szeregowej co dzięki protokołowi JESD204B pozwala zwiększyć przepustowość transmisji oraz zmniejszyć ilość linii potrzebnych do przesłania informacji na FPGA.



Rys 2. Schemat tworzenia ramek danych

Obliczanie szybkości transmisji tory

Ważnym parametrem określającym magistralę JESD204B jest „Line Rate" określający szybkość linii. Aby ją wyznaczyć należy znać: L-wykorzystywaną liczbę linii, M- liczba przetworników znajdująca się w urządzeniu, F- liczba oktetów na ramkę. Parametr ten jest wyznaczany z następującego wzoru:


$$Lane\ Line\ Rate = \frac{M \times N' \times \left(\frac{10}{8}\right) \times f_{OUT}}{L}$$

Gdzie:

$$f_{OUT} = \frac{f_{ADC_CLOCK}}{Decimation\ Ratio}$$

Decimation ratio (DCM) jest parametrem programowanym w rejestrze 0x201. Określa on ile razy wartości f_{ADC_CLOCK} zostaje obniżona i może przyjmować wartości 1, 2 ,4, 8, 16. Dla AD9690 wykorzystywanego w MB wymienione wcześniej parametry wynoszą kolejno: L-4, M-1, F-1. Pozostałe parametry takie jak f_{ADC_CLOCK} oraz DCM zostaną dobrane podczas uruchamiania układu.

Układ AD9690 posiada również funkcję de-emphasis umożliwiającą wzmocnienie sygnałów JESD204B. Taka potrzeba zachodzi np. w przypadku wystąpienia zbyt długich linii danych, przez co powstają zniekształcenia sygnału uniemożliwiające prawidłowe odebranie informacji. Na rys poniżej przedstawiono przykładowe przebiegi bez oraz z włączoną funkcją de-emphasis.



Rys 3. Zastosowanie funkcji de-emphasis

Należy jednak pamiętać o prawidłowym ustawieniu wzmocnienia, ponieważ zbyt duża wartość może spowodować powstanie jeszcze większe zniekształcenie sygnału oraz wzrost EMI. Układ AD9690 ma możliwość regulacji de-emphasis w zakresie od 0 do 5dB.


Synchronizacja wielu układów

AD9690 korzystając z protokołu JESD204B posiada wejścia SYSREF±. Pozwalają one na wyzwolenia efektu synchronizacji w wewnętrznych elementach układu co pozwala na wyzwolenie przesyłania danych z wielu kart pomiarowych.

LTC2122

Kluczowe parametry:

- Protokół JESD204B
- Dwa wejścia analogowe
- Dwa wyjścia danych CMLOUT
- Maksymalna moc: 751mW
- Pasmo częstotliwościowe 1.25 GHz
- SNR: 70dBFS
- SFDR: 90 dBFS
- Komunikacja SPI



Rys 4. Blok funkcyjny układu

LTC2122 posiada wbudowane dwa przetworniki ADC. Każdy z tych przetworników posiada wejścia analogowe, sygnał na nie wysyłany jest za pomocą linii różnicowych, pozwala to zwiększyć maksymalne osiągi przetworników. Wejście DEVCLK wykorzystywane jest do zadawania sygnału o określonej częstotliwości do sterowania zegara układu. Układ posiada dodatkowe wejście 0F pozwalające informować układ nadrzędny (FPGA) o wystąpienia sygnałów na wejściu będących ponad lub poniżej dostępnego zakresem przetwornika wyrażonego w V. Wyjście to sterowane jest za pomocą standardu LVDS.

Układ LTC2122 posiada wyprowadzenia 0F±, które przyjmują stan wysoki w przypadku przekroczenia wartości napicia na wejściach przetworników. Informacje o przekroczeniu maksymalnej (+0,75 V) bądź minimalnej (-0,75 V) wartości napięcia dla obu przetworników są multipleksowane razem i przesyłane z podwójną częstotliwością próbkowania. Opóźnienie między przekroczeniem dopuszczalnej wartości napięcia, a zmianą stanu na wyprowadzeniach OF wynosi 6 okresów próbkowania.

W odróżnieniu od układu AD9690 przetworniki LT2122 nie posiadają funkcji de-emphasis, przez co podczas projektowania należało dostosować długości linii w taki sposób aby komunikacja przebiegała w sposób poprawny.

Wejście zegarowe

Zegar dla układu ADC dostarczany jest do wejścia DEVCLK. Dla zwiększenia osiągów zegar powinien posiadać wypełnienie 50%. Takie wypełnienie można uzyskać za pomocą podzielenia wejścia zegarowego przez 2. Taką konfigurację można ustawić za pomocą komunikacji SPI. Drugą opcją uzyskania 50 % wypełniania jest wykorzystania Duty Cycle Stabilizer (DCS). Pozwala to zmieniać wypełnienie w zakresie od 30 % do 70 %. Włączenie tej opcji dostępne jest poprzez ustawienie bitu 0 w rejestrze 2 poprzez SPI.


Format danych

Dane wyjściowe wysyłane są jako dane binarne zakodowane za pomocą 14 bitów. Na rysunku 5przedstawiono tabele zawierająca przykładowe napięcie na wejściu układu oraz dane wyjściowe reprezentowane za pomocą 14 bitów. W przypadku wystąpienia sygnału będącego poza zakresem napięcia wejściowego, na wyjściu 0F pojawia się stan wysoki.


$A_{IN}^{+} - A_{IN}^{-}$ (1.5V RANGE)	OF	D13-D0 (OFFSET BINARY)
>0.75V	1	11 1111 1111 1111
+0.75V	0	11 1111 1111 1111
+0.749908V	0	11 1111 1111 1110
+0.0000915V	0	10 0000 0000 0001
+0.000000V	0	10 0000 0000 0000
–0.0000915V	0	01 1111 1111 1111
–0.0001831V	0	01 1111 1111 1110
–0.7499084V	0	00 0000 0000 0001
–0.75V	0	00 0000 0000 0000
< –0.75V	1	00 0000 0000 0000

Rys 5. Tabela zawierająca przykład kodowania w zależności od podanego napięcia

LTC2122 posiada dwa wyjścia danych opisane jako Channel A – CMLOUT_A0±, oraz Channel B – CMLOUT_B0±.
Format zdań w trybach zostały przedstawione na poniższych rysunkach.




Rys 6. Format wyrazy wysyłanego w trybie jednotorowym



Rys 7. Format wyrazu wysyłanego w trybie dwutorowym

Wykorzystanie LTC2122 w konfiguracji opartej o protokół JESD204 zostało przedstawione na rysunku poniżej. Przykład konfiguracji z rysunku 3 przedstawia sposób wykorzystania przetworników LTC2122, wykorzystanych jako ADC ze wsparciem protokołu JESD204. Kluczowymi składowymi z punktu przetwarzania sygnałów w tej konfiguracji są linie danych, linie Sysref oraz SYNC. Sygnał zegarowy generowany z dystrybutora zegarowego (w projekcie wykorzystany LTC6952) powiązany jest z sygnałem Sysref. Długość tych sygnałów powinna być dopasowana do wszystkich kluczowych układów (ADC oraz FPGA). Pozwala to na synchronizację przesyłania informacji z ADC, wykorzystując minimalna ilość linii danych. Sygnał SYNC generowany w FPGA pozwala wyzwolić przesyłanie informacji z ADC do FPGA.



Rys 8. Przykład użycia wielu układów LTC2122 z wykorzystaniem protokołu JESD204B


Protokół JESD204B

JESD204B jest trzecią generacją szeregowego interfejsu (po JESD204 i JESD204A) wykorzystywanego do komunikacji między układami logicznymi (FPGA), a przetwornikami (ADC oraz DAC) próbkującymi sygnał z częstotliwościami rzędu kilku GHz. Główne cechy:

- transmisja danych z prędkością do 12,5 Gb/s na każdą linię
- zredukowana ilość linii potrzebnych do przesłania informacji (w porównaniu do LVDS)
- brak konieczności dopasowywania długości linii danych

JEDS204B wykorzystuje kodowanie 8B/10B, co oznacza że w każdym 10-bitowym słowie znajduje się 8 bitów danych oraz 2 bity nadmiarowe. To kodowanie zapewnia, że nawet jeśli próbka składa się z samych "0" lub "1", to w przesyłanym słowie nadal znajduje się wystarczająca liczba przejść umożliwiająca odzyskanie przez odbiornik sygnału zegarowego, w takt którego przesyłane są informacje.
W nowoczesnych przetwornikach ze standardem JESD204B (także w AD9690 wykorzystywanych w MB) możliwe jest ustawienie ilości wykorzystywanych linii danych. Przykładowo: przesłanie 12-bitowej próbki może odbyć się za pośrednictwem jednej linii w formie dwóch 10-bitowych słów wysłanych jedno po drugim. Wybór ten wiąże się z koniecznością dwukrotnie większej szybkości transmisji, aniżeli w przypadku korzystania z 2 linii danych, gdzie oba słowa wysyłane są równolegle. Standard JESD204B zapewnia również możliwość dzielenia próbek na wiele oktetów i linii. Na przykład dwie 12 bitowe próbki mogą zostać przesłane w 3 słowach (3 oktet zawierający po 4 ostatnie bity próbek). Funkcja ta jest bardzo korzystna, gdy używa się przetworników o niższych

rozdzielczościach, ale o bardzo wysokich częstotliwościach próbkowania. Dzięki temu możliwe jest maksymalne wykorzystanie linii danych.
JESD204B zawiera 3 różne podklasy (0, 1, 2), które wpływają na synchronizację układów. Przetworniki wykorzystywane w kartach radiowych (AD9690) wspierają 1 podklasę co oznacza, że do prawidłowej komunikacji konieczne są następujące połączenia: CLK, DATA, SYNC~ oraz SYSREF.
1 podklasa umożliwia wprowadzenie zdeterminowanego opóźnienia. Jest to czas jaki upływa od propagacji danych w przetworniku ADC do momentu pobrania próbek z bufora w układzie FPGA. Odbywa się to za pomocą sygnału SYSREF, który resetuje wszystkie wewnętrzne bloki w przetwornikach do znanego stanu. Dzięki temu wszystkie układy rozpoczynają pracę jednocześnie (ich wewnętrzne zegary są wyrównane w fazie). Aby to osiągnąć wymagane jest dopasowanie długości wszystkich linii SYSREF orac CLK, tak aby były jednakowe dla każdego układu. Przetworniki AD9690 umożliwiają ustawienie opóźnienia przybycia impulsu SYSREF jak i CLK, dzięki czemu zachowanie jednakowych długości linii nie jest konieczne. Warto zauważyć, że sygnał SYSREF powinien być pojedynczym impulsem lub przebiegiem okresowym. W przypadku tego drugiego, jego częstotliwość musi być całkowitą wielokrotnością sygnału LMFC (local multi-frame clock). Zaleca się, aby sygnał SYSREF był wyłączany po udanej synchronizacji, wtedy w przypadku ponownej utraty wyrównania linii (np. na skutek zmian temperatury), SYSREF jest ponownie uruchamiany.



Rys 9. Uproszczony schemat przesyłania danych między urządzeniami nadawczymi i odbiorczymi

Koniec dokumentu