System detekcji, monitoringu, lokalizacji i wspomagania eliminacji zakłóceń radiowych w wybranych pasmach częstotliwości (RNSS i telekomunikacyjnych)

współfinansowany ze środków Europejskiego Funduszu Rozwoju Regionalnego realizowanego w ramach Działania 1.1. Projekty B+R przedsiębiorstw Programu Operacyjnego Inteligentny Rozwój 2014-2020

Numer umowy: POIR.01.01.01-00-0894/17

D_TN_model_sondy



L.p.	Wersja	Data	Opis
1	0.1	01.10.2020	Wersja inicjalna dokumentu
2	0.2	23.11.2020	Diagnoza widmowa urządzenia
3	0.3	11.01.2021	Poprawki
4	1.0	14.02.2021	Poprawki, formatowanie

Spis treści


Płyta bazowa 3
_OPIS OGÓLNY 3
_KOMUNIKACJA Z MODUŁAMI RADIOWYMI 4
_SEKWENCJA URUCHOMIENIA KOMUNIKACJI PŁYTY BAZOWEJ Z KARTĄ RADIOWĄ 7
_OPTYCZNE TESTY JAKOŚCIOWE 10
Karty radiowe 11
_KARTA ILS 12
_KARTA TETRA 16
_KARTA L1 19

Płyta bazowa

Opis ogólny

Płyta bazowa jest komponentem logicznym urządzenia (sondy) zajmującym się przetwarzaniem i danych odebranych z kart radiowych i przesyłaniem danych przetworzonych do systemu centralnego. Płyta bazowa oparta została o procesor FPGA Xilinx model XCZU4CG-1FBVB900E (FPGA z ang. Field Programmable Gate Arrays). Procesor ten zapewnia 16-sto kanałowe połączenia szeregowe bardzo wysokiej przepustowości, wymagane do obsługi przetworników analogowo-cyfrowych (ADC) oraz łącz światłowodowych. Cztery szybkie kanały komunikacyjne (z ang. transceivers) wykorzystane są do obsługi standardu SFP komunikacji światłowodowej, pozostałe służą połączeniom przetworników ADC kart radiowych z procesorem FPGA.


Procesor płyty bazowej posiada zintegrowany procesor aplikacyjny produkcji ARM z rodziny Cortex-A53. Procesor ten obsługiwany jest przez system operacyjny Linux i kontroluje komunikację z systemem centralnym, urządzenia peryferyjne, w tym nastawy zegarów referencyjnych, pamięci (RAM, flash), łącza komunikacyjne i serwisowe.



Rys 1: Płyta bazowa urządzenia do detekcji sygnałów zakłócających. Model demonstracyjny z obsługą dołączanych modułowo kart radiowych.

Komunikacja z modułami radiowymi

Moduły radiowe sondy łączą się z płytą bazową za pomocą szybkiego protokołu JESD204B. Procesor FPGA płyty bazowej zaprogramowany jest za pomocą logicznego bloku konfigurującego tryb pracy szyny komunikacyjnej procesora do kart radiowych.



Rys 2: Blokowy kod procesora FPGA konfigurujący slot komunikacyjny pomiędzy procesorem a kartą radiową.

JESD204B jest trzecią generacją szeregowego interfejsu (po JESD204 i JESD204A) wykorzystywanego do komunikacji między układami logicznymi (FPGA), a przetwornikami (ADC oraz DAC) próbkującymi sygnał z częstotliwościami rzędu kilku GHz. Główne cechy:

- transmisja danych z prędkością do 12,5 Gb/s na każdą linię
- zredukowana ilość linii potrzebnych do przesłania informacji (w porównaniu do LVDS)
- brak konieczności dopasowywania długości linii danych


JEDS204B wykorzystuje kodowanie 8b/10b, co oznacza że w każdym 10-bitowym słowie znajduje się 8 bitów danych oraz 2 bity nadmiarowe. To kodowanie zapewnia, że nawet jeśli próbka składa się z samych "0" lub "1", to w przesyłanym słowie nadal znajduje się wystarczająca liczba przejść umożliwiająca odzyskanie przez odbiornik sygnału zegarowego, w takt którego przesyłane są informacje.

W nowoczesnych przetwornikach ze standardem JESD204B (także w AD9690 wykorzystywanych w MB) możliwe jest ustawienie ilości wykorzystywanych linii danych. Przykładowo: przesłanie 12-bitowej próbki może odbyć się za pośrednictwem jednej linii w formie dwóch 10-bitowych słów wysłanych jedno po drugim. Wybór ten wiąże się z koniecznością dwukrotnie większej szybkości transmisji, aniżeli w przypadku korzystania z 2 linii danych, gdzie oba słowa wysyłane są równolegle. Standard JESD204B zapewnia również możliwość dzielenia próbek na wiele oktetów i linii. Na przykład dwie 12 bitowe próbki mogą zostać przesłane w 3 słowach (3 oktet zawierający po 4 ostatnie bity próbek). Funkcja ta jest bardzo korzystna, gdy używa się przetworników o niższych rozdzielczościach, ale o bardzo wysokich częstotliwościach próbkowania. Dzięki temu możliwe jest maksymalne wykorzystanie linii danych.

Ponadto standard JESD204B wprowadził funkcję taktowania harmonicznego, która eliminuje potrzebę zapewnienia dokładnej częstotliwości sygnału DEVICE CLOCK każdemu urządzeniu w systemie. Oznacza to, że sygnał zegarowy może mieć wielokrotnie większą/mniejszą częstotliwość, która następnie jest dowolnie dzielona (albo mnożona) przez dzielniki znajdujące się wewnątrz układów.

JESD204B zawiera 3 różne podklasy (0, 1, 2), które wpływają na synchronizację układów. Przetworniki wykorzystywane w kartach radiowych (AD9690) wspierają 1 podklasę co oznacza, że do prawidłowej komunikacji konieczne są następujące połączenia: CLK, DATA, SYNC~ oraz SYSREF.


Podklasa 1 umożliwia wprowadzenie zdeterminowanego opóźnienia. Jest to czas jaki upływa od propagacji danych w przetworniku ADC do momentu pobrania próbek z bufora w układzie FPGA. Odbywa się to za pomocą sygnału SYSREF, który resetuje wszystkie wewnętrzne bloki w przetwornikach do znanego stanu. Dzięki temu wszystkie układy rozpoczynają pracę jednocześnie (ich wewnętrzne zegary są wyrównane w fazie). Aby to osiągnąć wymagane jest dopasowanie długości wszystkich linii SYSREF orac CLK, tak aby były jednakowe dla każdego układu. Przetworniki AD9690 umożliwiają ustawienie opóźnienia przybycia impulsu SYSREF jak i CLK, dzięki czemu zachowanie jednakowych długości linii nie jest konieczne. Warto zauważyć, że sygnał SYSREF powinien być pojedynczym impulsem lub przebiegiem okresowym. W przypadku tego drugiego, jego częstotliwość musi być całkowitą wielokrotnością sygnału LMFC (local multi-frame clock). Zaleca się, aby sygnał SYSREF był wyłączany po udanej synchronizacji, wtedy w przypadku ponownej utraty wyrównania linii (np. na skutek zmian temperatury), SYSREF jest ponownie uruchamiany.



Rys 3: Logiczny rozkład struktury informacji przesyłanej łączem z protokołem JESD204B


Kolejnym elementem umożliwiającym osiągnięcie deterministycznego opóźnienia jest "elastyczny bufor". Elastyczne bufory znajdują się w urządzeniach odbierających dane (FPGA albo DAC). Dzięki nim możliwe jest ustawienie momentu zwolnienia próbek przechowywanych w buforach. Moment ten jest ustawiany tak, aby nastąpił po dodarciu danych ze wszystkich linii (ze względu na różne długości linii danych, przesyłane informacje docierają w różnych momentach). W przypadku konieczności jednoczesnego opóźnienia dla kilku urządzeń, moment zwolnienia ustawiany jest względem układu, od którego próbki przyszły jako ostatnie.

W przypadku większych odległości (powyżej 20cm) między ADC a FBGA, sygnały ulegają zniekształceniom, które uniemożliwiają ich odczytanie. Aby temu zapobiec układy AD9690 posiadają funkcję "De-Emphasis", która polepsza parametry sygnału kosztem większego poboru mocy oraz większej emisji EMI. "De-Emphasis" należy używać tylko wtedy, gdy układ RX nie jest w stanie odczytać danych.



Rys 4: Schemat ogólny połączeń procesora FPGA z kartami radiowymi na przykładzie dwóch kart radiowych


Kluczowym elementem poprawnego działania komunikacji za pomocą szeregowego łącza używającego szybki protokół JESD204B jest prawidłowa dystrybucja zegara. Zgodnie ze specyfikacją protokołu, sygnały zegarowe płyty bazowej oraz sygnały zegarowe kart radiowych dystrybuowane są wg załączonego schematu blokowego.



Rys 5: Dedykowany rozkład zegarów systemowych płyty bazowej dla łącz pci-e do kart radiowych

Sekwencja uruchomienia komunikacji płyty bazowej z kartą radiową

Procesor Xilinx podlega zaprogramowaniu, zarówno na poziomie procesora aplikacyjnego, jak i procesora FPGA. Aby uzyskać prawidłowy przebieg sygnałów pomiędzy przetwornikami kart radiowych a procesorem Xilinx, należy przeprowadzić odpowiednią sekwencję uruchomiania procesora. Z zalecanych sposobów uruchomienia wybrany został ten, którego schemat przebiegu sekwencji przedstawiony jest poniżej.



Rys 6: Schemat sekwencji uruchomiania łącza z protokołem JESD204B pomiędzy procesorem Xilinx a kartami radiowymi.

Parametry wpływające na częstotliwości poszczególnych linii:

- L - liczba wykorzystywanych linii danych 204B
- M - liczba przetworników ADC/DAC w urządzeniu (LTC2122-2 AD9690-1)
- F - liczba oktetów w ramce przypadająca na 1 linię danych
- K - liczba ramek w multiramce
- S - liczba przesłanych próbek przypadająca na 1 przetwornik w 1 ramce (np. jeśli LTC2122 prześle 2 próbki w 1 ramce, to S==1, ponieważ na każdy przetwornik przypada 1 próbka)
- N - rozdzielczość przetwornika w bitach
- N/N`/NP rozdzielczość przetwornika wyrażona jako wielokrotność liczby 8. Dla LTC i AD jest to 16

Przykładowe konfiguracje:

Podstawowa LTC2122:

LTC2122 podstawowa konfiguracja										
	Frame 0		Frame 1		Frame 2		Frame 3		Frame xx	
Lanes	Octet 0	Octet 1	Octet 0	Octet 1	Octet 0	Octet 1	Octet 0	Octet 1		
0	M0S0[15:8]	M0S0[7:0]	M0S1[15:8]	M0S1[7:0]	M0S2[15:8]	M0S2[7:0]	M0S3[15:8]	M0S3[7:0]		
1	M1S0[15:8]	M1S0[7:0]	M1S1[15:8]	M1S1[7:0]	M1S2[15:8]	M1S2[7:0]	M1S3[15:8]	M1S3[7:0]		

	LMFKS=2,2,2,16,1
L	wykorzystywane są 2 linie danych
M	**LTC2122** posiada 2 ADC
F	po 2 oktety przypadajace na 1 linię w ramce
K	dla LTC2122 jest to domyślnie 16 (strona 38 pdf LTC2122)
S	w 1 ramce przesłano 2 próbki, ponieważ LTC posiada 2 przetworniki, to S=1

Podstawowa AD9690:

AD9690 podstawowa konfiguracja				
	Frame 0	Frame 1	Frame 2	Frame 3
Lanes	Octet 0	Octet 0	Octet 0	Octet 0
0	M0S0[15:8]	M0S1[15:8	M0S2[15:8]	M0S3[15:8]
1	M0S0[7:0]	M0S1[7:0]	M0S2[7:0]	M0S3[7:0]

	LMFKS=2,1,1,32,1
L	wykorzystywane są 2 linie danych
M	**AD9690** posiada 1 ADC
F	po 1 oktecie na linię w ramce
K	dla AD9690 jest to domyślnie 32
S	w 1 ramce przesłano 1 próbkę, ponieważ ADC posiada 1 przetwornik, to S=1

LTC2122 z wykorzystaniem 1 linii:

LTC2122 konfiguracja z wykorzystaniem 1 linii										
	Frame 0				Frame 1				Frame xx	
Lanes	Octet 0	Octet 1	Octet 2	Octet 3	Octet 0	Octet 1	Octet 2	Octet 3		
0	M0S0[15:8]	M0S0[7:0]	M1S0[15:8]	M1S0[7:0]	M0S1[15:8]	M0S1[7:0]	M1S1[15:8]	M1S1[7:0]		

	LMFKS=1,2,4,16,1
L	wykorzystywana jest 1 linia danych
M	**LTC2122** posiada 2 ADC
F	po 4 oktety przypadajace na 1 linię w ramce
K	dla LTC2122 jest to domyślnie 16 (strona 38 pdf LTC2122)
S	w 1 ramce przesłano 2 próbki, ponieważ LTC posiada 2 przetworniki, to S=1

Częstotliwości poszczególnych zegarów

Nastawy częstotliwości poszczególnych zegarów są parametryzowane, tzn. częstotliwości te zależą, oprócz wcześniej wymienionych parametrów L, M, F, S, i K, od takich parametrów, jak: częstotliwość próbkowania fs, liczbę f oktetów w ramce przypadających na jedną linię danych, oraz współczynnik ograniczenia SYSREFmax. Przykładowe nastawy wyliczane są wg podanego zestawu wzorów, prezentowanych poniżej. Obliczenia przeprowadzono dla AD9690 w konfiguracji LMFKS= 2,1,1,32,1 o częstotliwości próbkowania 500MHz

- **wyznaczenie frame clock`a**

  – JESD frame clock = $f_C = f_S / S$

$$f_c = \frac{f_{sampl}}{S} = \frac{500M}{1} = 500MHz$$

- **wyznaczenie Lane Rate, litera f oznacza liczbę oktetów w ramce przypadająca na 1 linię danych.**

  – Lane rate = $f_C \times f \times 10$

$$Lane\ rate = f_c * F * 10 = 500M * 1 * 10 = 5\ Gbps$$

- **wyznaczenie LMFC (local multiframe clock)**

  – LMFC (Local multi-frame clock) = LMFC = FC / K = f_S / (K × S)=

$$LMFC = \frac{f_c}{K} = \frac{500M}{32} = 15{,}625MHz$$

- **wyznaczenie SYSREF`a na ten sygnał nałożone są następujące ograniczenia:**

Maximum SYSREF frequency = LMFC

Maximum SYSREF = f_S / 64

$$SYSREF_{MAX} = \frac{f_S}{64} = \frac{500M}{64} = 7{,}8125\ MHz$$

Dla optymalnej pracy zalecane jest zmniejszenie często z następującego wzoru:

Generalized expression, SYSREF = f_S / LCM(64,20 × K) / N where N is a integer (1,2…)

For the previous example, SYSREF = 3000 / LCM(64,20 × 16) / N
= 3000 / 320 / N = 9.375 / 4 (choosing N = 4)
= 2.34375 MHz


gdzie LCM to najmniejsza wspólna wielokrotność liczby 64 oraz 20K. W przypadku AD9690 LCM(64,2032)=640

$$SYSREF = \frac{\frac{f_S}{LCM(64{,}20 * K)}}{N} = \frac{\frac{500M}{LCM(10 * 64{,}20 * 32)}}{1} = \frac{\frac{500M}{640}}{1} = 781{,}250kHz$$


Optyczne testy jakościowe

Przed uruchomieniem płyty bazowej przeprowadzono testy optyczne, których wynik końcowy był pozytywny. Testy przeprowadzone przy pomocy kamery z regulowanym powiększeniem optycznym. Punkty lutowania wymagające dokładnego sprawdzenia prezentowane są poniżej;


Układ ADP1850 zewnętrzne części padów nie są oblane cyną; poprawiono




Układ ADP1741 zewnętrzne części padów nie są oblane cyną; poprawiono




Układ MCP1727P zewnętrzne części padów nie są oblane cyną; poprawiono



Układ LTC6952 układ uniósł się na cynie wylanej pod układem; poprawiono



Układ max17557 układ uniósł się na cynie wylanej pod układem; poprawiono



Karty radiowe

Karty radiowe przygotowane zostały do odbierania czterech wybranych pasm radiowych przydzielonych trzem systemom radiowym: ILS na częstotliwościach nośnej 110 MHz i 333 MHz, TETRA na 440 MHz oraz GNSS L1 na częstotliwości nośnej 1575,42 MHz. Przydzielone tym torom filtry posiadają bardzo wysoki stopień

dobroci, przez co bardzo tłumią moce na częstotliwościach pozapasmowych. Zapewnia to znakomitą separację od pasma pobocznych i zapobiega wnikaniu dodatkowej mocy, mogącej zakłócić proces detekcji zakłócenia.

Tabela 1: Tłumienia filtrów w torach radiowych kart sondy

pasmo	system	Tłumienie w torze	Tłumienie poza torem
108 – 112 MHz	ILS	6,8 dB	38 dB
283 – 383 MHz	ILS	11 dB	43 dB
410 – 430 MHz	TETRA	3 dB	40 dB
1530 – 1610 MHz	GNSS L1	3,6 dB	24 dB

Zaprojektowane karty radiowe mają ten sam interfejs do płyty bazowej oraz te same protokoły komunikacyjne. Różnicą jest dopasowanie toru radiowego do poszczególnych częstotliwości nośnych, przetworniki dopasowane do różnych szerokości pasma oraz konfiguracja ustawień płyty radiowej. Poniższe zdjęcie prezentuje karty.



Rys 7: Rodzina kart radiowych w wersji poprawionej, zunifikowanej pod kątem połączenia z płytą bazową

Karta ILS

Karta ILS posiada obsługę dwóch częstotliwości, 110 MHz i 333 MHz.

Tor radiowy dla systemu ILS zaprojektowany został tak aby możliwe było przetwarzanie sygnału przez przetwornika ADC.


Kluczowe parametry dla których został zaprojektowany tor ILS 110 MHz to:

- maksymalna moc dopuszczalna na ADC,
- punkt kompresji dla każdego z elementów toru,
- selektywność.

Ograniczenia mocy na torze dopasowywane są za pomocą elementów o stałych parametrach (diody PIN) oraz zmiennych parametrach (tłumik ACG).


Schemat blokowy

Schemat blokowy przedstawiony poniżej składowe elementy tory radiowego 110 MHz.



Rys 8: Schemat blokowy toru radiowego 110 MHz

Bardzo podobny jest tor radiowy dla częstotliwości 333 MHz.




Rys 9: Schemat blokowy toru radiowego 333 MHz

Aby umożliwić prawidłową pracę tej karty radiowej, następujące ustawienia zegarów dla protokołu JESD204B powinny być ustawione

Dobranie odpowiedniej częstotliwości dla ADC oraz FPGA wiąże się z uwzględnieniem zakresów częstotliwości dostępnych dla ADC, FPGA oraz częstotliwości dla których w przetwarzanym sygnale nie pojawią się zakłócenia związane ze składowymi wyższych harmonicznych.

Na poniższym zrzucie ekranu przedstawiono prawidłowe ustawienia transmisji sygnału dla protokołu JESD204B z wybranym przetwornikiem LTC2122 (fc-max = 170 MHz) oraz FPGA gdzie częstotliwość CLK musi być większy niż Fc/2 (większy niż 80MHz).



Rys 10: Kalkulator przeliczeń wartości częstotliwości poszczególnych linii przetworników.

Ustawienia dla tej konfiguracji to:

- L(liczba torów danych) - 1;
- M(liczba wewnętrznych przetworników LTC2122) - 2;
- F(liczba oktetów w ramce na jedną linie danych) - 4;
- K(liczba ramek w mulitramce) - 16;
- S(liczba przesłanych próbek przypadająca na 1 przetwornik w 1 ramce) - 1;

Z poniższych zależności ustalono częstotliwość Fs (Fc) dla LTC2122 - 116,30 MHz. Pozwoli ona obsłużyć dwa wejścia analogowe w konfiguracji dla przetwarzania częstotliwości RF 110 MHz oraz 330 MHz.

Sysref powinien mieć wartość 0,36509 MHz.


Zegar CLK (dla protokołu JESD204B) powinien mieć wartość 116,3 MHz. Jest to częstotliwość minimalna, wobec czego należy mieć na uwadze zmianę konfiguracji systemu w przypadku gdyby protokół JESD204B nie działał prawidłowo.

Według wymagań układów dla JESD204b oraz prawidłowego próbkowania ADC, na dystrybutorze ustawiono następujące częstotliwości:

1. Wyjście testowe - częstotliwość testowa 0,5 MHz - wyłączona
2. Wyjście SYSREF dla FPGA - 0,36509 MHz
3. Wyjście CLK dla FPGA - 116,3 MHz
4. Wyjście SYSREF dla ADC - 0,36509 MHz
5. Wyjście CLK dla ADC - 116,3 MHz

LMK04610 skonfigurowany został w trybie z drugą pętlą PLL oraz bez lokalnego oscylatora.

Sygnał wejściowy zadawany ze płyty macierzystej (domyślnie MB lub ZCU) powinien być generowany o częstotliwości 62,5 MHz o wypełnieniu 50% w trybie differential.



F_{INPLL2}	F_{VCO}	PLL2_RDIV	PLL2_NDIV	PRESCALER	INPUT MODE	PLL2_PROP	PLL2_INTG	PLL2_CPROP	R3, C3(1)
122.88 MHz	5898.24 MHz	1	4	6	Doubler Invert	20	0	5.4 pF	disabled, 0 pF
122.88 MHz	5898.24 MHz	1	4	6	Doubler Invert	21	0	5.4 pF	4.7 kΩ, 96 pF
30.72 MHz	5898.24 MHz	1	16	6	Doubler Invert	20	0	5.4 pF	disabled, 0 pF
30.72 MHz	5898.24 MHz	1	16	6	Doubler Invert	7	0	5.4 pF	4.7 kΩ, 96 pF

Rys 11: Konfigurator częstotliwości zegara dystrybutora LMK04610

Ustawienia te pozwalają przy ustawieniach LTC2122 (L=1,M=2,F=4,K=16,S=1) uzyskać przepustowość linii danych LTC2122 na poziomie 4,6756 Gbps.

Ustawienia wyjść w TICS Pro:

- CLKOUT1 Test - 0,5 MHz - wyłączone
- CLKOUT3 SYSREF FPGA - 0,36509 MHz
- CLKOUT5 INV CLK FPGA - 116,83 MHz
- CLKOUT8 INV SYSREF ADC - 0,36509 MHz
- CLKOUT10 CLK ADC - 116,83 MHz

Nie używane wyjścia należy ustawić w tryb Power-Down, tak aby jak najbardziej zminimalizować pobór energii oraz przenoszenie zakłóceń.


Obliczenia częstotliwości harmonicznych

Aby przetwornik cyfrowo-analogowy nie wtrącał częstotliwości harmonicznych spoza pasma, co może zachodzić przy filtrze zbyt szeroko-pasmowym w stosunku do pasma użytecznego, przeanalizowano możliwe częstotliwości pracy przetwornika na częstotliwościach 110 MHz i 333 MHz. Z poniższych obliczeń pobrane były wartości częstotliwości pracy przetworników.

W przypadku toru dla 110 MHz, ustawienie częstotliwości ADC na 116,89 MHz powoduje, że żadna harmoniczna poniżej 10-tej nie zostanie wtrącona do pasma przepustowego filtra. Obrazuje to kalkulator na kolejnym rysunku.

	Inputs Here
signal BW	3,85
Filter BW	4,00
Signal Center Freq	110,03
ADC Sample Rate	116,89

	Results								
	Signal	HD2	HD3	HD4	HD5	HD6	HD7	HD8	HD9
Min Freq	8,79	17,73	26,595	35,46	44,325	53,19	58,415	58,44	58,345
Max Freq	4,94	9,73	14,595	19,46	24,325	29,19	34,055	38,92	37,105
Overlaps signal		0	0	0	0	0	0	0	0
	3,85								




Rys 12: Obliczenia częstotliwości harmonicznych dla toru 100 MHz

Podobnie, dla tej samej częstotliwości próbkowania w ADC, pasmo filtru toru 333 MHz zostało przeanalizowane. W tym przypadku widoczne są wtrącenia częstotliwości harmonicznych od 5-tego rzędu. Nie są one jednak zbyt mocne, ponieważ te częstotliwości są mocno filtrowane w filtrze wejściowym.

	Inputs Here
signal BW	5,85
Filter BW	10,00
Signal Center Freq	332,08
ADC Sample Rate	116,89

	Results								
	Signal	HD2	HD3	HD4	HD5	HD6	HD7	HD8	HD9
Min Freq	21,52	47,19	58,405	58,38	48,915	35,32	48,275	58,27	58,325
Max Freq	15,67	27,19	40,785	22,51	0,085	0,08	0,025	0,13	5,465
Overlaps signal		0	0	0	1	1	1	1	1
	5,85								



Rys 13: Obliczenia częstotliwości harmonicznych dla toru 333 MHz


Karta TETRA

Tor radiowy dla systemu TETRA zaprojektowany został tak aby możliwe było przetwarzanie sygnału przez przetwornika ADC.

Kluczowe parametry dla których został zaprojektowany tor TETRA 420 MHz to:

- maksymalna moc dopuszczalna na ADC,
- punkt kompresji dla każdego z elementów toru,
- selektywność.

Ograniczenia mocy na torze dopasowywane są za pomocą elementów o stałych parametrach (diody PIN) oraz zmiennych parametrach (tłumik ACG).



Rys 14: Schemat blokowy toru radiowego 420 MHz


Podobnie, jak dla torów karty na pasma ILS, konstrukcja toru radiowego z dystrybutorem LMK04610 została przeanalizowana pod kątem odbioru sygnałów harmonicznych.

Ustawienia zostały przygotowane poprzez program TICS Pro od TI.

Wymagania odnośnie częstotliwości dla ADC. Optymalne ustawienie oraz wpływ harmonicznych przedstawiono poniżej.

	Inputs Here
signal BW	20,00
Filter BW	20,00
Signal Center Freq	420,00
ADC Sample Rate	149,20

Results									
	Signal	HD2	HD3	HD4	HD5	HD6	HD7	HD8	HD9
Min Freq	37,6	74,4	74,4	74,4	61,2	74	74,4	74,4	74
Max Freq	17,6	35,2	36,4	0,4	0,2	0,4	0,6	0,4	0,4
Overlaps signal		1	1	1	1	1	1	1	1
	20								




Rys 15: Obliczenia częstotliwości harmonicznych dla toru 420 MHz

Dla dobranego filtra, udało się niemal wszystkie harmoniczne, do rzędu 3-ciego włącznie, wyeliminować z pasma użytecznego.

Ustawienia zegarów dla protokołu JESD204B

Dobranie odpowiedniej częstotliwości dla ADC oraz FPGA wiąże się z uwzględnieniem zakresów częstotliwości dostępnych dla ADC, FPGA oraz częstotliwości dla których w przetwarzanym sygnale nie pojawią się zakłócenia związane ze składowymi wyższych harmonicznych.

Na poniższym zrzucie ekranu przedstawiono prawidłowe ustawienia transmisji sygnału dla protokołu JESD204B z wybranym przetwornikiem LTC2122 (fc-max = 170 MHz) oraz FPGA gdzie częstotliwość CLK musi być większy niż Fc/2 (większy niż 80MHz).



Rys 16: Kalkulacje wartości częstotliwości poszczególnych linii przetwornikóww dla karty radiowej na pasmo 420 MHz

Ustawienia dla tej konfiguracji to:

- L(liczba torów danych) - 1;
- M(liczba wewnętrznych przetworników LTC2122) - 2;
- F(liczba oktetów w ramce na jedną linie danych) - 4;
- K(liczba ramek w mulitramce) - 16;
- S(liczba przesłanych próbek przypadająca na 1 przetwornik w 1 ramce) - 1;

Według wymagań układów dla JESD204b oraz prawidłowego próbkowania ADC, na dystrybutorze ustawiono następujące częstotliwości:

- Wyjście testowe - częstotliwość testowa 19,2 MHz
- Wyjście SYSREF dla FPGA - 0,46625 MHz
- Wyjście CLK dla FPGA - 149,2 MHz
- Wyjście SYSREF dla ADC - 0,46625 MHz
- Wyjście CK dla ADC - 149,2 MHz

Ustawienia te pozwalają przy ustawieniach LTC2122 (L=1,M=2,F=4,K=16,S=1) uzyskać przepustowość linii danych LTC2122 na poziomie 5,968 Gbps.

LMK04610 skonfigurowany został w trybie z drugą pętlą PLL oraz bez lokalnego oscylatora.

Sygnał wejściowy zadawany ze płyty macierzystej (domyślnie MB lub ZCU) powinien być generowany o częstotliwości 62,5 MHz o wypełnieniu 50% w trybie differential.


Karta L1

Schemat blokowy i zasady działania karty radiowej na paśmie L1 jest bardzo zbliżona do tych, prezentowanych dla torów ILS i TETRA.

W przypadku toru pasma L1 na częstotliwości 1575,42 MHz, ustawienie częstotliwości ADC na 496,3 MHz, filtru i danym paśmie przepustowości, osiągnięto również niemal sygnał wolny od harmonicznych powyżej stopnia 3-ego.

	Inputs Here
signal BW	62,00
Filter BW	65,00
Signal Center Freq	1582,00
ADC Sample Rate	496,30

Results									
	Signal	HD2	HD3	HD4	HD5	HD6	HD7	HD8	HD9
Min Freq	124,1	247,7	248,1	247,6	193,3	246,8	246,4	247,8	248
Max Freq	62,72	121,2	119,5	0,9	1,55	0,1	0,7	1,1	2,6
Overlaps signal		1	1	1	1	1	1	1	1
	61,38								



Rys 17: Obliczenia częstotliwości harmonicznych dla toru 1575,42 MHz

Należy podkreślić, że urządzenie jest programowalne z trybu serwisanta sondy. Zatem, jeśli przyjdzie taka potrzeba, będzie możliwość przeprogramowania urządzenia w ramach specyfikacji sprzętowych.

Koniec dokumentu