System detekcji, monitoringu, lokalizacji i wspomagania eliminacji zakłóceń radiowych w wybranych pasmach częstotliwości (RNSS i telekomunikacyjnych)

współfinansowany ze środków Europejskiego Funduszu Rozwoju Regionalnego realizowanego w ramach Działania 1.1. Projekty B+R przedsiębiorstw Programu Operacyjnego Inteligentny Rozwój 2014-2020

Numer umowy: POIR.01.01.01-00-0894/17

W_test_czułości_detekcji




L.p.	Wersja	Data	Opis
1	0.1	01.10.2020	Wersja inicjalna dokumentu
2	0.2	26.11.2020	Aktualizacja konfiguracji parametrów programu sondy
3	0.3	14.01.2021	Wyniki badań
4	1.0	17.02.2021	Formatowanie dokumentu i korekta błędów

Spis treści

Scenariusz testowy 3
Przetwarzanie sygnału 3
Konfiguracja ustawień detektora 4
Sygnały testowe wejściowe 12
Pomiary i wyniki 13

Scenariusz testowy

Niniejszy opis testu detekcji zakłócenia przez urządzenie sondy przedstawia konfigurację programową i sprzętową urządzenia oraz wyniki przeprowadzanych testów. Test obejmował przeprowadzenie operacji od odebrania sygnału radiowego aż po interpretację danych odebranych w procesorze aplikacyjnym urządzenia. Test przeprowadzany był na komponentach sondy, który przyjmował nadawany, szerokopasmowy sygnał radiowy, rozdzielany w sposób równomierny na kanały kart radiowych, jak również na wejście oscyloskopu referencyjnego. Na rysunku poniżej prezentowany jest zestaw urządzenia (sonda) testowanego oraz płyta ewaluacyjna generująca złożony sygnał testowy. Celem testu była detekcja zakłócenia wygenerowanego w szumie na wszystkich pasmach systemu detektora zakłóceń.




Rys. 1:Zestaw testujący pasma radiowe systemu. Po lewej, płyta bazowa z kartami radiowymi, po prawej, ZCU111 pracujące w trybie generatora sygnału wzorcowego.

Przetwarzanie sygnału

Na Rys 2 przedstawiony jest schemat blokowy przetwarzania sygnału cyfrowego od pierwotnej formy cyfrowej (wyjście ADC) do formy informacji o zakłóceniu przekazywanej do procesora aplikacyjnego. Cały schemat jest zrealizowany w procesorze FPGA.

Blok JESD204 jest dedykowany komunikacji procesora FPGA z przetwornikami ADC umieszczonymi na modułowych kartach radiowych. Kolejny blok realizuje demultipleksację sygnałów przesyłanych z linii przetworników poszczególnych ADC. Blok FFT jest deterministycznym blokiem obliczającym transformację Fouriera sygnału cyfrowego w dziedzinie czasu na ciąg wartości w dziedzinie częstotliwości. Długość bloku danych w tym teście to 256 próbek. Kolejny blok, CORDIC, dokonuje interpretacji przeliczeń FFT na moc absolutną dla każdego prążka częstotliwości. Blok IP3 jest detektorem zakłócenia, który wyznacza uśredniony poziom mocy spektralnej sygnału oraz porównuje je do odniesienia , zwanego thresholdem. W wyniku tego działania uzyskana jest informacja o detekcji zakłócenia, a wystąpienie jego jest sygnalizowane w procesorze aplikacyjnym ultrascale z pośrednictwem dostępu do pamięci wspólnej poprzez DMA (Direct Memory Access).





Rys. 2: Uproszczony schemat ścieżki przetwarzania sygnału cyfrowego w bloku FPGA

Konfiguracja ustawień detektora


Procesor FPGA został skonfigurowany następującymi parametrami w każdym z wymienionych wcześniej bloków.


FFT





Configuration
Implementation
Detailed Implementation
Data Format
Fixed Point
Scaling Options
Unscaled
Rounding Modes
Convergent Rounding
Precision Options
Input Data Width
14
Phase Factor Width
14
Control Signals
ACLKEN
ARESETn (active low)
ARESETn must be asserted for a minimum of 2 cycles
Output Ordering Options
Output Ordering
Natural Order
Cyclic Prefix Insertion
Optional Output Fields
XK_INDEX
OVFLO
Throttle Scheme
Non Real Time
Real Time
Memory Options
Data
Block RAM
Distributed RAM
Phase Factors
Block RAM
Distributed RAM
Number of stages using Block RAM for Data and Phase Factors
1
Reorder Buffer
Block RAM
Distributed RAM
Optimize Block RAM Count Using Hybrid Memories
Optimize Options
Complex Multipliers
Use 3-multiplier structure (resource optimization)
Butterfly Arithmetic
Use CLB Logic

CORDIC


Configuration Parameters
Functional Selection
Translate
Architectural Configuration
Parallel
Pipelining Mode
Maximum
Data Format
SignedFraction
Phase Format
Scaled Radians
Input/Output Options
Input Width
23
[8 - 48]
Output Width
23
[8 - 48]
Round Mode
Truncate
Advanced Configuration Parameters
Iterations
0
[0 - 48]
Precision
0
[0 - 48]
Coarse Rotation
Compensation Scaling
Embedded Multiplier



Configuration Options
AXI4 Stream Options
Cartesian Channel Options
Has TLAST
Has TUSER
TUSER Width
1
[1 - 256]
Phase Channel Options
Has TLAST
Has TUSER
TUSER Width
1
[1 - 256]
Flow Control
NonBlocking
Optimize Goal
Performance
Output has TREADY
Output TLAST Behavior
Pass Cartesian TLAST
Optional Pins
ACLKEN
ARESETN

IP3



- Export FFT Size => ilość próbek wysyłanych do US (pyrzy FFT o długości 256, ilość próbek do wysłania jest równa 128)
- C S, C M axis tdata widith => szerokości magistral, nie zmieniać
- FFT Frame Header => nagłówek wysyłany na początku FFT
- Voltage Resolution => zakres napięcia podzielony przez rozdzielczość, dla LTC2122 jest to: 1,5V/2^14, całość następnie należy pomnożyć przez -2^17, dopiero taką liczbę można wpisać
- CARD GAIN => tłumienie elementów na karcie, docelowo zostanie to rozbite na kilka elemetnów (tłumiki, filtry, diody). Wartość w dBm należy pomnożyć przez 2^17, a następnie wpisać w pole ze znakiem "-"
- do card_gain_parameter wysłać tłumienie tłumika x2 w dB.

Sam blok IP3_x składa się:



,gdzie:


- S_AXI => odebranie danych z CORDIC-a -1 takt
- BLACK_BOX => lokalizacja MSB, oraz zapisanie 6 następnych bitów (tail_MSB) (algorytm do wyznaczania LOG10 opisano poniżej) - 1 takt
- BLACK_BOX_2 => odczyt z look-up-table liczby po przecinku, wymnożenie, ujednolicenie - 1 takt
- M_AXI => przesyłanie danych do US- takt

Obliczenia w tym bloku dokonują się wg wzorów i przykładu jak poniżej:

LOG10 algorytm

$$20*\log(U)=\frac{20*\log 2(U)}{\log 2(10)}=\frac{20}{3{,}3219}*\log 2(U)=6{,}02*\log 2(U)$$

W pierwszej kolejności należy znaleźć MSB=1, wtedy jest to potęga liczby 2 (log2(x)=MSB), dodatkowo należy kilka następnych bitów użyć do wyznaczenia wartości po przecinku. Wartości po przecinku są przechowywane w tablicy, której indeksy odnoszą się do TAIL_LOGA. Wartości te są przeskalowane na liczby od 0-511, co ułatwia ich przechowywanie. Po złączeniu MSB_POSITION oraz LOOK-UP-TABLE[TAIL_LOG], przecinek znajduje się pomiędzy tymi liczbami.



Przykładowa liczba wejściowa
51200(10) => 000 0000 1100 1000 0000 0000(2)
MSB(1) jest na pozycji 15(10), 1111(2)=>**FFT_VECTOR**

- TAIL_LOG 6 następujących bitów po MSB=> 100 100 (dodatkowo dodano zaokrąglanie w zależności od 7 bitu)
- dalsze kroki przedstawiono na rysunku wyżej

JEDNOSTKI

Aby z bloku IP_3_x wychodziły dBm-y, należy przeprowadzić następujące działania:
Wzór:

$$10\log(P)=\left(\frac{u^2}{R}\right)$$

ULTRASmożna rozpisać na:

$$10\log(P)=\left(\frac{\left(\frac{u}{\sqrt{(2)}}\right)^2}{R}\right)=10\log\left(\frac{\left(\frac{FFT_{BIN}*wsk}{\sqrt{(2)}}*2/FFT_{LENGHT}\right)^2}{R}\right)$$

- **wsk** jest to zakres napięcia przetwornika podzielony przez jego rozdzielczość [V/bit]
- **FFT_BIN** próbka fft dla danej częstotliwości (poza składową stałą, dla niej zachodzą inne zależności, tj. brak wyznaczania wartości skutecznej, mnożenie przez 1/FFT_LENGHT zamiast 2/FTT_LENGHT). W przypadku IP3_7 (FFT_LENGHT 2048 samples, po przejściu przez uśrednianie, skalowanie wynosi kolejno 1/8 dla DC oraz 1/4 dla AC).

po uproszczeniu:

$$10\log(sample^2)+10\log(wsk^2)-10\log((\sqrt{2})^2)+10\log((\frac{2}{256})^2)-10\log(R)$$

oraz

$$20\log(FFT_{BIN})+20\log(wsk)-10\log(2)+20\log(\frac{1}{128})-10\log(R)$$


do ostatecznego wyniku należy uwzględnić przejście z dB na dBm oraz uwzględnić tłumienie poszczególnych elementów karty.

$$P[dBm]=20\log(FFTbin)+20\log(wsk)-10\log(2)+20\log(\frac{1}{128})-10\log(R)+30\,dB+TŁUMIENIE.KARTY$$
$$P[dBm]=20\log(FFTbin)+(-80{,}7666_{LTC2122})-3{,}0103+(-42{,}1442)-16{,}9897+30\,dB+TŁUMIENIE.KARTY$$

po zsumowaniu stałych wartości (dla składowej stałej są delikatnie inne wartości):

$$P[dBm]=20\log(FFTbin)+(-80{,}7666\,dB_{LTC2122})-32{,}1442\,dB+TŁUMIENIE.KARTY$$

DMA



Wstępną konfigurację przeprowadza US+, natomiast pozostałe rzeczy przechowywane są w BRAM-ie.
Wstępna konfiguracja:
Xil_Out32 (XPAR_AXI_DMA_0_BASEADDR + 0x38, 0xA0020000);
tmpVal = Xil_In32 (XPAR_AXI_DMA_0_BASEADDR + 0x30); //odczyt
tmpVal = tmpVal | 0x0011; //suma
Xil_Out32 (XPAR_AXI_DMA_0_BASEADDR + 0x30, tmpVal); // ponowny zapis
Xil_Out32 (XPAR_AXI_DMA_0_BASEADDR + 0x40, 0x50);


ULTRASCALE

Name	Interface	Slave Segment	Master Base Address	Range	Master High Address
Network 0					
/axi_dma_0					
/axi_dma_0/Data_S2MM (32 address bits : 4G)					
/UULTRASCALE/ULTRASCALE/zynq_ultra_ps_e_0/SAXIGP0	S_AXI_HPC0_FPD	HPC0_DDR_LOW	0x0A00_0000	32M	0x0BFF_FFFF
/UULTRASCALE/ULTRASCALE/zynq_ultra_ps_e_0/SAXIGP0	S_AXI_HPC0_FPD	HPC0_QSPI	0xC000_0000	512M	0xDFFF_FFFF
Excluded (2)					
/UULTRASCALE/ULTRASCALE/zynq_ultra_ps_e_0/SAXIGP	S_AXI_HPC0_FPD	HPC0_LPS_OCM	0xFF00_0000	16M	0xFFFF_FFFF
/UULTRASCALE/ULTRASCALE/zynq_ultra_ps_e_0/SAXIGP	S_AXI_HPC0_FPD	HPC0_DDR_HIGH			
/axi_dma_0/Data_SG (32 address bits : 4G)					
/BBRAM/BRAM/axi_bram_ctrl_1/S_AXI	S_AXI	Mem0	0xA002_0000	8K	0xA002_1FFF
/UULTRASCALE/ULTRASCALE/zynq_ultra_ps_e_0					
/UULTRASCALE/ULTRASCALE/zynq_ultra_ps_e_0/Data (39 address bits : 0x00A0000000 [256M] ,0x0400000000 [4G] ,0x1000000000 [224G])					
/axi_dma_0/S_AXI_LITE	S_AXI_LITE	Reg	0x00_A000_0000	64K	0x00_A000_FFFF
/BBRAM/BRAM/axi_bram_ctrl_0/S_AXI	S_AXI	Mem0	0x00_A002_0000	8K	0x00_A002_1FFF
/GPIO/axi_gpio_0/S_AXI	S_AXI	Reg	0x00_A001_0000	64K	0x00_A001_FFFF

Sygnały testowe wejściowe

Do generowania sygnałów testowych posłużył w czasie testów zestaw ewaluacyjny Xilinx ZCU111. Jest on wyposażony w procesory z wbudowanymi przetwornikami DAC, dzięki którym można było wygenerować sygnał radiowy niewielkiej mocy oraz w zakresie częstotliwości od 110 MHz do 1600 MHz, obejmując całe robocze pasmo urządzenia. Zintegrowane z procesorem przetworniki DAC były zasilane sygnałem modulowanym, który w podobny sposób imitował atak pasm użytecznych sygnałem sinusoidalnym o częstotliwości ±12 MHz od częstotliwości nośnych. Dodatkowo, procesor FPGA umożliwiał miksowanie sygnałów z czterech kanałów i wyprowadzenie go na jedno wyjście radiowe wysokiej częstotliwości. Fizyczne ograniczenie maksymalnej częstotliwości wyjściowej generatora sygnałów to 6 GHz.

Poniżej przedstawiony jest fragment widma, na którym widnieją bezpośrednie odczyty sygnału nadawanego na oscyloskopie z funkcją wyświetlania widma sygnału RF. Nośne sygnałów składowych w tym przypadku to 333 MHz i 420 MHz Dla testów poprawności odczytu widma, nie stosowano dodatkowego szumu tła, pozwalając sygnałowi sinusoidalnemu wybić się wyraźnie, ok 40 dB, ponad szum własny nadajnika. Poprzez splitter radiowy sygnał ten podany był na wejścia kart radiowych.




Rys. 3: Wykres widmowy sygnałów zakłócających na pasmach systemu ILS 333 MHz i TETRA 420 MHz.

Pomiary i wyniki

Test detekcji sygnałów o częstotliwości 110 ± 12 MHz


Modulacja na tym sygnale powodowała uwydatnienie się prążków sygnału zakłócenia niemal 50 dB ponad zobrazowany poziom szumu. Zauważalne są lekkie elewacje częstotliwości listków bocznych zakłócenia, co może być przyczyną upływu widma podczas próbkowania. Poniżej odczyt sygnału testowego na oscyloskopie.



Rys. 4: Prezentowany na oscyloskopie sygnał testowy w paśmie ILS 110 MHz

Sygnał testowy został przetworzony przez łącze radiowe i kanał cyfrowy w karcie radiowej, zanim trafił do przetwornika karty. Procesor FPGA wyliczał z sygnału, w czasie rzeczywistym, przekształcenia FFT o długości 256 próbek. Obliczenia FFT przekształcane były na obliczenia mocy spektralnej. Połowa z widma została wyświetlona, jako część symetryczna. Można na wykresie Rys 5 zauważyć, że odtworzone zostały częstotliwości sinusów. Moce nie są w tym teście jeszcze skalibrowane, a wykresy nie są uśredniane, co podnosi poziom szumu tła.

Na rysunku Rys 6, widnieje seria pojedynczych pomiarów. Widać, że wyznaczone częstotliwości sinusa są mocna uwydatnione, a poziom szumu tła nie jest do końca stabilny. Spowodowane jest to tym, że obliczenia FFT są z natury niedokładne bez dodatkowego filtrowania informacji cyfrowej i analogowej, powodując upływy spektrum.




Rys. 5: Obliczona, w procesorze FPGA, moc spektralna sygnału, Pojedynczy pomiar



Rys. 6: Seria pojedyńczych pomiarów rozkładu mocy spektralnej.


Test detekcji sygnałów o częstotliwości 333 ± 12 MHz

Sygnał podany na wejście oscyloskopu był w tym przypadku 30 dB słabszy od tego w teście na częstotliwości 110 MHz. Mogło to spowodować znaczne wyrównanie poziomu szumu tła częstotliwości będących w bliskości do sygnałów zakłócenia.




Rys. 7: Prezentowany na oscyloskopie sygnał testowy w paśmie ILS 333 MHz

Również w tym przypadku, spektrum obliczone na procesorze FPGA odpowiada wykresowi referencyjnemu z oscyloskopu. Również tutaj są widoczne różnice w mocy obliczonej w oscyloskopie i w FGPA. Tu należy przypomnieć, że karty radiowe składają się z szeregu elementów tłumiących i wzmacniających, co musi wpłynąć na poziom mocy absolutnej. Jednakże poziom mocy wzajemnej sygnału zakłócającego do szumu powinien być taki sam. Tu możliwym byłoby to do zaprezentowania, gdyby wykres Rys. 8 prezentował wartości uśrednianie.



Rys. 8: Pojedynczy pomiar mocy spektralnej sygnału, obliczonego na procesorze FPGA,

Podobnie, jak poprzednio, wykaz kilkunastu pojedynczych estymat mocy spektralnej pokazuje dynamiczną część szumu sygnału i w miarę stabilną część samego zakłócenia w sygnale.




Rys. 9: Seria pojedyńczych wykresów mocy spektralnej.

Konkluzja

Detekcja sygnałów o dużym stosunku sygnału do szumu jest bardzo czytelna i jednoznaczna. Tak samo przebiega na częstotliwościach 110 MHz jak i 1575 MHz. Jednak 40 dB przewagi sygnału nad szumem nie spełnia wymogów projektu. Kolejny test odbył się z dużo gorszymi parametrami sygnału w szumie.


Test detekcji bardzo słabego zakłócenia o częstotliwości 110 MHz ± 12 MHz

Jak przedstawia wykres pomiaru sygnału testowego, sygnał zakłócający nie wybija się ponad szum. Dopiero wielokrotne uśredniane widma unaocznia występowanie większych mocy na częstotliwościach modulowanych. Przedstawiony scenariusz testowy pokazuje test pasma ILS na częstotliwości centralnej 110 MHz. Sygnał testowy zawierał dwa komponenty: 1. sygnał tła, to sygnał losowy o zakładanej charakterystyce gaussowskiej; 2. sygnał zakłócenia mający formę sygnału ciągłego, sinusoidalnego o częstotliwości względnej równej 1,4 Fs. Przy zadanej częstotliwości próbkowania emitowane było pasmo radiowe 24 MHz sygnału rzeczywistego, co przełożyło się na zakłócenie o częstotliwości Fc ± 1,68 MHz. Stosunek mocy sygnału tła i sygnału zakłócającego wynosił 0dB, co na odczycie aparaturą pomiarową odznaczyło się płaską charakterystyką obwiedni spektrum sygnału. (wykres na) Zadaną częstotliwością nośnej było 110 MHz.




Rys. 10: Na oscyloskopie prezentowany sygnał testowy w paśmie ILS 110 MHz

Jak słaby jest to sygnał sinusoidalny w szumie, może przedstawić pojedynczy pomiar mocy z rysunku Rys. 10 oraz seria pomiarów pojedynczych z Rys.11. Detekcja zakłócenia z użyciem takiej funkcji nie byłaby możliwa bez uśredniania informacji




Rys. 11: Pojedynczy pomiar mocy spektralnej sygnału, obliczonego na procesorze FPGA,




Rys. 12: Seria pojedyńczych pomiarów rozkładu mocy spektralnej.

Uśrednianie pomiarów przyczynia się do złagodzenia przebiegów wykresu. Uśrednianie sygnału niezakłóconego posłużyło do wyznaczenia poziomu detekcji zakłócenia. W przykładzie wykresu z Rys. 13, linia czerwona została wyznaczona z uśrednienia sygnału niezakłóconego i podwyższoną o 9 dB. Wykres przebiegu nieuśrednianego (linia niebieska) wielokrotnie przekracza tak wyznaczony poziom detekcji (linia czerwona), i nie oddaje w żaden sposób informacji o rzeczywistym zakłóceniu.



Rys. 13: Linia poziomu detekcji zakłócenia (czerwona) oraz linia pojedynczego pomiaru widma (niebieska)

Z wykresu na Rys. 14 wynika, że system odnotował przekroczenie 9-cio decybelowego marginesu skoku mocy sygnału i jest to wyraźna nadwyżka mocy ponad pozostałe komponenty widma, które wraz z uśrednianiem zostały zredukowane. Również prawidłowo odczytana została częstotliwość zakłócenia. Analiza dokonywana była na sygnale o długości 1 ms, co odpowiada 200-u cyklom uśredniania przy oknie FFT o długości 128 i częstotliwości próbkowania 24 MHz.



Rys. 14: Linia poziomu detekcji zakłócenia (czerwona) oraz linia uśrednionego pomiaru widma (niebieska)

Należy również podkreślić, że weryfikacji dokonano na najkrótszym zaimplementowanym oknie FFT długości 128 próbek. Zarówno wydłużenie okna FFT jak i obniżenie poziomu detekcji spowoduje poprawę czułości systemu redukując I/No do wartości ujemnych. Testy wykazały znacząco większą czułość na wykrywanie zakłóceń niż 15 dB stosunku mocy zakłócenia do szumu, z potencjałem na dalsze zwiększanie czułości wraz z wydłużeniem czasu obserwacji i długości okna FFT.

Koniec dokumentu