PnP SYSTEMS
communication technologies

System detekcji, monitoringu, lokalizacji i wspomagania eliminacji zakłóceń radiowych w wybranych pasmach częstotliwości (RNSS i telekomunikacyjnych)

współfinansowany ze środków Europejskiego Funduszu Rozwoju Regionalnego realizowanego w ramach Działania 1.1. Projekty B+R przedsiębiorstw Programu Operacyjnego Inteligentny Rozwój 2014-2020

Numer umowy: POIR.01.01.01-00-0894/17

D_integracja_urządzenia

Fundusze Europejskie Inteligentny Rozwój
Rzeczpospolita Polska
Narodowe Centrum Badań i Rozwoju
Unia Europejska Europejski Fundusz Rozwoju Regionalnego

Spis treści

Integracja urządzenia (sondy).....3
Wprowadzenie.....3
Transmisja danych z ADC do FPGA.....3
JESD204.....3
Zaktualizowane schematy blokowe toru przetwarzania danych dla kart radiowych.....4
Przetwarzanie FPGA.....6
Funkcje okna.....6
FFT i uśrednianie.....8
Detekcja zakłócenia.....10
Sygnatura sygnału.....11
Dzielnik tory L1.....14

Integracja urządzenia (sondy)

Wprowadzenie

Integracja na docelowych egzemplarzach płyty bazowej prototypu nie doszła do skutku z powodu braku wersji płyt do integracji. Niemniej jednak, przeprowadzono szereg poprawek i optymalizacji sterowników i firmware urządzenia, które są wynikiem testów i analiz weryfikacji z poprzedzających prac nad pracami badawczymi urządzenia. Wyniki optymalizacji i poprawek, opisane w niniejszym raporcie, maja być implementowane na docelowych egzemplarzach prototypów sond.

Transmisja danych z ADC do FPGA


Optymalizacja torów transmisji danych na odcinku od przetwornika do FPGA uległa optymalizacji. Dane dostarczane do toru przetwarzania danych odbierane są poprzez przetworniki ADC. Przetworniki wykorzystane w projekcie komunikują się z procesorem przy użyciu protokołu JESD204. Następnie dane są przetwarzane poprzez odpowiednio skonfigurowaną macierz bramek logicznych (FPGA).

JESD204

JES204b jest szybkim protokołem komunikacyjnym wykorzystującym sygnały CML(and. Current Mode Logic). Jego działanie jest zbliżone do działania trybu LVDS (ang. Low-Voltage Differential Signaling). Protokół JESD204 znalazł swoje zastosowanie wszędzie tam gdzie wymagane są duże przepustowości przy przesyle danych.

Do przesyłania informacji możliwe jest wykorzystanie nawet 12 linii sygnałowych, zapewniając przepustowość dochodzącą do 12.5Gbps. Ze względu na częstotliwości próbkowania oraz liczbę wykorzystanych linii zostały użyte następujące konfiguracje:


- pasmo ILS 1 linia, 4.6732Gbps,
- pasmo Tetry 1 linia, 5.968Gbps,
- pasmo L1 2 linie, 5Gbps.




Rys 1: Wyjściowy przykład użycia protokoły komunikacji JESD204b

Dane wejściowe trafiają na porty GTX,GTH lub GTP gdzie następnie są dekodowane przy użyciu bloku dostarczonego przez firmę Xilinx. Po zdekodowaniu mogą być używane przez logikę programowalną. Dodatkowo w zależności od ustawień, dochodzi do obniżenia zegara taktującego wychodzące dane, kosztem zwiększenia szerokości poszczególnej ramki.

Zaktualizowane schematy blokowe toru przetwarzania danych dla kart radiowych




Rys 2: Definicja toru dla pasm przetwarzania ILS i TETRA




Rys 3: Definicja toru dla pasma toru L1

Dla kart ILS oraz TETRA tor przetwarzania danych na FPGA jest zaprojektowany tak samo. Za blokiem **JESD204** wprowadzono **SLICER**. Jego zadaniem jest zoptymalizowany transport danych poprzez dedykowaną demultipleksację, oraz poprawne zdekodowanie próbek pochodzących z ADC, a odebranych za pośrednictwem interfejsu JESD204B. Sposób działania bloku **SLICER** przedstawiono na rysunku poniżej, a polega na negacji najbardziej znaczącego bitu w celu zamiany na kod U2.



Rys 4: Schematyczne przedstawienie dystrybucji danych pochodzących z przetworników

Następnym blokiem w torze jest dopasowany bufor danych oparty o metodę **FIFO** (o głębokości 16 słów), którego głównym zadaniem jest zmiana domeny zegarowej na dwukrotnie szybszą. Wynika to z konieczności wykonania dwukrotnego FFT o długości 2048 z przesunięciem 1024 próbek. Za to przesunięcie odpowiada blok **DIVIDER,** którego sposób działania przedstawiono na rysunku poniżej.



Rys 5: Zmodyfikowany moduł przetwarzania danych surowych przetwornika


Powodem wprowadzonej zmiany metody buforowania jest optymalizacja sprzętowa i osiągnięcie oszczędzenia zasobów układu logicznego FPGA. Dzięki wykorzystaniu zwiększenia częstotliwości możliwe jest wyliczanie wartości FFT, bez konieczności angażowania dodatkowych zasobów, ponieważ te sama elementy wykonują obliczenia dla obydwu torów przetworników.

Przetwarzanie FPGA

Funkcje okna


Jedną z cech toru przetwarzania danych jest możliwość wykorzystania funkcji okna czasowego. Okno zastosowane w połączeniu z przetwarzaniem FFT modyfikuje rozdzielczość częstotliwościową analizy FFT, wpływa na uzyskany w analizie stosunek funkcji bazowej do obwiedni listków bocznych oraz zapobiega występowaniu niekorzystnych zjawisk takich jak wycieki widma. Najczęściej stosowane funkcje okna to:

- prostokątne,
- Bartletta (trójkątne),
- Hanninga,
- Hamminga,
- Blackmana,
- Kaisera.




Rys 6: Prezentacja czasowej postaci funkcji okien w znormalizowanej skali czasu do długości okna obserwacji

Na potrzeby optymalnej detekcji zakłócenia, przy jednocześnie oszczędnie wykorzystanymi zasobami układu logicznego, zastosowano okno Hamminga, które charakteryzuje się niezerowymi wartościami wzmocnienia na krańcach okna obserwacji. Wartości wzmocnień zostały wprowadzone do tablicy, na podstawie opracowanej wcześniej tabeli wzmocnień. Przykładowy przebieg sygnału przedstawiony został na Rys 7



Rys 7: Wycinek spróbkowanego sygnału przemnożonego przez funkcję okna Hamminga

Moduł funkcji okna wraz z elementami towarzyszącymi został spakowany w jedną strukturę hierarchiczną, z której zostały wyprowadzone jedynie najistotniejsze porty sterujące.




Rys 8: Moduł wykorzystanej funkcji okna

Blok okna wyposażony został w wejście sygnałowe, wejścia odpowiedzialne za kontrolę długości ramki (niespodziewane ucięcie lub wydłużenie) pochodzące z bloku FFT oraz wejście aktywacji i dezaktywacji stosowania funkcji okna. Samo uruchomienie okna powoduje spadek poziomu sygnału wykrywanego zakłócenia o 4dBm. Spadek ten należy uwzględnić zmieniając równocześnie odpowiedni parametr „card_gain" w bloku detektora.

W dalszym etapie prac rozwojowych blok może zostać przystosowany do pobierania tablicy wzmocnień z zewnątrz. Funkcja taka umożliwi zmianę zastosowanego okna podczas pracy, bez znacznego zwiększenia zużywanych zasobów sprzętowych.

FFT i uśrednianie

Tak przygotowane dane trafiają do bloków **FFT & CORDIC** które wyznaczają FFT oraz moduł liczby zespolonej otrzymywanej w dziedzinie częstotliwości.



Rys 9: Bloki przetwarzania FFT i CORDIC

Biny następnie poddawane zostają skalowaniu i uśrednianiu w bloku AVERAGE. Wartości danych otrzymywanych z bloków FFT & CORDIC zależą od długości FFT. Aby otrzymać rzeczywistą wartość napięcia sygnału o danej częstotliwości należy skorzystać z następującego wzoru:

$$A[n]=\frac{2}{N}|(X[n])|$$

gdzie **n** to numer binu, **X[n]** moduł liczby zespolonej, **N** długość FFT. Powyższy wzór można stosować dla wszystkich binów, z wyjątkiem składowej stałej oraz składowej Nyquista. Dla nich zachodzi następująca zależność:

$$A[n]=\frac{1}{N}|(X[n])|$$

Blok **AVERAGE** dzieli wszystkie biny przez 256 (odcięcie 8 bitów), dzięki temu zachowane zostają 3 bity po przecinku (dla składowej stałej oraz Nyquista są to 4 bity), a następnie uśrednia poszczególne biny korzystając z następującego wzoru:

$$\overline{x_n}=\overline{x_{n-1}}+\frac{x_n-\overline{x_{n-1}}}{n}$$

gdzie $\overline{x_n}$ to obliczana wartość średniej, $\overline{x_{n-1}}$ wartość średnia danego binu z poprzedniego okna, x_n obecna wartość binu, a **n** to ilość uśrednień, która w opracowanym torze może przyjmować wartości 1, 2, 4, 8, 16, 32, 64.

Warto zaznaczyć, że biny wychodzące z bloku **FFT** oraz **CORDIC** mają odwróconą kolejność tj. bit wychodzący jako drugi (bitowo 000_0000_0001 ponieważ numeracja rozpoczyna się od 0) w rzeczywistości odpowiada wartości napięcia o częstotliwości binu 1024 (bitowo 100_0000_0000). Z uwagi na to na wejściu bloku **AVERAGE** zaimplementowano algorytm sortujący, który prawidłowo interpretuje kolejność, a następnie odrzuca biny z zakresu 1024-2047.

Blok **V=>dBm** przelicza uśrednione biny, których jednostką są bity przetwornika (przykładowo, na wejście przetwornika podano napięcie o amplitudzie x, jego reprezentacją liczbową 100, to właśnie ona wychodzi z bloku **AVERAGE**). Aby wyznaczyć moc, należy obliczyć logarytm. Wykorzystano następujące przekształcenie:

$$20\log(u)=\frac{20\log_2(u)}{\log_2(10)}=\frac{20}{3{,}3219}*\log_2(u)=6{,}02*\log_2(u)$$

Zmiana podstawy logarytmu na 2 umożliwia znalezienie wyniku na podstawie pozycji „1” na MSB, a analizując kolejne 6 bitów dodanie liczby po przecinku.

Aby blok **V=>dBm** działał prawidłowo, należało dodatkowo uwzględnić parametry takie jak: rozdzielczość bitowa przetwornika, stałe tłumienie elementów na torze radiowym, zamianę dB na dBm, oraz dodać płynną regulację offsetu (przy wyłączonym i włączonym oknie fft). Wszystkie te współczynniki przeliczono na skalę logarytmiczną i dodawano lub odejmowano od mocy wyznaczonej z binów FFT.

Detekcja zakłócenia


DETEKTOR to blok wykrywający zakłócenia. Porównuje on poszczególne biny z odpowiadającym im thresholdem. W przypadku gdy obecny bin jest większy od wartości thresholdu następuje detekcja. W zależności od szerokości zakłócenia, czy jest to jeden bin czy kilka następuje określenie jego parametrów: częstotliwość środkowa, maksymalna moc zakłócenia, pasmo. Ponieważ przetworniki ADC wykorzystują undersampling, w konfiguracji bloku **DETEKTOR** uwzględniono parametr określający liczbę „odbić" widma. Dzięki czemu częstotliwość środkowa zakłócenia jest prawidłowo interpretowana.

Threshold jest to blok odpowiedzialny za zatrzaśnięcie wartości sygnału w tablicy. Tablica taka przechowuje 1024 wartości, reprezentujące poszczególne części pasma częstotliwości. Na tej podstawie możliwe jest wykrywanie przekroczenia poziomów odniesienia.

$$P_{TH} = P_{we} + (factor \ll 3)$$

Blok ten ma kilka konfigurowalnych parametrów:

- Package Number As TH- numer paczki - decydujący o tym po ilu odebranych paczkach danych, poziom odniesienia zostanie zapisany jako ostateczny. Jest to funkcjonalność powiązania miedzy innymi z działaniem bloku uśredniania, który do uzyskania oczekiwanych wartości wymaga liczby paczek zależnej od wybranej liczby uśrednień.
- Bin Nr - Numer binu – informacja od którego binu w paczce liczony będzie poziom szumów,
- Length - Liczba uśrednianych binów – wielokrotność liczby 2, określa ile, następujących po sobie próbek, zostanie uwzględnione przy obliczaniu średniej wartości szumu.



Rys 10: Blok algorytmu Threshold

Wejścia:


- Data_in - wejście danych właściwych.
- factor - współczynnik przesunięcia – parametr ten określa o ile poziom odniesienia zostanie podniesiony ponad zarejestrowany poziom wejściowy, wartość ta wyrażona jest wzorem:

$$P_{TH} = P_{we} + (factor \ll 3)$$

Annex A. reset_threshold – wejście służące do wyzwolenia aktualizacji aktualnej tablicy TH. Po podaniu stanu wysokiego następuje zatrzaśnięcie kolejnej wchodzącej wartości

Sygnatura sygnału

Blok **sygnatury** jest częścią toru odpowiedzialną za złożenie otrzymywanych danych do ustalonego formatu, który będzie przesyłany do pamięci dostępnej dla procesora PS.




Rys 11: Blok algorytmu Sygnatura

Dane wejściowe:

- sygnał zegarowy,
- wejście aktualnego czasu,
- wejście zakłócenia,

- wejście średniej,
- wejście zezwolenia na aktualizację czasu,
- wejście zezwolenia na działanie.

Po otrzymaniu prawidłowej informacji o zakłóceniu, zawierającej bit „valid”, następuje wpisanie zakłócenia do bufora kołowego mogącego pomieścić 64 słowa. Dane muszą być w ten sposób przechowywane ze względu na czas potrzebny do przesłania informacji dalej, przez magistralę 64 bitową.



Rys 12: Ekstrakt pamięci operacyjnej przetrzymującej zapis sygnatury sygnału


Pierwszym elementem wysyłanym jest czas. Przesłanie czasu zajmuje 2 cykle zegara. Następnie przez 2 kolejne cykle transmitowane są sformatowane informacje o zakłóceniu. W przypadku wykrycia kolejnego zakłócenia następuje ponowne wysłanie dwóch ramek z zakłóceniem. Po otrzymaniu informacji o ostatnim zakłóceniu wysyłany jest znak końca linii nazwany „EOL_Sign”. Jeśli tor ma zakończyć wysyłanie danych musi pojawić się stan wysoki na wejściu „blind_time”. W takim wypadku wysyłane są wszystkie wykryte zakłócenia a po nich dodatkowy znak „EOT_Sign”. Zarówno znak końca linii jak i końca transmisji są możliwe do skonfigurowania przez użytkownika.



Rys 13: Konfiguracja znaków końcowych sygnatury

Sygnał zezwolenia na aktualizację czasu jest powiązany z mechanizmem zabezpieczenia przed zmianą czasu w trakcie wysyłania ramek.


Top jest modułem odpowiedzialnym za zliczenie czasu. Do poprawnego funkcjonowania wymaga dostarczenia sygnału zegarowego, zgodnego z częstotliwością taktowania danych oraz zegara odniesienia o częstotliwości 100 MHz. Dane z tego modułu są następnie wykorzystywane do oznaczania pakietów danych z zakłóceniami. Moduł ma wejście SCLR służące do kontroli zliczania. Sygnał dla tego wejścia pochodzi z systemu operacyjnego, poprzez wewnętrzne porty GPIO.



Rys 14: Blok modułu top

Parametrem możliwym do skonfigurowania przez użytkownika jest ID, które jest wstawiane do sygnatury.

SR_latch jest modułem kontrolnym, którego zadaniem jest wykrywanie jednego z najbardziej prawdopodobnych problemów z wydajnością, polegającym na niewystarczająco szybkim odbieraniem danych po stronie procesora aplikacyjnego. Sytuacja w której przepełniony bufor FIFO nie jest w stanie odebrać kolejnej paczki danych mogłaby doprowadzić do utraty spójności informacji. Zdarzenie takie może być wykryte, bez konieczności sprawdzania stanu buforów w każdym cyklu zegarowym.



Rys 15: Zatrzask kontrolny

Działanie bloku można porównać do działania przerzutnika SR. Ze względu na synchroniczny charakter wykorzystywanej logiki, również praca tego modułu jest powiązane z sygnałami zegarowymi, osobnymi dla każdego z wejść oraz wyjść.


Tablica prawdy:

in1	in2	in3	in4	latchReset	latchHigh
0	0	0	0	0	p
1	x	x	x	x	1
x	1	x	x	x	1
x	x	1	x	x	1
x	x	x	1	x	1
0	0	0	0	1	0

Gdzie: x-stan nieistotny, p-stan poprzedni.

Dzielnik tory L1

Dla karty **L1** różnice w torze przetwarzania występują w bloku **DIVIDER,** który w tym przypadku rozdziela sygnał następująco:



Rys 16: Dzielnik sygnału realizowany na torze L1

Pozostała część toru wygląda tak samo do bloku **FIFO SWITCH,** który łączy sygnatury z 2 torów i przesyła je za pośrednictwem DMA do RAMu.

Powyżej przedstawione zmiany mogły być testowane i weryfikowane na wersji eksperymentalnej elektroniki urządzenia sondy.

Koniec dokumentu